JP3333401B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3333401B2
JP3333401B2 JP24669296A JP24669296A JP3333401B2 JP 3333401 B2 JP3333401 B2 JP 3333401B2 JP 24669296 A JP24669296 A JP 24669296A JP 24669296 A JP24669296 A JP 24669296A JP 3333401 B2 JP3333401 B2 JP 3333401B2
Authority
JP
Japan
Prior art keywords
film
sio
insulating film
wiring
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24669296A
Other languages
English (en)
Other versions
JPH1092815A (ja
Inventor
靖 中崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24669296A priority Critical patent/JP3333401B2/ja
Publication of JPH1092815A publication Critical patent/JPH1092815A/ja
Application granted granted Critical
Publication of JP3333401B2 publication Critical patent/JP3333401B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線間等の導電領
域間を電気的に分離するためのSi、Oを含む絶縁膜を
有する半導体装置の製造方法に関する。
【0002】
【従来の技術】従来より、素子の配線間を電気的に分離
するための絶縁膜(層間絶縁膜)としては、熱酸化Si
2 膜、またはシランやテトラエトキシシラン(TEO
S)などのガスを原料ガスとして用いた減圧または常圧
でのCVD法により形成されたSiO2 膜が主に使用さ
れている。
【0003】特にアルミニウム(Al)配線間の絶縁と
しては、400℃程度の低温で形成できることから、原
料ガスとしてTEOSとO2 とO3 との混合ガスを用い
たプラズマCVD法によるSiO2 膜が使用されてい
る。
【0004】ところで、近年、半導体素子の高集積化、
高速化に伴い信号伝達の遅延(RC遅延)の問題が顕著
化している。すなわち、素子の微細化に伴い配線間隔が
狭くなることによる配線間容量(C)の増大と、配線断
面積の縮小による配線抵抗(R)の増大との相乗効果に
より、信号伝達の時定数が増大し、RC遅延の問題が顕
著化している。
【0005】RC遅延は、半導体装置の高速動作を妨
げ、特にロジックデバイスや高速SRAMの性能向上を
妨げる主要因となる。その対策としては、Alより比抵
抗の低いCu、Agを配線材料として用いて配線抵抗を
低減すること、および配線間に介在する絶縁膜の比誘電
率を低くして配線間容量を低減することの2点が重要で
ある。
【0006】従来のプラズマCVD法により形成された
SiO2 膜の比誘電率は4.0〜5.0であり、熱酸化
SiO2 膜のそれ(3.9)に対しても大きな値を示す
ことが分かっている。
【0007】SiO2 膜の比誘電率の低減化について、
SiO2 膜中にFを導入することが検討されており、ま
た、Fの導入により実際に比誘電率が低減されることが
報告されている。
【0008】Fの導入法としては、例えば、Fイオン注
入法や、SiF(OC2 5 3 とH2 Oとを用いたC
VD法や、H2 SiF6 の過飽和水溶液に硼酸水溶液を
添加して液相でSiO2 を析出させる方法や、TEOS
とO2 とFとを含有するガス(CF4 、NF3 等)を用
いたプラズマCVD法等が知られている。
【0009】SiO2 膜中のFの状態については、赤外
吸収スペクトル測定によりSi−F結合の形成が確認さ
れている。また、F2 分子またはFOx 分子(x=2,
3)として取り込まれているものも存在するといわれて
いる。
【0010】また、Fの導入に伴ってSiO2 膜の密度
が5%程度減少することも見出されている。この密度の
減少と、Si−F結合の生成による電子分極率およびイ
オン分極率の減少との相乗効果により、SiO2 膜の比
誘電率は低くなる。
【0011】この種のFが添加されたSiO2 膜(F添
加SiO2 膜)の比誘電率を3.4%以下に低減するた
めには、F濃度を12at%以上にする必要がある。し
かしながら、このような高F濃度では、F添加SiO2
膜中に、Siに複数のFが結合してなる構造が局所的に
発生し、この局所構造により吸湿性が高くなる。したが
って、このような高F濃度のF添加SiO2 膜を層間絶
縁膜として利用すると、配線が腐食されるという問題が
生じる。
【0012】
【発明が解決しようとする課題】上述の如く、低比誘電
率の層間絶縁膜として、F添加SiO2 膜が提案されて
いたが、さらなる低比誘電率化のためにF濃度を高くし
ていくと、吸湿性が高くなり、配線が腐食されるという
問題があった。
【0013】本発明は上記事情を考慮してなされたもの
で、その目的とするところは、吸湿性の増加を招くこと
なく、低比誘電率のSi、Oを含む絶縁膜を形成できる
半導体装置の製造方法を提供することにある。
【0014】
【課題を解決するための手段】[概要] 上記目的を達成するために、本発明に係る半導体装置の
製造方法(請求項1)は、導電領域を有する半導体基板
上に、前記導電領域間を電気的に分離し、Si、Oを含
む絶縁膜をCVD法により形成する際に、原料ガスとし
て、Si−O−Si結合を有し、前記Si−O−Si結
合の結合角が144°より大きい物質を用いて、前記絶
縁膜を形成することを特徴とする。
【0015】ここで、本発明において、導電領域間と
は、基板表面の拡散層等と配線または電極との間や、配
線間や、電極間や、配線と電極との間や、その他、異な
る層の導電性部材からなる二つの領域の間をいう。
【0016】また、Si、Oを含む絶縁膜は、Si、O
の他に、例えば、F、FおよびN、またはFおよびBを
含んでいても良い。
【0017】
【0018】また、本発明に係る他の半導体装置の製造
方法(請求項2)は、上記半導体装置の製造方法(請求
項1)において、前記原料ガスが、前記Si−O−Si
結合を形成する2つのSiの少なくとも一方の分極を、
前記絶縁膜中のSi−O結合を形成するSiの分極より
も大きくする物質を含むことを特徴とする。
【0019】上記物質は、例えば、2個の以上の原子ま
たは原子団が結合しているものである。
【0020】また、本発明に係る他の半導体装置の製造
方法(請求項3)は、上記半導体装置の製造方法(請求
項1、請求項2)において、前記Si、Oを含む絶縁膜
の上または下に前記絶縁膜よりも吸湿性の低い絶縁膜を
形成し、積層構造の絶縁膜を形成することを特徴とす
る。
【0021】また、本発明に係る他の半導体記憶装置
(請求項4)は、上記半導体装置の製造方法(請求項
3)において、前記Si、Oを含む絶縁膜がFを含むシ
リコン酸化膜、前記吸湿性の低い絶縁膜が、Fを含まな
いシリコン酸化膜であることを特徴とする。
【0022】本発明の望ましい形態は以下の通りであ
る。
【0023】(1)CVD法としてプラズマCVD法を
用いる。
【0024】(2)原料ガスとして以下のガスを使用す
る。
【0025】2−1.Fを構成元素として含む化合物ガ
スと、有機シランガスと、酸化剤ガスとの混合ガス。
【0026】Fを構成元素の一つとする化合物ガスとし
ては、例えば、NF3 、BF3 、CF4 、C2 6 、C
lF3 、SiFn 4-n (n=1〜4)などのガスがあ
げられる。
【0027】有機シランガスとしては、例えば、TEO
S、HSi(OC2 5 3 、H2Si(C4 9 2
などがあげられる。
【0028】酸化剤ガスとしては、例えば、O2 、N2
Oなどのガスがあげられる。
【0029】2−2.Fを構成元素として含む化合物ガ
スと、無機シランガスと、酸化剤ガスとの混合ガス。
【0030】無機シランガスとしては、例えば、SiH
4 、Si2 6 などのガスがあげられる。
【0031】2−3.Fを構成元素として含む有機シラ
ンガスと酸化剤ガスとの混合ガス。Fを構成元素として
含む有機シランガスとしては、例えば、SiF2 (O
H)OSiF(OH)2 、SiF2 (OC2 5 )OS
iF(OC2 5 2 、SiF2 (OCH2 CF3 )O
SiF(OCH2 CF3 2 、SiF2 (OCH2
(OR)3 )OSiF(OCH2 C(OR′)3
2 (R,R′は官能基)、SiF2 (OC2 4 R)O
SiF(OC2 4 R′)2 (R,R′は官能基)、S
iF2 (OCH2 CF2 R)OSiF(OCH2 CF2
R′)2 (R,R′は官能基)、SiF2 (OCH2
(OR)2 R′)OSiF(OCH2 C(OR″)
2 R''' )2 (R,R′,R″,R''' は官能基)、S
iF2 (OCH2 C(NR2 3 )OSiF(OCH2
C(NR′2 3 2 (R,R′は官能基)、SiF2
(OCH2 C(NR2 2 R′)OSiF(OCH2
(NR″2 2 R''' )2 (R,R′,R″,R''' は
官能基)、SiF2 (OCH2 CRO)OSiF(OC
2 CR′O)2 (R,R′は官能基)、SiF2 (O
CH2 CN)OSiF(OCH2 CN)2 、SiF
2 (OCH2 NO2 )OSiF(OCH2 NO2 2
SiF2 (OCH2 COOR)OSiF(OCH2 CO
OR′)2 (R,R′は官能基)などのガスがあげられ
る。
【0032】これらFを構成元素として含む有機シラン
ガスの特徴は、Si−O−Si結合(シロキサン結合)
を有し、かつSi−O−Si結合が144°より大であ
ることである。
【0033】特に、CFx を含んだ有機シランガスは、
“Si−O−CH2 −”部分のCの電気的状態をより強
い負電荷状態にするという特徴がある。このため、この
種の有機シランガスは、FおよびOを構成元素として含
む有機シランガスとして、酸化剤ガスなしで用いること
もできる。
【0034】2−4.Fを構成元素として含む無機シラ
ンガスと酸化剤ガスとの混合ガス。Fを構成元素として
含む無機シランガスとしては、例えば、SiH3 F、S
iH2 2 、SiHF3 などのガスがあげられる。
【0035】2−5.FおよびOを構成元素として含む
有機シランガス。
【0036】また、本発明の方法により得られる絶縁膜
の構成は以下の通りである。すなわち、員環数nが5以
下の少員環SiO2 網目構造の存在割合が、Siを中心
とした四面体ユニット当りのn員環数割合に換算して3
0%未満になっている。
【0037】ここで、30%未満にする理由は以下の通
りである。
【0038】員環数nが5以下の少員環数SiO2 網目
構造の存在割合をSi(O1/2 4- x X 四面体ユニッ
ト当たりのn員環数に換算して比較すると、通常のCV
DSiO2 膜では約30%であるのに対して、本実施形
態では約20%に抑制される。また、熱酸化SiO2
の場合、上記換算値は約34%であり、CVDSiO2
膜の場合と同様に、本実施形態のほうが員環数nが5以
下の少員環数SiO2網目構造の存在割合が小さいこと
が分かる。このことは上記換算値が30%未満となるS
iO2 膜は、本発明の方法により得られたSiO2 と同
様の効果を持つことを意味している。
【0039】[作用]本発明者等の研究によれば、本発
明の成膜条件を満たせば、膜密度が効果的に低下して比
誘電率が小さくなることが分かった。膜密度が低下する
のは、結合角が144°より小さいシロキサン結合を有
するSiO2 網目構造、具体的には、膜中の員環数が5
以下の少員環SiO2 網目構造が減少するからである。
その値は[構成]の項で述べた通り30%未満である。
【0040】したがって、本発明によれば、低比誘電率
化のために吸湿性の増加の原因となる高濃度F添加を行
なわずに済むので、吸湿性の増加を招くことなく、低比
誘電率のSi、Oを含むを絶縁膜を形成できるようにな
る。
【0041】ここで、比較的低濃度(12at%)のF
を膜中に添加すれば、吸湿性の増加を招かずにF添加に
よる比誘電率の低減効果が得られ、この場合、F添加に
よる比誘電率の低減効果と上記密度低下による比誘電率
の低減効果との相乗効果によって、より効果的に比誘電
率を低くできるようになる。
【0042】
【発明の実施の形態】 (実験・考察)先ず、本発明の創作のもとになった実験
およびその考察等について説明する。図1に、シロキサ
ン結合を有するプロトタイプ分子、つまり、SiF
m (OH)3-m OSiFn (OH)3-n 、(m,n)=
1,2,3について、非経験的分子軌道法(Hartr
oo−Fockレベル、6−31+G* 基底関数セッ
ト)によって求めた分子構造を示す。なお、図中、Fは
Siの分極を増加させる原子団を示している。
【0043】図から、Si−O−Si結合(シロキサン
結合)の結合角の(m,n)依存性をみると、(0,
0)では134.84°、(1,0)では145.39
°、(1,1)では144.59°、(2,0)では1
48.18°であり、これらは従来の熱酸化法あるいは
CVD法で形成されたSiO2 膜(熱酸化SiO2 膜、
CVDSiO2 膜)におけるシロキサン結合の結合角で
ある144°近傍となっている。
【0044】一方、()では179.81°、
)では172.23°であり、シロキサン結合
を形成する2個のSiおよび1個のOはほぼ直線上に配
置されることが分かる。
【0045】このようなほぼ直線状のシロキサン結合、
言い換えれば、従来の熱酸化SiO2 膜、CVDSiO
2 膜よりも結合角が遥かに大きいシロキサン結合が、S
iO2 膜のSiO2 ネットワークに取り込まれると、そ
の分、従来の熱酸化SiO2膜、CVDSiO2 膜より
も結合角(144°)が小さいシロキサン結合を有する
員環数が5以下の歪んだ(体積が小さい)小員環SiO
2 網目構造が減少するので、従来の熱酸化SiO2 膜、
CVDSiO2 膜よりも密度が低下することになる。
【0046】以上の結果から、原理的には、結合角が1
44°より大きいシロキサン結合を有するSiFm (O
H)3-m OSiFn (OH)3-n を原料に用いたCVD
法によりF添加SiO2 膜を形成すれば、従来と同程度
のF添加濃度であっても、従来よりも比誘電率の低いF
添加SiO2 膜が得られることになる。
【0047】これはF添加自体による電子分極率および
イオン分極率の低下による屈折率および比誘電率の低下
効果の他に、密度減少による屈折率および比誘電率の低
下効果が加わるからである。
【0048】したがって、この比誘電率の低下の分、F
濃度を低くすることができ、これにより、吸湿性の低下
を招かずに低比誘電率のF添加シリコン膜を形成するこ
とが可能となる。
【0049】以下、図面を参照しながら本発明の実施の
形態(以下、実施形態という)を説明する。
【0050】(第1の実施形態)図2は、本発明の第1
の実施形態に係る層間絶縁膜の形成に用いるプラズマC
VD装置の概略構成を示す模式図である。本実施形態で
は、原料ガスとしてSiF2 (OCH2 CF3 )OSi
F(OCH2 CF3 2 とO2 とSiH4 とTEOSと
の混合ガスを用いている。
【0051】次に上記プラズマCVD装置を用いた多層
配線の形成方法について説明する。まず、素子を形成し
たシリコン基板等の半導体基板11を基板支持台12上
にセットする。次に基板支持台12内に設けられた抵抗
加熱ヒータ13により半導体基板11を加熱し、所定の
基板温度(成膜温度)に設定する。
【0052】基板支持台12内には冷却剤を循環させる
ための冷却パイプ14が設けられ、これにより、基板温
度(成膜温度)が所定温度を越える高温になるのを防止
できるようになっている。
【0053】基板温度(成膜温度)は、予め行なった熱
脱離スペクトル(TDS;ThermalDesorption Spectros
copy)測定において、SiO2 に取り込まれた構造水
(Si−OH、H−OH)の脱水縮合が顕著になる40
0℃以上(例えば、470℃)に設定する。
【0054】これにより、SiO2 ネットワークの緻密
化の達成、および構造水残留によるSiO2 ネットワー
クの弛緩とSi−Fの伸長とに要する自由体積(空隙)
の形成の抑制が実現される。
【0055】次に成膜チャンバー(反応容器)16内に
原料ガスであるTEOSを50cm3 /min、O2
500cm3 /min、SiF2 (OCH2 CF3 )O
SiF(OCH2 CF3 2 を1500cm3 /min
以下例えば50cm3 /min、SiH4 を50cm3
/minの流量で同時に導入するとともに、排気装置1
0により成膜チャンバー16内の圧力を133Paに保
持する。流量の調整はゲートバルブ18により行なう。
【0056】次に半導体基板11に対向する電極(対向
電極)17に高周波電源19により13.56MHzの
RF電力を1kW印加して放電を開始し、同時に、基板
支持台12に設けられた高周波電源15により基板支持
台12に350kHzのRFバイアスを500W印加す
ることにより、層間絶縁膜であるFが添加されたSiO
2 膜(F添加SiO2 膜)の成膜を行なう。
【0057】このとき、層間絶縁膜に取り込まれ得るS
i−OH、H−OHのO−H結合の切断に要するエネル
ギーである約12eV以上のエネルギーを成膜中の層間
絶縁膜の表面に与え得るエネルギーを持つ電子あるいは
イオン(典型的にはF±、O±、O2 ±イオン)を成膜
中の層間絶縁膜の表面に照射することにより、膜表面で
のSi−OHの分解を促進してSiO2 ネットワークを
緻密化する。また、成膜中に生成しうる非架橋酸素は、
酸素イオン照射によるネットワーク緻密化とSiH4
解生成物SiHn (n=1〜3)による終端により除去
する。
【0058】このようにして、半導体基板11上に厚さ
500nmのFが添加されたSiO2 膜(F添加SiO
2 膜)20が形成される。
【0059】次に図3(a)に示すように、DCマグネ
トロンスパッタリングにより、F添加SiO2 膜20上
にAl膜を成膜した後、このAl膜をパターニングして
配線幅500nm、配線厚400nmの1層目のAl配
線21を形成する。
【0060】次に図3(b)に示すように、F添加Si
2 膜20と同じ成膜方法で厚さ800nmのF添加S
iO2 膜22を形成した後、Al配線21と同様に厚さ
400nmのAl膜を成膜し、このAl膜をパターニン
グして2層目のAl配線23を形成する。
【0061】最後に、同図(b)に示すように、、F添
加SiO2 膜20と同じ成膜方法で厚さ800nmのF
添加SiO2 膜24を形成する。
【0062】F添加SiO2 膜20,22,24にSi
−F結合が形成されていることは、赤外吸収スペクトル
測定により確認した。すなわち、赤外吸収スペクトルに
は、約1080cm-1、約800cm-1、約450cm
-1にSiO2 固有の基準振動モードに帰属される吸収ピ
ークの他、約935cm- にSi−F結合に帰属される
吸収ピークが観測された。
【0063】また、このF添加SiO2 膜20,22,
24中のF原子濃度は約12at%であった。また、そ
の密度は1.93g/cm3 であり、これは従来の同F
濃度のF添加SiO2 膜の典型的な密度(2.12g/
cm3 )や、熱酸化膜の典型的な密度(2.20g/c
3 )と比較して、10%以上低い値である。
【0064】また、F添加SiO2 膜20,22,24
の屈折率は1.375、比誘電率は2.8である。一
方、従来の同F濃度のF添加SiO2 膜の典型的な屈折
率は1.39、比誘電率は3.4である。
【0065】このように本実施形態のF添加SiO2
20,22,24の屈折率、比誘電率が従来のそれらよ
りも小さくなるのは、F添加SiO2 膜20,22,2
4のほうが従来法で形成されたそれよりも密度が小さい
からである。
【0066】図4は、本実施形態と同様の方法で形成し
たF添加SiO2 膜および従来法で形成したF添加Si
2 膜の比誘電率のF濃度依存性を示す図である。
【0067】また、図5は、本実施形態と同様の方法で
形成したF添加SiO2 膜および従来法で形成したF添
加SiO2 膜の屈折率の密度依存性を示す図である。
【0068】従来法の場合、10at%のF添加におい
ても約5%の密度低下に留まっており、F添加SiO2
膜の屈折率および比誘電率の低下の主要因は、O原子が
F原子に置換したことによる電子分極率およびイオン分
極率の双方の低下であることが分かった。
【0069】一方、図4から、本発明のF添加SiO2
膜は従来のそれよりも比誘電率のF濃度依存性が高いこ
とが分かる。すなわち、同じF濃度で比べると、どのF
濃度においても本発明のほうが比誘電率が小さいことが
分かる。
【0070】この原因は図5から密度低下であると推測
される。そこで、F添加自体による電子分極率およびイ
オン分極率の低下の効果は従来と同程度であると仮定し
て、Clausius−Mossotti式を用いて、
密度減少による屈折率および比誘電率の低下を見積った
結果、いずれも実測値をよく再現した。
【0071】また、ラマン分光分析の結果、3員環、4
員環に帰属される605cm-1、495cm-1近傍のバ
ンド強度の減少と、約450cm-1以下の多員環SiO
2 網目構造の起因と考えられるブロードなバンドの強度
増加が観測された。
【0072】すなわち、成膜方法としてプラズマCVD
法を用いた場合、他の成膜法の場合とは異なり、密度の
低減化に有効な員環数が5以下の少員環SiO2 網目構
造のうち、特に3員環SiO2 網目構造および4員Si
2 網目構造の減少が顕著であった。
【0073】また、員環数nが5以下の少員環SiO2
網目構造の存在割合をSi(O1/24-x x 四面体ユ
ニット当りのn員環数に換算して比較すると、通常のC
VDSiO2 膜では約30%であるのに対して、本実施
形態では約20%に抑制された。このことは上記換算値
が30%未満となるSiO2 膜は、本発明の方法により
得られたSiO2 膜と同様の効果を持つことを意味して
いる。
【0074】図6に、熱酸化SiO2 膜におけるn員環
SiO2 網目構造の分布を示す(J.P.Rino,
I.Ebbsjo, R.K.Kalia, A.Na
kano, and P.Vashishta Ph
y.Rev. B47 3053(1993))。図か
ら、熱酸化SiO2 膜の場合、上記換算値は約34%で
あり、CVDSiO2 膜の場合と同様に、本実施形態の
ほうが員環数nが5以下の少員環SiO2 網目構造の存
在割合が小さいことが分かる。
【0075】以上述べたように、本実施形態によれば、
比較的低濃度(12at%)のF添加による比誘電率の
低減効果と、密度低下による比誘電率の低下効果との相
乗効果によって、効果的に比誘電率を低くできるように
なる。このとき、F濃度は低いので吸湿性が増大し、配
線が腐食するなどの問題は生じない。したがって、本実
施形態によれば、吸湿性の増加を招くことなく、低比誘
電率のF添加SiO2膜を形成できるようになる。
【0076】なお、本実施形態においては、プラズマC
VD装置として、成膜チェンバ内での放電を半導体基板
に対向させた電極に高周波を印加することにより行なう
CVD装置を用いたが、他のCVD装置を用いても良
い。
【0077】例えば、従来用いられている平行平板型プ
ラズマCVD装置や、マイクロ波放電やマグネトロン放
電など1×1011イオン/cm3 以上の高密度プラズマ
を形成できるCVD装置、例えば、サイクロトロン共鳴
を利用したプラズマCVD装置、誘導電流を用いたプラ
ズマCVD装置、ヘリコン波を用いたプラズマCVD装
置、ダイポールリングマグネトロンプラズマCVD装置
またはマグネトロン平行平板CVD装置などを用いて
も、成膜条件を制御することにより、本実施形態と同様
のF添加SiO2 膜を形成できる。
【0078】(第2の実施形態)図7は、本発明の第2
の実施形態に係る多層配線の形成方法を示す工程断面図
である。本実施形態は、吸湿性を改善するために、層間
絶縁膜として、Fが添加されたSiO2 膜(F添加Si
2 膜)とFが添加されていないSiO2 膜(純SiO
2 膜)との積層絶縁膜を用いた例である。
【0079】まず、図7(a)に示すように、素子を形
成したシリコン基板等の半導体基板31上に厚さ800
nmのボロンリンガラス(BPSG)膜32を形成す
る。次いで厚さ400nmのAl膜をスパッタリング法
で形成した後、このAl膜をパターニングして1層目の
Al配線33を形成する。
【0080】次に図7(b)に示すように、原料ガスと
してTEOSとO2 との混合ガスを用いたプラズマCV
D法により、厚さ100nmの純SiO2 膜34を形成
した後、第1の実施形態と同様に、原料ガスとしてTE
OSとO2 とSiF2 (OCH2 CF3 )OSiF(O
CH2 CF3 2 との混合ガスを用いたプラズマCVD
法により、厚さ500nmのF添加SiO2 膜35を形
成する。
【0081】次に同図(b)に示すように、原料ガスと
してTEOSとO2 との混合ガスを用いたプラズマCV
D法により、厚さ100nmの純SiO2 膜36をF添
加SiO2 膜35上に形成する。
【0082】次に図7(c)に示すように、全面にレジ
スト(不図示)を塗布して露光・現像してレジストパタ
ーンを形成した後、このレジストパターンをマスクに用
いたドライエッチングにより、Al配線33上の絶縁膜
34,35,36にヴィアホール37を開孔する。
【0083】次に図7(d)に示すように、原料ガスと
してWF6 とSiH4 との混合ガスを用いた選択CVD
法、または非選択CVD法と、ケミカルメカニカルポリ
ッシングあるいはレジストエッチバックとを組み合わせ
て、ヴィアホール37内にタングステン膜38を埋め込
む。
【0084】次に同図(d)に示すように、厚さ400
nmのAl膜をスパッタリング法で形成し、このAl膜
をパターニングして2層目のAl配線39を形成した
後、厚さ100nmの純SiO2 膜40、厚さの500
nmのF添加SiO2 膜41、厚さ100nmの純Si
2 膜42を順次形成する。
【0085】純SiO2 膜は、F添加SiO2 膜に比べ
て吸湿性が小さい。したがって、本実施形態によれば、
層間絶縁膜の吸湿を第1の実施形態に比較してさらに抑
制でき、誘電率の増加や配線の腐食に代表される信頼性
の低下をより効果的に防止できる。なお、純SiO2
の代わりに、膜中F濃度が低く、吸湿性を示さないSi
2 膜を用いても同様の効果が得られた。
【0086】(第3の実施形態)図8は、本発明の第3
実施形態に係る層間絶縁膜の形成に用いるプラズマCV
D装置の概略構成を示す模式図である。
【0087】図中、50は絶縁材料からなる成膜チャン
バ(反応容器)を示しており、この成膜チェンバ50の
内部には素子が形成されたシリコン基板等の半導体基板
51を載置するための基板支持台52が設けられてい
る。また、成膜チェンバ50の上方には原料ガスを導入
するためのノズル56が設けられている。また、成膜チ
ェンバ50の下部には排気装置55が設けられており、
これにより、成膜チェンバ50の内部を真空排気できる
ようになっている。
【0088】基板支持台52には、内部ヒータである抵
抗加熱ヒータ53および冷却剤を循環させるための冷却
パイプ54が設けられている。また、基板支持台52に
は高周波電源59が接続されている。また、成膜チェン
バ50の側壁には高周波コイル57が巻き付けられ、こ
の高周波コイル57には高周波電源58が接続されてい
る。
【0089】次に上記プラズマCVD装置を層間絶縁膜
の成膜に用いた多層配線の形成方法について説明する。
【0090】本実施形態は、原料ガスとしてSiF
2 (OCH2 CF2 2 5 )OSiF(OCH2 CF
3 CH3 2 とO2 とSiH4 とNF3 とTEOSとの
混合ガスを用いて、層間絶縁膜としてF,N添加絶縁膜
を形成する例である。なお、Nを構成元素として含む化
学物ガスとしては、NF3 の他に、例えば、NO、NH
3、N2 4 などを使用することができる。
【0091】まず、素子を形成した半導体基板51を基
板支持台52上にセットし、抵抗加熱ヒータ54によ
り、所定の基板温度(成膜温度)に設定する。
【0092】基板温度は、予め行なった熱脱離スペクト
ル(TDS;Thermal Desorpion Spectroscopy)測定に
おいて、SiO2 に取り込まれた構造水(Si−OH、
HOH)の脱水縮合が顕著になる400℃以上(例え
ば、470℃)に設定する。
【0093】これにより、SiO2 ネットワークの緻密
化の達成、および構造水残留によるSiO2 ネットワー
クの弛緩とSi−Fの伸長とに要する自由体積(空隙)
の形成の抑制が実現される。
【0094】次に成膜チャンバー50内に原料ガスとし
てTEOSを50cm3 /min、O2 を500cm3
/min、SiH4 を50cm3 /min、NF3 を5
00cm3 /min、SiF2 (OCH2 CF2 2
5 )OSiF(OCH2 CF3 CH3 2 を1500c
3 /min以下例えば50cm3 /minの流量で同
時に導入するとともに、成膜チェンバ50内の圧力を1
33Paに保たれるようにしておく。
【0095】次に成膜チェンバ50の側壁の高周波コイ
ル57に13.56MHzのRF電力を高周波電源58
により印加して放電を開始し、同時に、基板支持台52
に350kHzのRFバイアスを高周波電源59により
500W印加して、層間絶縁膜の成膜を行なう。
【0096】このとき、層間絶縁膜に取り込まれ得るS
i−OH、H−OHのO−H結合の切断に要するである
エネルギー約12eV以上のエネルギーを成膜中の層間
絶縁膜の表面に与え得るエネルギーを持つ電子あるいは
イオン(典型的にはF±、O2 ±イオン)を成膜中の層
間絶縁膜の表面に照射することにより、膜表面でのSi
−OHの分解を促進してSiO2 ネットワークを緻密化
する。
【0097】また、成膜中に生成しうる非架橋酸素は、
酸素イオン照射によるネットワーク緻密化と、SiH4
分解生成物SiHn (n=1〜3)による終端とにより
除去する。
【0098】こうして図9(a)に示すように、半導体
基板51上に厚さ500nmのFとNとが添加されたS
iO2 膜(F,N添加SiO2 膜)70が形成される。
【0099】次に図9(b)に示すように、DCマグネ
トロンスパッタリング法によりAl膜を成膜した後、こ
のAl膜をパターニングして、配線幅500nm、配線
厚400nmの1層目のAl配線71を形成する。
【0100】次に図9(c)に示すように、F,N添加
SiO2 膜70と同じ成膜方法で、厚さ800nmの
F,N添加SiO2 膜72を形成する。次いでAl配線
71と同様に400nmのAl膜を成膜し、このAl膜
をパターニングして、2層目のAl配線73を形成す
る。
【0101】最後に、同図(c)に示すように、SiO
2 膜70と同じ成膜方法で、厚さ800nmのF,N添
加SiO2 膜74を形成する。
【0102】N添加SiO2 膜は比誘電率が高いが、本
実施形態のようにFを添加することにより誘電率を下げ
ることができる。このとき、他の実施形態の場合と同様
に、膜密度が低くなっているので、Fを多少添加しても
吸湿性の劣化等の問題は起こらない。
【0103】また、F,N添加SiO2 膜の密度は1.
94g/cm3 であり、これは従来の同F濃度のF添加
SiO2 膜の典型的な密度(2.12g/cm3 )と比
較して、10%以上低い値である。
【0104】なお、本実施形態では、プラズマCVD装
置として、成膜チェンバ内での放電を成膜チェンバの側
壁に設けた電極に高周波電力を印加することにより行な
うCVD装置を用いたが、他のCVD装置を用いても良
い。
【0105】例えば、従来用いられている平行平板型プ
ラズマCVD装置や、マイクロ波放電やマグネトロン放
電など1×1011イオン/cm3 以上の高密度プラズマ
を形成できるCVD装置、例えば、サイクロトロン共鳴
を利用したプラズマCVD装置、誘導電流を用いたプラ
ズマCVD装置、ヘリコン波を用いたプラズマCVD装
置、ダイポールリングマグネトロンプラズマCVD装置
またはマグネトロン平行平板CVD装置などを用いて
も、成膜条件を制御することにより、本実施形態と同様
のN,F添加SiO2 膜を形成できる。
【0106】(第4の実施形態)図10は、本発明の第
4の実施形態に係る多層配線の形成方法を示す工程断面
図である。
【0107】本実施形態は、原料ガスとしてSiF
2 (OCH2 C(OCH3 3 )OSiF(OCH2
(OC2 5 3 2 とO2 とSiF(OCH2
3 3 、O2 、SiH4 、BF3 とTEOSとの混合
ガスを用いて、層間絶縁膜としてF,B添加SiO2
を形成する例である。なお、Bを構成元素として含む化
学物ガスとしては、BF3 の他に、例えば、BH3 、B
2 6 などを使用することができる。また、層間絶縁膜
の成膜装置としては、第3の実施形態と同じプラズマC
VD装置を用いる。
【0108】まず、第3の実施形態と同様に、素子が形
成された半導体基板51を基板支持台52上にセット
し、抵抗熱ヒータ54により、所定の加熱温度(成膜温
度)に設定する。
【0109】加熱温度は、予め行なった熱脱離スペクト
ル(TDS;Thermal Desorotion Spectroscopy)測定に
おいて、SiO2 に取り込まれた構造水(Si−OH、
HOH)の脱水縮合が顕著になる400℃以上(例え
ば、470℃)に設定する。
【0110】これにより、SiO2 ネットワークの緻密
化の達成、および構造水残留によるSiO2 ネットワー
クの弛緩とSi−Fの伸長とに要する自由体積(空隙)
の形状の抑制が実現される。
【0111】次に成膜チャンバー50内に原料ガスとし
てTEOSを50cm3 /min、O2 を500cm3
/min、SiH4 、BF3 を500cm3 /min、
SiF2 (OCH2 C(OCH3 3 )OSiF(OC
2 C(OC2 5 3 2を1500cm3 /min
例えば50cm3 /minの流量で同時に導入し、成膜
チェンバ50内の圧力を133Paに保たれるようにし
ておく。
【0112】次に成膜チェンバ50の側壁の高周波コイ
ル57に13.56MHzのRF電力を高周波電源58
により印加して放電を開始し、同時に、基板支持台43
に350kHzのRFバイアスを高周波電源59により
500W印加して、層間絶縁膜の成膜を行なう。
【0113】このとき、層間絶縁膜に取り込まれ得るS
i−OH、H−OHのO−H結合の切断に要するエネル
ギーである約12eV以上のエネルギーを成膜中の層間
絶縁膜の表面に与え得るエネルギーを持つ電子あるいは
イオン(典型的にはF±、O2 ±イオン)を成膜中の層
間絶縁膜の表面に照射することにより、膜表面でのSi
−OHの分解を促進してSiO2 ネットワークを緻密化
する。
【0114】こうして図10(a)に示すように、半導
体基板51上にFとBとが添加された厚さ500nmの
SiO2 膜(F,B添加SiO2 膜)80が形成され
る。
【0115】次に図10(b)に示すように、DCマグ
ネトロンスパッタリング法により、Al膜を成膜した
後、このAl膜をパターニングして、配線幅500n
m、配線厚400nmの1層目のAl配線81を形成す
る。
【0116】次に図10(c)に示すように、F,B添
加SiO2 膜80と同じ成膜方法で、厚さ800nmの
F,B添加SiO2 膜82を形成する。次にAl配線8
1と同様に厚さ400nmのAl膜を成膜した後、この
Al膜をパターニングして2層目のAl配線83を形成
する。
【0117】最後に、同図(c)に示すように、F,B
添加SiO2 膜82と同じ成膜方法で、厚さ800nm
のF,B添加SiO2 膜84を形成する。
【0118】また、このF,B添加SiO2 膜の密度は
1.93g/cm3 であり、これは従来の同F濃度のF
添加SiO2 膜の典型的な密度(2.12g/cm3
や、熱酸化膜の典型的な密度(2.20g/cm3 )と
比較して、10%以上低い値である。
【0119】また、F,B添加SiO2 膜の屈折率は
1.370、比誘電率は2.7であった。F添加SiO
2 膜と比較すると、Bを添加したため、屈折率、比誘電
率はともに僅かほど小さくなっている。
【0120】なお、本実施形態では、プラズマCVD装
置として、成膜チェンバ内での放電を成膜チェンバの側
壁に設けた電極に高周波電力を印加することにより行な
うCVD装置を用いたが、他のCVD装置を用いても良
い。
【0121】例えば、従来用いられている平行平板型プ
ラズマCVD装置や、マイクロ波放電やマグネトロン放
電など1×1011イオン/cm3 以上の高密度プラズマ
を形成できるCVD装置、例えば、サイクロトロン共鳴
を利用したプラズマCVD装置、誘導電流を用いたプラ
ズマCVD装置、ヘリコン波を用いたプラズマCVD装
置、ダイポールリングマグネトロンプラズマCVD装置
またはマグネトロン平行平板CVD装置などを用いて
も、成膜条件を制御することにより、本実施形態と同様
のBとFとが添加されたSiO2 膜を形成できる。
【0122】なお、本発明は上述した実施形態に限定さ
れるものではない。
【0123】例えば、上記実施形態においては、配線材
料として純Alを用いたが、他の配線材料、例えば、A
lを主成分とする合金でも良い。その他、銅(Cu)、
銀(Ag)、金(Au)、ニッケル(Ni)、パラジウ
ム(Pd)あるいは白金(Pt)のうちいずれか、ある
いはこれらのうち1つまたは複数の元素を主配線材料と
する合金でも良い。
【0124】また、原料ガスは上記実施形態のものに限
定されるものではなく、[構成]の項で列挙した種々の
物質を用いることができる。
【0125】その他、本発明の趣旨を逸脱しない範囲
で、種々変形して実施できる。
【0126】
【発明の効果】以上詳述したように本発明によれば、低
比誘電率化のために吸湿性の増加の原因となる高濃度F
添加を行なわずに済むので、吸湿性の増加を招くことな
く、低比誘電率のSi、Oを含むを絶縁膜を形成できる
ようになる。
【図面の簡単な説明】
【図1】非経験的分子軌道法によって求めたSiF
m (OH)3-m OSiFn (OH)3-n の分子構造を示
す図
【図2】本発明の第1の実施形態に係る層間絶縁膜の形
成に用いるプラズマCVD装置の概略構成を示す模式図
【図3】本発明の第1の実施形態に係る多層配線の形成
方法を示す工程断面図
【図4】本発明および従来のF添加SiO2 膜の比誘電
率のF濃度依存性を示す図
【図5】本発明および従来のF添加SiO2 膜の屈折率
の密度依存性を示す図
【図6】熱酸化SiO2 膜におけるn員環SiO2 網目
構造の分布を示す図
【図7】本発明の第2の実施形態に係る多層配線の形成
方法を示す工程断面図
【図8】本発明の第3実施形態に係る層間絶縁膜の形成
に用いるプラズマCVD装置の概略構成を示す模式図
【図9】本発明の第3実施形態に係る多層配線の形成方
法を示す工程断面図
【図10】本発明の第4の実施形態に係る多層配線の形
成方法を示す工程断面図
【符号の説明】
10…排気装置 11…半導体基板 12…基板支持台 13…抵抗加熱ヒータ 14…冷却パイプ 15…高周波電源 16…成膜チャンバー 17…対向電極 18…ゲートバルブ 19…高周波電源 20…F添加SiO2 膜 21…Al配線 22…F添加SiO2 膜 23…Al配線 24…F添加SiO2 膜 31…半導体基板 32…BPSG膜 33…Al配線 34…純SiO2 膜 35…F添加SiO2 膜 36…純SiO2 膜 37…ヴィアホール 38…タングステン膜 39…Al配線 40…純SiO2 膜 41…F添加SiO2 膜 42…純SiO2 膜 50…成膜チャンバ 51…半導体基板 52…基板支持台 53…抵抗加熱ヒータ 54…冷却パイプ 55…排気装置 56…ノズル 57…高周波コイル 58…高周波電源 59…高周波電源 70…F,N添加SiO2 膜 71…Al配線 72…F,N添加SiO2 膜 73…Al配線 74…F,N添加SiO2 膜 80…F,B添加SiO2 膜 81…Al配線 82…F,B添加SiO2 膜 83…Al配線 84…F,B添加SiO2

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】導電領域を有する半導体基板上に、前記
    電領域間を電気的に分離し、Si、Oを含む絶縁膜をC
    VD法により形成する際に、原料ガス として、Si−O−Si結合を有し、前記Si
    −O−Si結合の結合角が144°より大きい物質を用
    いて、前記絶縁膜を形成することを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】前記原料ガスは、前記Si−O−Si結合
    を形成する2つのSiの少なくとも一方の分極を、前記
    絶縁膜中のSi−O結合を形成するSiの分極よりも大
    きくする物質を含むことを特徴とする請求項1に記載の
    半導体装置の製造方法。
  3. 【請求項3】前記Si、Oを含む絶縁膜の上または下に
    前記絶縁膜よりも吸湿性の低い絶縁膜を形成し、積層構
    造の絶縁膜を形成することを特徴とする請求項1または
    請求項2に記載の半導体装置の製造方法。
  4. 【請求項4】前記Si、Oを含む絶縁膜はFを含むシリ
    コン酸化膜、前記吸湿性の低い絶縁膜はFを含まないシ
    リコン酸化膜であることを特徴とする請求項3に記載の
    半導体装置の製造方法。
JP24669296A 1996-09-18 1996-09-18 半導体装置の製造方法 Expired - Fee Related JP3333401B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24669296A JP3333401B2 (ja) 1996-09-18 1996-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24669296A JP3333401B2 (ja) 1996-09-18 1996-09-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1092815A JPH1092815A (ja) 1998-04-10
JP3333401B2 true JP3333401B2 (ja) 2002-10-15

Family

ID=17152214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24669296A Expired - Fee Related JP3333401B2 (ja) 1996-09-18 1996-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3333401B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626279B2 (en) 2012-03-09 2023-04-11 Versum Materials Us, Llc Compositions and methods for making silicon containing films

Also Published As

Publication number Publication date
JPH1092815A (ja) 1998-04-10

Similar Documents

Publication Publication Date Title
JP3688726B2 (ja) 半導体装置の製造方法
US6197704B1 (en) Method of fabricating semiconductor device
US7582970B2 (en) Carbon containing silicon oxide film having high ashing tolerance and adhesion
EP1167291B1 (en) Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
EP0522799A2 (en) Dielectric deposition
JP3193335B2 (ja) 半導体装置の製造方法
JPH0969562A (ja) 半導体装置の製造方法および半導体装置
JP3236576B2 (ja) 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
JP2005033203A (ja) シリコンカーバイド膜の形成方法
JPH1187340A (ja) 半導体装置及びその製造方法
JPH09237783A (ja) 半導体装置の製造方法
JP2758847B2 (ja) スピンオングラス膜の形成方法
JP3333401B2 (ja) 半導体装置の製造方法
WO2001041203A1 (en) Improved flourine doped sio2 film
JPH06163523A (ja) 半導体装置の製造方法
JP4250209B2 (ja) 半導体装置の製造方法
JP3234121B2 (ja) 半導体装置およびその製造方法
JP3283344B2 (ja) 半導体素子の製造方法
JP2009071331A (ja) 半導体装置の製造方法
Huang et al. The formation of a SiOx interfacial layer on low-k SiOCH materials fabricated in ULSI application
JP3373705B2 (ja) 半導体装置
JP4167645B2 (ja) 半導体装置及びその製造方法
US20110223766A1 (en) Method and apparatus for manufacturing semiconductor device
JPH0945769A (ja) 半導体装置及び半導体装置の製造方法
JPH02138474A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees