JP3427939B2 - 遅延回路 - Google Patents
遅延回路Info
- Publication number
- JP3427939B2 JP3427939B2 JP19601192A JP19601192A JP3427939B2 JP 3427939 B2 JP3427939 B2 JP 3427939B2 JP 19601192 A JP19601192 A JP 19601192A JP 19601192 A JP19601192 A JP 19601192A JP 3427939 B2 JP3427939 B2 JP 3427939B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- input
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Pulse Circuits (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。
産業上の利用分野
従来の技術（図４及び図５）
発明が解決しようとする課題（図４及び図５）
課題を解決するための手段（図１〜図３）
作用（図１〜図３）
実施例（図１〜図３、図６及び図７）
発明の効果
【０００２】
【産業上の利用分野】本発明は遅延回路に関し、特に入
力デイジタル信号を外部より設定したしきい値レベルに
基づいて所望時間遅延して出力するようになされたプロ
グラマブル遅延回路に適用して好適なものである。
力デイジタル信号を外部より設定したしきい値レベルに
基づいて所望時間遅延して出力するようになされたプロ
グラマブル遅延回路に適用して好適なものである。
【０００３】
【従来の技術】従来、ランプ波形発生回路及び比較回路
から構成されたプログラマブル遅延回路は、図４に示す
ように、入力デイジタル信号Ｓ１を非反転増幅器２を介
してランプ波形発生回路３に入力させると共に、反転増
幅器４を介してランプ波形発生回路５に入力させるよう
になされている。
から構成されたプログラマブル遅延回路は、図４に示す
ように、入力デイジタル信号Ｓ１を非反転増幅器２を介
してランプ波形発生回路３に入力させると共に、反転増
幅器４を介してランプ波形発生回路５に入力させるよう
になされている。
【０００４】ランプ波形発生回路３及び５は、図５に示
すように、デイジタル信号Ｓ２及びＳ３が立ち上がる時
点で立ち上がるようなランプ波形信号Ｓ４及びＳ５を発
生させて、これを続く比較回路６及び７に出力する。こ
こで比較回路６及び７は、非反転入力端にランプ波形信
号Ｓ４及びＳ５を受けると共に、反転入力端に基準電圧
Ｖref を受ける。比較回路６及び７は外部から与えられ
た基準電圧Ｖref に基づいてしきい値を設定し、当該し
きい値によりランプ波形信号Ｓ４及びＳ５をスライスす
るように比較し、その比較結果の反転時点を検出して当
該比較検出結果Ｓ６及びＳ７を続くＲ−Ｓフリツプ・フ
ロツプ８のセツト入力端子Ｓ及びリセツト入力端子Ｒに
出力するようになされている。
すように、デイジタル信号Ｓ２及びＳ３が立ち上がる時
点で立ち上がるようなランプ波形信号Ｓ４及びＳ５を発
生させて、これを続く比較回路６及び７に出力する。こ
こで比較回路６及び７は、非反転入力端にランプ波形信
号Ｓ４及びＳ５を受けると共に、反転入力端に基準電圧
Ｖref を受ける。比較回路６及び７は外部から与えられ
た基準電圧Ｖref に基づいてしきい値を設定し、当該し
きい値によりランプ波形信号Ｓ４及びＳ５をスライスす
るように比較し、その比較結果の反転時点を検出して当
該比較検出結果Ｓ６及びＳ７を続くＲ−Ｓフリツプ・フ
ロツプ８のセツト入力端子Ｓ及びリセツト入力端子Ｒに
出力するようになされている。
【０００５】Ｒ−Ｓフリツプ・フロツプ８は比較検出結
果Ｓ６及びＳ７に基づいて入力波形を再生し、これによ
り入力デイジタル信号Ｓ１に対して所定時間τだけ遅延
された遅延デイジタル信号Ｓ８を出力するようになされ
ている。
果Ｓ６及びＳ７に基づいて入力波形を再生し、これによ
り入力デイジタル信号Ｓ１に対して所定時間τだけ遅延
された遅延デイジタル信号Ｓ８を出力するようになされ
ている。
【０００６】
【発明が解決しようとする課題】ところがこの種の遅延
回路１は、入力デイジタル信号Ｓ１に対する遅延デイジ
タル信号Ｓ８の遅延時間τがランプ波形信号Ｓ４、Ｓ５
及びしきい値に依存し、従つて遅延デイジタル信号Ｓ８
の遅延時間幅には限界があり、入力デイジタル信号Ｓ１
に対して１周期以上遅れた遅延デイジタル信号Ｓ８を形
成することはできなかつた。
回路１は、入力デイジタル信号Ｓ１に対する遅延デイジ
タル信号Ｓ８の遅延時間τがランプ波形信号Ｓ４、Ｓ５
及びしきい値に依存し、従つて遅延デイジタル信号Ｓ８
の遅延時間幅には限界があり、入力デイジタル信号Ｓ１
に対して１周期以上遅れた遅延デイジタル信号Ｓ８を形
成することはできなかつた。
【０００７】この問題を解決するための一つの方法とし
て、入力デイジタル信号に対して１周期以上おくれた遅
延デイジタル信号を形成する場合には、当該遅延回路１
を複数段直列接続することによつて段数分遅延した出力
を得るようになされている。ところが、このように遅延
回路１を複数段直列接続する方法においては、回路全体
を構成する素子数が多くなることにより消費電力が大き
くなるという問題がある。
て、入力デイジタル信号に対して１周期以上おくれた遅
延デイジタル信号を形成する場合には、当該遅延回路１
を複数段直列接続することによつて段数分遅延した出力
を得るようになされている。ところが、このように遅延
回路１を複数段直列接続する方法においては、回路全体
を構成する素子数が多くなることにより消費電力が大き
くなるという問題がある。
【０００８】本発明は以上の点を考慮してなされたもの
で、遅延回路１段当たりの可変遅延時間幅を広くするこ
とにより、低消費電力で大きな遅延時間を得ることがで
きる遅延回路を提案しようとするものである。
で、遅延回路１段当たりの可変遅延時間幅を広くするこ
とにより、低消費電力で大きな遅延時間を得ることがで
きる遅延回路を提案しようとするものである。
【０００９】
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、入力デイジタル信号ＣＬＫの周期
に基づいてランプ波形ＳＡ２、ＳＢ２、ＳＣ２及びＳＤ
２を発生し、ランプ波形ＳＡ２、ＳＢ２、ＳＣ２及びＳ
Ｄ２を外部より設定したしきい値Ｖｒｅｆと比較するこ
とによつて入力デイジタル信号ＣＬＫを所定時間遅延さ
せた遅延信号Ｓｏｕｔを形成する遅延回路１０におい
て、第１及び第２のラツチ回路１１Ａ及び１１Ｂでな
り、入力デイジタル信号ＣＬＫをｎ分周して、入力デイ
ジタル信号ＣＬＫのｎ倍の周期でなる分周信号ＳＡ１、
ＳＢ１、ＳＣ１及びＳＤ１を生成する分周手段１１と、
分周信号ＳＡ１、ＳＢ１、ＳＣ１及びＳＤ１に基づいて
所定のランプ波形ＳＡ２、ＳＢ２、ＳＣ２及びＳＤ２を
発生すると共に、ランプ波形ＳＡ２、ＳＢ２、ＳＣ２及
びＳＤ２を外部から任意に設定可能なしきい値Ｖｒｅｆ
と比較し、当該比較結果ＳＡ３、ＳＢ３、ＳＣ３及びＳ
Ｄ３の反転時点ｔａ１、ｔａ２、ｔｂ１、ｔｂ２、ｔc
１、ｔc２、ｔd１、ｔd２に応じたタイミングで発生す
る複数のタイミングパルスＳＡ４、ＳＢ４、ＳＣ４及び
ＳＤ４を生成する第１及び第２のタイミングパルス発生
手段１２及び１３と、第１及び第２のタイミングパルス
発生手段１２及び１３より出力される複数のタイミング
パルスＳＡ４、ＳＢ４、ＳＣ４及びＳＤ４に基づいて入
力デイジタル信号ＣＬＫから所定時間遅延した遅延信号
Ｓｏｕｔを形成する遅延信号形成手段３０とを備えるよ
うにする。
め本発明においては、入力デイジタル信号ＣＬＫの周期
に基づいてランプ波形ＳＡ２、ＳＢ２、ＳＣ２及びＳＤ
２を発生し、ランプ波形ＳＡ２、ＳＢ２、ＳＣ２及びＳ
Ｄ２を外部より設定したしきい値Ｖｒｅｆと比較するこ
とによつて入力デイジタル信号ＣＬＫを所定時間遅延さ
せた遅延信号Ｓｏｕｔを形成する遅延回路１０におい
て、第１及び第２のラツチ回路１１Ａ及び１１Ｂでな
り、入力デイジタル信号ＣＬＫをｎ分周して、入力デイ
ジタル信号ＣＬＫのｎ倍の周期でなる分周信号ＳＡ１、
ＳＢ１、ＳＣ１及びＳＤ１を生成する分周手段１１と、
分周信号ＳＡ１、ＳＢ１、ＳＣ１及びＳＤ１に基づいて
所定のランプ波形ＳＡ２、ＳＢ２、ＳＣ２及びＳＤ２を
発生すると共に、ランプ波形ＳＡ２、ＳＢ２、ＳＣ２及
びＳＤ２を外部から任意に設定可能なしきい値Ｖｒｅｆ
と比較し、当該比較結果ＳＡ３、ＳＢ３、ＳＣ３及びＳ
Ｄ３の反転時点ｔａ１、ｔａ２、ｔｂ１、ｔｂ２、ｔc
１、ｔc２、ｔd１、ｔd２に応じたタイミングで発生す
る複数のタイミングパルスＳＡ４、ＳＢ４、ＳＣ４及び
ＳＤ４を生成する第１及び第２のタイミングパルス発生
手段１２及び１３と、第１及び第２のタイミングパルス
発生手段１２及び１３より出力される複数のタイミング
パルスＳＡ４、ＳＢ４、ＳＣ４及びＳＤ４に基づいて入
力デイジタル信号ＣＬＫから所定時間遅延した遅延信号
Ｓｏｕｔを形成する遅延信号形成手段３０とを備えるよ
うにする。
【００１１】さらに本発明においては、第１のラツチ回
路１１Ａはマスタラツチ回路でなると共に、第２のラツ
チ回路１１Ｂはスレーブラツチ回路でなり、第１のタイ
ミングパルス発生手段１２はそれぞれランプ波形発生回
路１８、１９及び比較回路２２、２３が直列接続された
第１及び第２の遅延素子列１４及び１５でなり、第１の
遅延素子列１４にマスタラツチ回路１１Ａの非反転出力
を入力すると共に、第２の遅延素子列１５にマスタラツ
チ回路１１Ａの反転出力を入力し、第２のタイミングパ
ルス発生手段１３はそれぞれランプ波形発生回路２０、
２１及び比較回路２４、２５が直列接続された第３及び
第４の遅延素子列１６及び１７でなり、第３の遅延素子
列１６にスレーブラツチ回路１１Ｂの非反転出力を入力
すると共に、第４の遅延素子列１７にスレーブラツチ回
路１１Ｂの反転出力を入力し、遅延信号形成手段３０は
Ｒ−Ｓフリツプフロツプ回路３１でなり、リセツト入力
端Ｒに論理和回路ＯＲ１を介して第１及び第２の遅延素
子列１４及び１５から出力されるタイミングパルスＳＡ
４、ＳＢ４を入力すると共に、セツト入力端Ｓに論理和
回路ＯＲ２を介して第３及び第４の遅延素子列１６及び
１７から出力されるタイミングパルスＳＣ４、ＳＤ４を
入力するようにする。
路１１Ａはマスタラツチ回路でなると共に、第２のラツ
チ回路１１Ｂはスレーブラツチ回路でなり、第１のタイ
ミングパルス発生手段１２はそれぞれランプ波形発生回
路１８、１９及び比較回路２２、２３が直列接続された
第１及び第２の遅延素子列１４及び１５でなり、第１の
遅延素子列１４にマスタラツチ回路１１Ａの非反転出力
を入力すると共に、第２の遅延素子列１５にマスタラツ
チ回路１１Ａの反転出力を入力し、第２のタイミングパ
ルス発生手段１３はそれぞれランプ波形発生回路２０、
２１及び比較回路２４、２５が直列接続された第３及び
第４の遅延素子列１６及び１７でなり、第３の遅延素子
列１６にスレーブラツチ回路１１Ｂの非反転出力を入力
すると共に、第４の遅延素子列１７にスレーブラツチ回
路１１Ｂの反転出力を入力し、遅延信号形成手段３０は
Ｒ−Ｓフリツプフロツプ回路３１でなり、リセツト入力
端Ｒに論理和回路ＯＲ１を介して第１及び第２の遅延素
子列１４及び１５から出力されるタイミングパルスＳＡ
４、ＳＢ４を入力すると共に、セツト入力端Ｓに論理和
回路ＯＲ２を介して第３及び第４の遅延素子列１６及び
１７から出力されるタイミングパルスＳＣ４、ＳＤ４を
入力するようにする。
【００１２】
【作用】分周手段１１により入力デイジタル信号ＣＬＫ
に対してｎ倍の周期でなる分周信号ＳＡ１、ＳＢ１、Ｓ
Ｃ１及びＳＤ１を生成し、当該分周信号ＳＡ１、Ｓ
Ｂ１、ＳＣ１及びＳＤ１を基に発生させたランプ波形Ｓ
Ａ２、ＳＢ２、ＳＣ２及びＳＤ２を外部から供給された
任意に設定可能なしきい値Ｖｒｅｆと比較し、当該比較
結果ＳＡ３、ＳＢ３、ＳＣ３及びＳＤ３の反転時点ｔａ
１、ｔａ２、ｔｂ１、ｔｂ２、ｔc１、ｔc２、ｔd１、
ｔd２に応じた複数のタイミングパルスＳＡ４、Ｓ
Ｂ４、ＳＣ４及びＳＤ４を生成した後、当該タイミング
パルスＳＡ４、ＳＢ４、ＳＣ４及びＳＤ４に基づいて入
力デイジタル信号ＣＬＫから所定時間遅延した遅延信号
Ｓｏｕｔを形成するようにしたことにより、当該入力デ
イジタル信号ＣＬＫを分周して周波数を引き下げた分周
信号ＳＡ１、ＳＢ１、ＳＣ１及びＳＤ１に基づいて発生
させた時間軸方向に幅の広いランプ波形ＳＡ２、Ｓ
Ｂ２、ＳＣ２及びＳＤ２を、任意に設定可能なしきい値
Ｖｒｅｆと比較して遅延回路１段当りの可変遅延時間幅
を広くとることができるので、従来に比して素子数を増
やすことなく低消費電力のままで一段と大きな遅延時間
の遅延信号をＳｏｕｔを出力することができる。
に対してｎ倍の周期でなる分周信号ＳＡ１、ＳＢ１、Ｓ
Ｃ１及びＳＤ１を生成し、当該分周信号ＳＡ１、Ｓ
Ｂ１、ＳＣ１及びＳＤ１を基に発生させたランプ波形Ｓ
Ａ２、ＳＢ２、ＳＣ２及びＳＤ２を外部から供給された
任意に設定可能なしきい値Ｖｒｅｆと比較し、当該比較
結果ＳＡ３、ＳＢ３、ＳＣ３及びＳＤ３の反転時点ｔａ
１、ｔａ２、ｔｂ１、ｔｂ２、ｔc１、ｔc２、ｔd１、
ｔd２に応じた複数のタイミングパルスＳＡ４、Ｓ
Ｂ４、ＳＣ４及びＳＤ４を生成した後、当該タイミング
パルスＳＡ４、ＳＢ４、ＳＣ４及びＳＤ４に基づいて入
力デイジタル信号ＣＬＫから所定時間遅延した遅延信号
Ｓｏｕｔを形成するようにしたことにより、当該入力デ
イジタル信号ＣＬＫを分周して周波数を引き下げた分周
信号ＳＡ１、ＳＢ１、ＳＣ１及びＳＤ１に基づいて発生
させた時間軸方向に幅の広いランプ波形ＳＡ２、Ｓ
Ｂ２、ＳＣ２及びＳＤ２を、任意に設定可能なしきい値
Ｖｒｅｆと比較して遅延回路１段当りの可変遅延時間幅
を広くとることができるので、従来に比して素子数を増
やすことなく低消費電力のままで一段と大きな遅延時間
の遅延信号をＳｏｕｔを出力することができる。
【００１３】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１４】図１において、１０は全体として遅延回路
を示し、マスタ・スレーブ型のフリツプ・フロツプから
なる２分周回路１１を有する。２分周回路１１は周期Ｔ
のクロツク信号ＣＬＫをマスタ・フリツプフロツプ１１
Ａの非反転入力端及びスレーブ・フリツプフロツプ１１
Ｂの反転入力端に入力させると共に、当該マスタ・フリ
ツプフロツプ１１Ａからの出力信号及びスレーブ・フリ
ツプフロツプ１１Ｂから出力される２分周出力信号ＳＡ
1 、ＳＢ1 及びＳＣ1 、ＳＤ1 をそれぞれタイミングパ
ルス形成回路１２及び１３に出力するようになされてい
る。
を示し、マスタ・スレーブ型のフリツプ・フロツプから
なる２分周回路１１を有する。２分周回路１１は周期Ｔ
のクロツク信号ＣＬＫをマスタ・フリツプフロツプ１１
Ａの非反転入力端及びスレーブ・フリツプフロツプ１１
Ｂの反転入力端に入力させると共に、当該マスタ・フリ
ツプフロツプ１１Ａからの出力信号及びスレーブ・フリ
ツプフロツプ１１Ｂから出力される２分周出力信号ＳＡ
1 、ＳＢ1 及びＳＣ1 、ＳＤ1 をそれぞれタイミングパ
ルス形成回路１２及び１３に出力するようになされてい
る。
【００１５】ここで２分周回路１１は、図２の（Ａ）に
示すようなクロツク信号ＣＬＫの周波数を１／２に引き
下げて（Ｂ）〜（Ｅ）に示すような２分周出力信号ＳＡ
1 、ＳＢ1 、ＳＣ1 、ＳＤ1 を得、これを続くタイミン
グパルス形成回路１２及び１３の遅延素子列１４、１５
及び１６、１７それぞれに送出するようになされてい
る。
示すようなクロツク信号ＣＬＫの周波数を１／２に引き
下げて（Ｂ）〜（Ｅ）に示すような２分周出力信号ＳＡ
1 、ＳＢ1 、ＳＣ1 、ＳＤ1 を得、これを続くタイミン
グパルス形成回路１２及び１３の遅延素子列１４、１５
及び１６、１７それぞれに送出するようになされてい
る。
【００１６】従つて、２分周回路１１はクロツク信号Ｃ
ＬＫの立ち下がりに応じて、立ち上がり又は立ち下がる
２分周出力信号ＳＡ1 を遅延素子列１４のランプ波形発
生回路１８に送出すると共に、当該２分周出力信号ＳＡ
1 に対して反転した２分周出力信号ＳＢ1 を遅延素子列
１５のランプ波形発生回路１９に送出するようになされ
ている。
ＬＫの立ち下がりに応じて、立ち上がり又は立ち下がる
２分周出力信号ＳＡ1 を遅延素子列１４のランプ波形発
生回路１８に送出すると共に、当該２分周出力信号ＳＡ
1 に対して反転した２分周出力信号ＳＢ1 を遅延素子列
１５のランプ波形発生回路１９に送出するようになされ
ている。
【００１７】これに対して、２分周回路１１はクロツク
信号ＣＬＫの立ち上がりに応じて、立ち上がり又は立ち
下がる２分周出力信号ＳＣ1 を遅延素子列１６のランプ
波形発生回路２０に送出すると共に、当該２分周出力信
号ＳＣ1 に対して反転した２分周出力信号ＳＤ1 を遅延
素子列１７のランプ波形発生回路２１に送出するように
なされている。これにより２分周回路１１は、周期がク
ロツク信号ＣＬＫの２倍であり、かつ互いに逆相の２分
周出力信号ＳＡ1 及びＳＢ1 をタイミングパルス形成回
路１２に送出すると共に、２分周出力信号ＳＡ1 及びＳ
Ｂ1 に対してクロツク信号ＣＬＫのパルス幅分だけ位相
のずれた２分周出力信号ＳＣ1 及びＳＤ1 をタイミング
パルス形成回路１３に送出するようになされている。
信号ＣＬＫの立ち上がりに応じて、立ち上がり又は立ち
下がる２分周出力信号ＳＣ1 を遅延素子列１６のランプ
波形発生回路２０に送出すると共に、当該２分周出力信
号ＳＣ1 に対して反転した２分周出力信号ＳＤ1 を遅延
素子列１７のランプ波形発生回路２１に送出するように
なされている。これにより２分周回路１１は、周期がク
ロツク信号ＣＬＫの２倍であり、かつ互いに逆相の２分
周出力信号ＳＡ1 及びＳＢ1 をタイミングパルス形成回
路１２に送出すると共に、２分周出力信号ＳＡ1 及びＳ
Ｂ1 に対してクロツク信号ＣＬＫのパルス幅分だけ位相
のずれた２分周出力信号ＳＣ1 及びＳＤ1 をタイミング
パルス形成回路１３に送出するようになされている。
【００１８】ランプ波形発生回路１８、１９、２０、２
１は、図２の（Ｆ）〜（Ｉ）に示すように、それぞれ２
分周出力信号ＳＡ1 、ＳＢ1 、ＳＣ1 、ＳＤ1 に基づい
て当該２分周出力信号ＳＡ1 、ＳＢ1 、ＳＣ1 、ＳＤ1
が立ち上がる時点で立ち上がるようなランプ波形信号Ｓ
Ａ2 、ＳＢ2 、ＳＣ2 、ＳＤ2 を発生させ、これを続く
比較回路２２、２３、２４、２５にそれぞれ送出する。
１は、図２の（Ｆ）〜（Ｉ）に示すように、それぞれ２
分周出力信号ＳＡ1 、ＳＢ1 、ＳＣ1 、ＳＤ1 に基づい
て当該２分周出力信号ＳＡ1 、ＳＢ1 、ＳＣ1 、ＳＤ1
が立ち上がる時点で立ち上がるようなランプ波形信号Ｓ
Ａ2 、ＳＢ2 、ＳＣ2 、ＳＤ2 を発生させ、これを続く
比較回路２２、２３、２４、２５にそれぞれ送出する。
【００１９】比較回路２２、２３、２４、２５はそれぞ
れランプ波形信号ＳＡ2 、ＳＢ2 、ＳＣ2 、ＳＤ2 を非
反転入力端に入力すると共に、基準電圧Ｖref を反転入
力端に入力させる。
れランプ波形信号ＳＡ2 、ＳＢ2 、ＳＣ2 、ＳＤ2 を非
反転入力端に入力すると共に、基準電圧Ｖref を反転入
力端に入力させる。
【００２０】これにより比較回路２２〜２５は、基準電
圧Ｖref に基づいて設定されたしきい値よつてランプ波
形ＳＡ2 、ＳＢ2 、ＳＣ2 、ＳＤ2 をスライスするよう
に比較し、当該比較結果が反転する時点ごとにパルス発
生用信号ＳＡ3 、ＳＢ3 、ＳＣ3 、ＳＤ3 を得、これを
続くパルス発生回路２６〜２９にそれぞれ出力するよう
になされている。
圧Ｖref に基づいて設定されたしきい値よつてランプ波
形ＳＡ2 、ＳＢ2 、ＳＣ2 、ＳＤ2 をスライスするよう
に比較し、当該比較結果が反転する時点ごとにパルス発
生用信号ＳＡ3 、ＳＢ3 、ＳＣ3 、ＳＤ3 を得、これを
続くパルス発生回路２６〜２９にそれぞれ出力するよう
になされている。
【００２１】パルス発生回路２６は、図３の（Ｊ）に示
すように、パルス発生用信号ＳＡ3が入力される時点ｔ
ａ1 、ｔａ2 、……で立ち上がり、かつ所定時間だけ立
ち上がるようなタイミングパルスＳＡ4 を発生させ、こ
れを続く遅延信号形成回路３０の論理和回路ＯＲ１に出
力する。これと同様にパルス発生回路２７は、パルス発
生用信号ＳＢ3 が入力される時点ｔｂ1 、ｔｂ2 、……
で立ち上がり、かつ所定時間だけ立ち上がるようなタイ
ミングパルスＳＢ4 （図３の（Ｋ））を発生させ、これ
を続く遅延信号形成回路３０の論理和回路ＯＲ１に出力
する。
すように、パルス発生用信号ＳＡ3が入力される時点ｔ
ａ1 、ｔａ2 、……で立ち上がり、かつ所定時間だけ立
ち上がるようなタイミングパルスＳＡ4 を発生させ、こ
れを続く遅延信号形成回路３０の論理和回路ＯＲ１に出
力する。これと同様にパルス発生回路２７は、パルス発
生用信号ＳＢ3 が入力される時点ｔｂ1 、ｔｂ2 、……
で立ち上がり、かつ所定時間だけ立ち上がるようなタイ
ミングパルスＳＢ4 （図３の（Ｋ））を発生させ、これ
を続く遅延信号形成回路３０の論理和回路ＯＲ１に出力
する。
【００２２】またパルス発生回路２８は、パルス発生用
信号ＳＣ3 が入力される時点ｔｃ1、ｔｃ2 、……で立
ち上がり、かつ所定時間だけ立ち上がるようなタイミン
グパルスＳＣ4 （図３の（Ｌ））を発生させ、これを続
く遅延信号形成回路３０の論理和回路ＯＲ２に出力す
る。これと同様にパルス発生回路２９は、パルス発生用
信号ＳＤ3 が入力される時点ｔｄ1 、ｔｄ2 、……で立
ち上がり、かつ所定時間だけ立ち上がるようなタイミン
グパルスＳＤ4 （図３の（Ｍ））を発生させ、これを続
く遅延信号形成回路３０の論理和回路ＯＲ２に出力す
る。
信号ＳＣ3 が入力される時点ｔｃ1、ｔｃ2 、……で立
ち上がり、かつ所定時間だけ立ち上がるようなタイミン
グパルスＳＣ4 （図３の（Ｌ））を発生させ、これを続
く遅延信号形成回路３０の論理和回路ＯＲ２に出力す
る。これと同様にパルス発生回路２９は、パルス発生用
信号ＳＤ3 が入力される時点ｔｄ1 、ｔｄ2 、……で立
ち上がり、かつ所定時間だけ立ち上がるようなタイミン
グパルスＳＤ4 （図３の（Ｍ））を発生させ、これを続
く遅延信号形成回路３０の論理和回路ＯＲ２に出力す
る。
【００２３】論理和回路ＯＲ１の出力端はＲ−Ｓフリツ
プ・フロツプ３１のリセツト信号入力端Ｒに接続されて
いると共に、論理和回路ＯＲ２の出力端はＲ−Ｓフリツ
プ・フロツプ３１のセツト信号入力端Ｓに接続されてお
り、これによりＲ−Ｓフリツプ・フロツプ３１はセツト
信号入力端子Ｓからセツト信号が入力されると立ち上が
り、リセツト信号入力端子Ｒからリセツト信号が入力さ
れると立ち下がるような遅延クロツク信号ＳOUT を形成
して入力クロツク信号ＣＬＫの波形を再生するようにな
されている。
プ・フロツプ３１のリセツト信号入力端Ｒに接続されて
いると共に、論理和回路ＯＲ２の出力端はＲ−Ｓフリツ
プ・フロツプ３１のセツト信号入力端Ｓに接続されてお
り、これによりＲ−Ｓフリツプ・フロツプ３１はセツト
信号入力端子Ｓからセツト信号が入力されると立ち上が
り、リセツト信号入力端子Ｒからリセツト信号が入力さ
れると立ち下がるような遅延クロツク信号ＳOUT を形成
して入力クロツク信号ＣＬＫの波形を再生するようにな
されている。
【００２４】以上の構成において、図２及び図３に示す
ように、遅延クロツク信号ＳOUT は２分周回路１１に入
力されたクロツク信号ＣＬＫの時点ｔ0 における立ち上
がり部分に基づいて、遅延時間τだけ遅延した時点ｔｄ
1 において立ち上がる。また２分周回路１１に入力され
たクロツク信号ＣＬＫの時点ｔ1 における立ち下がり部
分に基づいて、遅延クロツク信号ＳOUT は遅延時間τだ
け遅延した時点ｔｂ1 において立ち下がる。
ように、遅延クロツク信号ＳOUT は２分周回路１１に入
力されたクロツク信号ＣＬＫの時点ｔ0 における立ち上
がり部分に基づいて、遅延時間τだけ遅延した時点ｔｄ
1 において立ち上がる。また２分周回路１１に入力され
たクロツク信号ＣＬＫの時点ｔ1 における立ち下がり部
分に基づいて、遅延クロツク信号ＳOUT は遅延時間τだ
け遅延した時点ｔｂ1 において立ち下がる。
【００２５】また２分周回路１１に入力されたクロツク
信号ＣＬＫの時点ｔ2 における立ち上がり部分に基づい
て、遅延クロツク信号ＳOUT は遅延時間τだけ遅延した
時点ｔｃ1 において立ち上がる。さらに２分周回路１１
に入力されたクロツク信号ＣＬＫの時点ｔ3 における立
ち下がり部分に基づいて、遅延クロツク信号ＳOUT は遅
延時間τだけ遅延した時点ｔａ1 において立ち下がる。
信号ＣＬＫの時点ｔ2 における立ち上がり部分に基づい
て、遅延クロツク信号ＳOUT は遅延時間τだけ遅延した
時点ｔｃ1 において立ち上がる。さらに２分周回路１１
に入力されたクロツク信号ＣＬＫの時点ｔ3 における立
ち下がり部分に基づいて、遅延クロツク信号ＳOUT は遅
延時間τだけ遅延した時点ｔａ1 において立ち下がる。
【００２６】これと同様に、２分周回路１１に入力され
たクロツク信号ＣＬＫの時点ｔ4 、ｔ5 、ｔ6 、及びｔ
7 における立ち上がり又は立ち下がり部分に基づいて、
遅延クロツク信号ＳOUT はそれぞれ遅延時間τだけ遅延
した時点ｔｄ2 、ｔｂ2 、ｔｃ2 及びｔａ2 において立
ち上がり又は立ち下がり、以下順次入力されるクロツク
信号ＣＬＫに基づいて遅延クロツク信号ＳOUT を形成し
て出力する。
たクロツク信号ＣＬＫの時点ｔ4 、ｔ5 、ｔ6 、及びｔ
7 における立ち上がり又は立ち下がり部分に基づいて、
遅延クロツク信号ＳOUT はそれぞれ遅延時間τだけ遅延
した時点ｔｄ2 、ｔｂ2 、ｔｃ2 及びｔａ2 において立
ち上がり又は立ち下がり、以下順次入力されるクロツク
信号ＣＬＫに基づいて遅延クロツク信号ＳOUT を形成し
て出力する。
【００２７】従つて、入力されるクロツク信号ＣＬＫの
立ち上がり部分は２分周回路１１、タイミングパルス形
成回路１３及び遅延信号形成回路３０を介して遅延クロ
ツク信号ＳOUT の立ち上がり部分として出力されると共
に、クロツク信号ＣＬＫの立ち下がり部分は２分周回路
１１、タイミングパルス形成回路１２及び遅延信号形成
回路３０を介して遅延クロツク信号ＳOUT の立ち上がり
部分として出力される。
立ち上がり部分は２分周回路１１、タイミングパルス形
成回路１３及び遅延信号形成回路３０を介して遅延クロ
ツク信号ＳOUT の立ち上がり部分として出力されると共
に、クロツク信号ＣＬＫの立ち下がり部分は２分周回路
１１、タイミングパルス形成回路１２及び遅延信号形成
回路３０を介して遅延クロツク信号ＳOUT の立ち上がり
部分として出力される。
【００２８】かくして、入力されるクロツク信号ＣＬＫ
の立ち上がり部分及び立ち下がり部分は時間τだけ遅れ
た時点で立ち上がり又は立ち下がることにより、遅延時
間τの遅延クロツク信号ＳOUT として出力されるように
なる。ここで遅延時間τは、比較回路１８〜２１におい
てランプ波形信号ＳＡ2 、ＳＢ2 、ＳＣ2 、ＳＤ2 がし
きい値によつてスライスされた時点ｔａ1 、ｔｂ1 、ｔ
ｃ1 、ｔｄ1 ……に基づいて決定され、従つてランプ波
形信号ＳＡ2 、ＳＢ2、ＳＣ2 、ＳＤ2 をスライスする
しきい値を変化させれば遅延時間τを所望の値に設定す
ることができる。
の立ち上がり部分及び立ち下がり部分は時間τだけ遅れ
た時点で立ち上がり又は立ち下がることにより、遅延時
間τの遅延クロツク信号ＳOUT として出力されるように
なる。ここで遅延時間τは、比較回路１８〜２１におい
てランプ波形信号ＳＡ2 、ＳＢ2 、ＳＣ2 、ＳＤ2 がし
きい値によつてスライスされた時点ｔａ1 、ｔｂ1 、ｔ
ｃ1 、ｔｄ1 ……に基づいて決定され、従つてランプ波
形信号ＳＡ2 、ＳＢ2、ＳＣ2 、ＳＤ2 をスライスする
しきい値を変化させれば遅延時間τを所望の値に設定す
ることができる。
【００２９】すなわち、しきい値を高い値に設定すれば
遅延時間τを小さい値に設定することができ、一方しき
い値を低い値に設定すれば遅延時間τを大きくすること
ができ、最高でクロツク信号ＣＬＫの２周期分（２Ｔ）
の遅延時間を得ることができる。
遅延時間τを小さい値に設定することができ、一方しき
い値を低い値に設定すれば遅延時間τを大きくすること
ができ、最高でクロツク信号ＣＬＫの２周期分（２Ｔ）
の遅延時間を得ることができる。
【００３０】以上の構成によれば、クロツク信号ＣＬＫ
の周波数を２分周回路１１によつて１／２に引き下げた
ことにより、従来と比較して２倍に伸長されたランプ波
形ＳＡ2 、ＳＢ2 、ＳＣ2 及びＳＤ2 を発生させること
ができ、当該ランプ波形ＳＡ 2 、ＳＢ2 、ＳＣ2 及びＳ
Ｄ2 を外部より設定されたしきい値と比較したことによ
り、最大でクロツク信号ＣＬＫの２周期分まで遅延した
遅延クロツク信号ＳOUT を得ることができる。
の周波数を２分周回路１１によつて１／２に引き下げた
ことにより、従来と比較して２倍に伸長されたランプ波
形ＳＡ2 、ＳＢ2 、ＳＣ2 及びＳＤ2 を発生させること
ができ、当該ランプ波形ＳＡ 2 、ＳＢ2 、ＳＣ2 及びＳ
Ｄ2 を外部より設定されたしきい値と比較したことによ
り、最大でクロツク信号ＣＬＫの２周期分まで遅延した
遅延クロツク信号ＳOUT を得ることができる。
【００３１】なお上述の実施例においては、遅延回路１
０の先頭に２分周回路１１を接続することにより、遅延
クロツク信号ＳOUT を最高でクロツク信号ＣＬＫの２周
期分まで遅延できるようにした場合について述べたが、
本発明はこれに限らず、２分周回路１１に代え、遅延回
路１０の先頭にクロツク信号ＣＬＫの周波数を１／Ｎに
引き下げて出力するＮ（Ｎは２以上の整数）分周回路を
接続すると共に、その後段にＮ分周回路の出力に基づい
て形成されるランプ波形としきい値を比較することによ
り入力クロツク信号ＣＬＫの立ち上がりエツジ部及び立
ち下がりエツジ部を再生するようなタイミングパルス形
成回路及び遅延信号形成回路を接続すれば基準電圧Ｖ
ref に応じて、遅延クロツク信号ＳOUT を最高でクロツ
ク信号ＣＬＫのＮ周期分まで遅延することができる遅延
回路を得ることができる。
０の先頭に２分周回路１１を接続することにより、遅延
クロツク信号ＳOUT を最高でクロツク信号ＣＬＫの２周
期分まで遅延できるようにした場合について述べたが、
本発明はこれに限らず、２分周回路１１に代え、遅延回
路１０の先頭にクロツク信号ＣＬＫの周波数を１／Ｎに
引き下げて出力するＮ（Ｎは２以上の整数）分周回路を
接続すると共に、その後段にＮ分周回路の出力に基づい
て形成されるランプ波形としきい値を比較することによ
り入力クロツク信号ＣＬＫの立ち上がりエツジ部及び立
ち下がりエツジ部を再生するようなタイミングパルス形
成回路及び遅延信号形成回路を接続すれば基準電圧Ｖ
ref に応じて、遅延クロツク信号ＳOUT を最高でクロツ
ク信号ＣＬＫのＮ周期分まで遅延することができる遅延
回路を得ることができる。
【００３２】ここで３分周回路は、図６に示すように、
共にＤフリツプ・フロツプでなるマスタラツチ回路４１
Ａ及びスレーブラツチ回路４１Ｂを縦列接続し、マスタ
ラツチ回路４１Ａ及びスレーブラツチ回路４１Ｂの非反
転出力を論理和否定回路４２を介してマスタラツチ回路
４１Ａの非反転入力端に入力させると共に、マスタラツ
チ回路４１Ａ及びスレーブラツチ回路４１Ｂの各クロツ
ク入力端にクロツク信号ＣＬＫを入力して互いに同期動
作させ、このときマスタラツチ回路４１Ａ及びスレーブ
ラツチ回路４１Ｂから得られる各出力信号に基づいてラ
ンプ波形を発生させるようにすれば良い。また４分周回
路は、図７に示すように、共にＤフリツプ・フロツプで
なるマスタラツチ回路５１Ａ及びスレーブラツチ回路５
１Ｂを縦列接続し、スレーブラツチ回路５１Ｂの反転出
力をマスタラツチ回路５１Ａの非反転入力端に入力させ
ると共に、マスタラツチ回路５１Ａ及びスレーブラツチ
回路５１Ｂの各クロツク入力端にクロツク信号ＣＬＫを
入力して互いに同期動作させ、このときマスタラツチ回
路５１Ａ及びスレーブラツチ回路５１Ｂから得られる各
出力信号に基づいてランプ波形を発生させるようにすれ
ば良い。因に、マスタラツチ回路４１Ａ及び５１Ａ、並
びにスレーブラツチ回路４１Ｂ及び５１Ｂはそれぞれ２
分周回路１１と同様の構成となつている。
共にＤフリツプ・フロツプでなるマスタラツチ回路４１
Ａ及びスレーブラツチ回路４１Ｂを縦列接続し、マスタ
ラツチ回路４１Ａ及びスレーブラツチ回路４１Ｂの非反
転出力を論理和否定回路４２を介してマスタラツチ回路
４１Ａの非反転入力端に入力させると共に、マスタラツ
チ回路４１Ａ及びスレーブラツチ回路４１Ｂの各クロツ
ク入力端にクロツク信号ＣＬＫを入力して互いに同期動
作させ、このときマスタラツチ回路４１Ａ及びスレーブ
ラツチ回路４１Ｂから得られる各出力信号に基づいてラ
ンプ波形を発生させるようにすれば良い。また４分周回
路は、図７に示すように、共にＤフリツプ・フロツプで
なるマスタラツチ回路５１Ａ及びスレーブラツチ回路５
１Ｂを縦列接続し、スレーブラツチ回路５１Ｂの反転出
力をマスタラツチ回路５１Ａの非反転入力端に入力させ
ると共に、マスタラツチ回路５１Ａ及びスレーブラツチ
回路５１Ｂの各クロツク入力端にクロツク信号ＣＬＫを
入力して互いに同期動作させ、このときマスタラツチ回
路５１Ａ及びスレーブラツチ回路５１Ｂから得られる各
出力信号に基づいてランプ波形を発生させるようにすれ
ば良い。因に、マスタラツチ回路４１Ａ及び５１Ａ、並
びにスレーブラツチ回路４１Ｂ及び５１Ｂはそれぞれ２
分周回路１１と同様の構成となつている。
【００３３】また上述の実施例においては、各分周回路
をＤフリツプ・フロツプを縦続接続することにより構成
した場合について述べたが、本発明はこれに限らず、例
えばＴフリツプ・フロツプを組み合わせて接続しても良
く、種々の分周回路を適用することができる。
をＤフリツプ・フロツプを縦続接続することにより構成
した場合について述べたが、本発明はこれに限らず、例
えばＴフリツプ・フロツプを組み合わせて接続しても良
く、種々の分周回路を適用することができる。
【００３４】また上述の実施例においては、論理和回路
ＯＲ１、ＯＲ２及びＲ−Ｓフリツプ・フロツプ３１によ
り遅延信号形成回路３０を構成する場合について述べた
が、本発明はこれに限らず、要はタイミングパルス形成
回路１３から出力される立ち上がりタイミングパルスＳ
Ｃ4 、ＳＤ4 及びタイミングパルス形成回路１２から出
力される立ち下がりタイミングパルスＳＡ4 、ＳＢ4 に
基づいて立ち上がり及び立ち下がるような遅延クロツク
信号ＳOUT を形成するような種々の遅延信号形成回路を
適用することができる。
ＯＲ１、ＯＲ２及びＲ−Ｓフリツプ・フロツプ３１によ
り遅延信号形成回路３０を構成する場合について述べた
が、本発明はこれに限らず、要はタイミングパルス形成
回路１３から出力される立ち上がりタイミングパルスＳ
Ｃ4 、ＳＤ4 及びタイミングパルス形成回路１２から出
力される立ち下がりタイミングパルスＳＡ4 、ＳＢ4 に
基づいて立ち上がり及び立ち下がるような遅延クロツク
信号ＳOUT を形成するような種々の遅延信号形成回路を
適用することができる。
【００３５】さらに上述の実施例においては、分周回路
１１にクロツク信号ＣＬＫを入力する場合について述べ
たが、本発明はこれに限らず、クロツクが重畳されてな
るデイジタル信号、さらにはデイジタル信号を入力した
場合にも同様の効果を得ることができる。
１１にクロツク信号ＣＬＫを入力する場合について述べ
たが、本発明はこれに限らず、クロツクが重畳されてな
るデイジタル信号、さらにはデイジタル信号を入力した
場合にも同様の効果を得ることができる。
【００３６】
【発明の効果】上述のように本発明によれば、入力デイ
ジタル信号を分周して周波数を引き下げた分周信号に基
づいて発生させた時間軸方向に幅の広いランプ波形を、
任意に設定可能なしきい値と比較して遅延回路１段当り
の可変遅延時間幅を広くとることにより、従来に比して
素子数を増やすことなく低消費電力のままで一段と大き
な遅延時間の遅延信号をＳout を出力することができ、
かくして低消費電力で大きな遅延時間を得ることができ
る遅延回路を実現することができる。
ジタル信号を分周して周波数を引き下げた分周信号に基
づいて発生させた時間軸方向に幅の広いランプ波形を、
任意に設定可能なしきい値と比較して遅延回路１段当り
の可変遅延時間幅を広くとることにより、従来に比して
素子数を増やすことなく低消費電力のままで一段と大き
な遅延時間の遅延信号をＳout を出力することができ、
かくして低消費電力で大きな遅延時間を得ることができ
る遅延回路を実現することができる。
【図１】本発明による遅延回路の一実施例を示すブロツ
ク図である。
ク図である。
【図２】実施例の動作の説明に供する信号波形図であ
る。
る。
【図３】実施例の動作の説明に供する信号波形図であ
る。
る。
【図４】従来の遅延回路を示すブロツク図である。
【図５】従来例の動作の説明に供する信号波形図であ
る。
る。
【図６】３分周回路の構成を示す接続図である。
【図７】４分周回路の構成を示す接続図である。
１０……遅延回路、１１……２分周回路、１１Ａ……マ
スタフリツプ・フロツプ、１１Ｂ……スレーブフリツプ
・フロツプ、１２、１３……タイミングパルス形成回
路、１４〜１７……遅延素子列、１８〜２１……ランプ
波形発生回路、２２〜２５……比較回路、２６〜２９…
…パルス発生回路、３０……遅延信号発生部、３１……
Ｒ−Ｓフリツプ・フロツプ、ＯＲ１、ＯＲ２……論理和
回路。
スタフリツプ・フロツプ、１１Ｂ……スレーブフリツプ
・フロツプ、１２、１３……タイミングパルス形成回
路、１４〜１７……遅延素子列、１８〜２１……ランプ
波形発生回路、２２〜２５……比較回路、２６〜２９…
…パルス発生回路、３０……遅延信号発生部、３１……
Ｒ−Ｓフリツプ・フロツプ、ＯＲ１、ＯＲ２……論理和
回路。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 吉田 英喜
東京都品川区北品川６丁目７番35号ソニ
ー株式会社内
(56)参考文献 特開 昭61−127224（ＪＰ，Ａ)
特開 昭62−65503（ＪＰ，Ａ)
特開 平４−240917（ＪＰ，Ａ)
特開 平５−160694（ＪＰ，Ａ)
実開 昭62−203525（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03K 5/13
Claims (2)
- 【請求項１】入力デイジタル信号の周期に基づいてラン
プ波形を発生し、上記ランプ波形を外部より設定したし
きい値と比較することによつて上記入力デイジタル信号
を所定時間遅延させた遅延信号を形成する遅延回路にお
いて、 第１及び第２のラツチ回路でなり、上記入力デイジタル
信号をｎ分周して、上記入力デイジタル信号のｎ倍の周
期でなる分周信号を生成する分周手段と、 上記分周信号に基づいて所定のランプ波形を発生すると
共に、上記ランプ波形を上記外部から任意に設定可能な
上記しきい値と比較し、当該比較結果の反転時点に応じ
たタイミングで発生する複数のタイミングパルスを生成
する第１及び第２のタイミングパルス発生手段と、 上記第１及び第２のタイミングパルス発生手段より出力
される上記複数のタイミングパルスに基づいて上記入力
デイジタル信号から所定時間遅延した遅延信号を形成す
る遅延信号形成手段とを具えることを特徴とする遅延回
路。 - 【請求項２】上記第１のラツチ回路は、マスタラツチ回
路でなると共に、上記第２のラツチ回路はスレーブラツ
チ回路でなり、 上記第１のタイミングパルス発生手段は、それぞれラン
プ波形発生回路及び比較回路が直列接続された第１及び
第２の遅延素子列でなり、当該第１の遅延素子列に上記
マスタラツチ回路の非反転出力を入力すると共に、当該
第２の遅延素子列に上記マスタラツチ回路の反転出力を
入力し、 上記第２のタイミングパルス発生手段は、それぞれラン
プ波形発生回路及び比較回路が直列接続された第３及び
第４の遅延素子列でなり、当該第３の遅延素子列に上記
スレーブラツチ回路の非反転出力を入力すると共に、当
該第４の遅延素子列に上記スレーブラツチ回路の反転出
力を入力し、 上記遅延信号形成手段は、Ｒ−Ｓフリツプフロツプ回路
でなり、リセツト入力端に論理和回路を介して上記第１
及び第２の遅延素子列から出力される上記タイミングパ
ルスを入力すると共に、セツト入力端に論理和回路を介
して上記第３及び第４の遅延素子列から出力される上記
タイミングパルスを入力することを特徴とする請求項１
に記載の遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19601192A JP3427939B2 (ja) | 1992-06-30 | 1992-06-30 | 遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19601192A JP3427939B2 (ja) | 1992-06-30 | 1992-06-30 | 遅延回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621789A JPH0621789A (ja) | 1994-01-28 |
| JP3427939B2 true JP3427939B2 (ja) | 2003-07-22 |
Family
ID=16350747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19601192A Expired - Fee Related JP3427939B2 (ja) | 1992-06-30 | 1992-06-30 | 遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3427939B2 (ja) |
-
1992
- 1992-06-30 JP JP19601192A patent/JP3427939B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621789A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0656688B1 (en) | Clock generating circuit generating a plurality of non-overlapping clock signals | |
| JP2909740B2 (ja) | 位相整合回路 | |
| CA1083722A (en) | Apparatus for generating pulse width modulated waves | |
| EP0243235A2 (en) | Noise pulse suppressing circuit in a digital system | |
| JP2611034B2 (ja) | 遅延回路 | |
| JP3427939B2 (ja) | 遅延回路 | |
| JPH0411410Y2 (ja) | ||
| JPS6333737B2 (ja) | ||
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP2641964B2 (ja) | 分周器 | |
| JPS61227423A (ja) | 同期回路 | |
| JP2545010B2 (ja) | ゲ―ト装置 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JPH07202656A (ja) | 遅延回路装置 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JP3369746B2 (ja) | 分周回路 | |
| JPH03282805A (ja) | クロック信号切換回路 | |
| JP2606262B2 (ja) | パルス発生回路 | |
| JP2550999B2 (ja) | 同期パルス発生回路 | |
| JPH03758Y2 (ja) | ||
| JPH02305022A (ja) | 分周回路 | |
| JPH0481123A (ja) | パルス発生回路 | |
| JPH0382221A (ja) | 分周回路 | |
| JPH04207216A (ja) | 非重複２相クロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |