JP3427601B2 - チップ状電子部品の製造方法 - Google Patents
チップ状電子部品の製造方法Info
- Publication number
- JP3427601B2 JP3427601B2 JP32529795A JP32529795A JP3427601B2 JP 3427601 B2 JP3427601 B2 JP 3427601B2 JP 32529795 A JP32529795 A JP 32529795A JP 32529795 A JP32529795 A JP 32529795A JP 3427601 B2 JP3427601 B2 JP 3427601B2
- Authority
- JP
- Japan
- Prior art keywords
- stick
- shaped
- chip
- dividing
- dry plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Manufacturing Of Electrical Connectors (AREA)
Description
品の製造方法に関するもので、特に、チップ状電子部品
の部品本体上に端子電極を形成する方法の改良に関する
ものである。
ップ状電子部品の一例としてのチップコイル1が示され
ている。チップコイル1は、チップ状の部品本体2、お
よび部品本体2の相対向する端面上にそれぞれ形成され
た端子電極3および4を備える。部品本体2は、通常、
複数の部品本体2を与える親基板が用意され、この親基
板を分割することによって得られたものである。
に延びるコイル導体5が形成され、コイル導体5の各端
部は、部品本体2の各端部に形成された引出し電極6お
よび7へとそれぞれ延びる。引出し電極7に接続される
コイル導体5の端部は、コイル導体5の他の部分と交差
するが、この交差する領域には、電気絶縁膜8が形成さ
れ、コイル導体5のこれら交差する部分間の電気的絶縁
が図られている。
電極6および7と電気的に接続されている。図示のチッ
プコイル1では、端子電極3および4は、それぞれ、部
品本体2の各端面上だけでなく、各端面に隣接する両主
面の各一部上にまで延びていて、隣接面延長部3aおよ
び3bならびに4aおよび4bを形成している。
ならびに4aおよび4bは、端子電極3および4の引出
し電極6および7に対する電気的接続の信頼性を高める
とともに、チップコイル1を回路基板上に半田付けする
とき、半田フィレットの形成をより容易にする。
ば、スパッタリングまたは真空蒸着のようなドライめっ
きによって形成される。図7および図8には、端子電極
3および4を形成するため、部品本体2に対してドライ
めっき工程を実施している状態が示されている。ここ
で、図7は、部品本体2を縦断する断面図であり、図8
は、図7の線XII−XIIに沿う断面図である。
を保持し、かつドライめっきすべき領域以外の領域をマ
スキングするため、たとえばステンレス鋼からなるホル
ダ9が用いられる。ホルダ9は、ホルダ本体10および
カバー11からなり、ホルダ本体10に設けられた複数
のキャビティ12内にそれぞれ部品本体2が挿入された
後、カバー11がホルダ本体10に装着される。部品本
体2の端子電極3および4を形成すべき領域を露出させ
るため、ホルダ本体10およびカバー11には、それぞ
れ、開口13および14が設けられている。また、ホル
ダ本体10およびカバー11には、隣り合う部品本体2
間で延びる桟16および17が設けられている。
きが実施されたとき、部品本体2の両端部に、図6に示
すように、端子電極3および4が形成される。
たような端子電極3および4の形成のためのドライめっ
き工程に関して、以下のような問題がある。
部品本体2の隣り合うものの間で、ある程度の間隔を隔
てておかないと、上述した桟16および17の部分が細
くなりすぎ、ホルダ本体10およびカバー11にとって
必要な機械的強度を保つことができない。そのため、1
個のホルダ9によって保持できる部品本体2の個数をそ
れほど多くすることができず、また、端子電極3および
4のための材料の使用効率を向上させることが困難であ
り、これらのことが、コストダウンを妨げる原因となっ
ている。
0のキャビティ12内に挿入する必要がある。このよう
な挿入を容易にするには、キャビティ12と部品本体2
との間のクリアランス18および19を大きくすればよ
いわけであるが、他方では、これらクリアランス18お
よび19をできるだけ小さくしておかないと、形成され
た端子電極3および4の端縁がぼやけたり、端子電極3
および4が所定の形成領域からはみ出した状態で形成さ
れたりすることがある。そのため、部品本体2のキャビ
ティ12への挿入には高い精度が要求され、この挿入作
業に多くの工程および時間を必要としている。このこと
も、コストダウンを妨げる原因となっている。
を解決し得る端子電極の形成を可能にする、チップ状電
子部品の製造方法を提供しようとすることである。
意する工程と、この親基板の厚み寸法より大きい寸法の
間隔をもってそれぞれ親基板の主面上に配列された、互
いに平行な複数の第1の分割線および第1の分割線に対
して直交する互いに平行な複数の第2の分割線にそれぞ
れ沿って親基板を分割して複数のチップ状の部品本体を
得る工程と、各部品本体の相対向する端面であって第1
の分割線に沿う分割によって現れた端面上にドライめっ
きによって端子電極を形成する工程とを備える、チップ
状電子部品の製造方法に向けられるものであって、上述
した技術的課題を解決するため、次のような構成を備え
ることを特徴としている。
まず第1の分割線に沿って1次分割してスティック状構
造物を得る工程と、次いでこれらスティック状構造物を
第2の分割線に沿って2次分割してチップ状の部品本体
を得る工程とを備えている。そして、前記端子電極を形
成する工程は、1次分割によって現れたそれぞれの端面
を同じ方向に向けて露出させながら、スティック状構造
物の両主面の各一部であって1次分割によって現れた端
面に隣接する部分を露出させるように、複数のスティッ
ク状構造物の各間にスペーサを挿入した状態で、複数の
スティック状構造物を配列する工程と、配列された複数
のスティック状構造物の1次分割によって現れた端面に
向かってドライめっきする工程とを備えている。そし
て、このドライめっき工程において、スティック状構造
物の1次分割によって現れた端面上およびスペーサが接
する部分を除いてスティック状構造物の両主面の各一部
上に端子電極を形成するようにされる。
の間隔は、複数の第2の分割線の間隔より大きいとき、
特に有利に適用される。
き工程の後、複数のスティック状構造物を配列した状態
でドライめっきによって形成された端子電極上に電気め
っきを施す工程をさらに備えていてもよい。
1次分割および第2の分割線に沿う2次分割の双方を実
施することによって複数の部品本体を得ることができる
親基板に対して、第1の分割線に沿う1次分割のみがま
ず実施され、この段階で得られたスティック状構造物に
対して、端子電極を形成するためのドライめっき工程が
実施される。
個々の部品本体に比べて、大きな寸法を有しているの
で、取り扱いやすく、たとえば、ドライめっきを施すに
際して用いられるホルダへの挿入作業において高い精度
が要求されず、また、挿入作業も容易になる。また、ホ
ルダの形状は、より簡単なもので足り、その種類も、多
数必要としない。これらの点において、コストダウンを
期待できる。
に、1次分割によって現れたそれぞれの端面を同じ方向
に向けて露出させた状態で、複数のスティック状構造物
を配列しながら、これらのスティック状構造物の1次分
割によって現れた端面に向かってドライめっきするよう
にされる。したがって、ドライめっきすべき領域を密度
高く分布させることができるので、端子電極となる材料
の使用効率を向上させることができる。
に、複数のスティック状構造物を配列するとき、スティ
ック状構造物の両主面の各一部であって1次分割によっ
て現れた端面に隣接する部分を露出させるように、複数
の前記スティック状構造物の各間にスペーサを挿入する
ようにしているので、得られた部品本体の両端面上だけ
でなく、スペーサが接する部分を除いて、これら端面に
隣接する部分上にも、端子電極を形成することができ
る。このように、端子電極が隣接面延長部を有している
と、当該チップ状電子部品を回路基板上に半田付けする
とき、半田フィレットが容易に形成されるようになり、
半田付けの信頼性が高められる。
後、複数のスティック状構造物を配列した状態でドライ
めっきによって形成された端子電極上に電気めっきを施
すようにすれば、この電気めっきも、ドライめっきと同
様、能率的に行なうことができる。たとえば、電気めっ
き工程を、第2の分割線に沿う2次分割を実施した後の
個々のチップ状電子部品の状態で実施するとすれば、導
電性メディアを使用しなければならないが、この発明に
よれば、メディアを必要とせず、スティック状構造物の
ドライめっき膜をそのまま陰極とするように電気的接続
を行ない、電気めっきを実施することができる。したが
って、電気めっきの時間の短縮を図ることができる。ま
た、スティック状構造物を配列した状態で電気めっき処
理すれば、方向性を維持しながらの取扱いが可能である
ので、特にチップコイルのような方向性のあるチップ状
電子部品にとって有利である。
実施形態によるチップ状電子部品の製造方法を説明する
ためのものである。この実施形態によって製造されるチ
ップ状電子部品としては、図6に示したようなチップコ
イル1を意図している。
意される。親基板20は、その厚み 寸法より大きい寸法
の間隔をもってそれぞれ主面上に配列された、互いに平
行な複数の第1の分割線21および第1の分割線21に
対して直交する互いに平行な複数の第2の分割線22に
それぞれ沿って分割することによって、複数のチップコ
イル1のための部品本体2を与えるものである。そのた
め、親基板20上の各部品本体2となる領域には、省略
的に図示するように、コイル導体5ならびに引出し電極
6および7等が形成されている。
に、複数の第1の分割線21の間隔は、複数の第2の分
割線22の間隔より大きい。
線21に沿って1次分割される。これによって、複数の
スティック状構造物23が得られる。
ク状構造物23は、上述の1次分割によって現れたそれ
ぞれの端面24および25を同じ方向に向けて露出させ
た状態で配列される。これらスティック状構造物23
は、矢印26および27で示した方向から押さえられ、
1個のブロックとして、ホルダ(図示せず。)等によっ
て保持される。この状態で、矢印28および29で示す
ように、スティック状構造物23の1次分割によって現
れた端面24および25に向かって、スパッタリングま
たは真空蒸着のようなドライめっきが実施される。
スティック状構造物23を配列するとき、スティック状
構造物23の両主面の各一部であって1次分割によって
現れた端面24および25(図3では、一方の端面24
のみが図示されている。)に隣接する部分を露出させる
ように、スペーサ30が複数のスティック状構造物23
の各間に挿入される。スペーサ30は、最も端に位置す
るスティック状構造物23の外側に向く主面にも接する
ように配置される。
イめっきが実施されたとき、スティック状構造物23の
1次分割によって現れた端面24および25上およびス
ペーサ30が接する部分を除いてスティック状構造物2
3の両主面の各一部上に端子電極3および4が形成さ
れ、それによって、端子電極3および4(図3では、一
方の端子電極3のみが図示されている。)に隣接面延長
部3aおよび3bならびに4aおよび4bを形成するこ
とができる。したがって、図6に示した引出し電極6お
よび7との電気的接続の信頼性が高められるとともに、
チップコイル1を回路基板上に半田付けしたとき、半田
フィレットが形成されやすく、半田付けの信頼性も高め
られる。
ら外された後、各スティック状構造物23について、第
2の分割線22に沿う分割が実施される。これによっ
て、個々に独立した複数のチップコイル1が得られる。
電極3および4は、ドライめっきされたままの状態とさ
れることもあるが、たとえばNi系またはTiからなる
下地層をドライめっきにより形成した後、たとえばSn
または半田からなる最外層を電気めっきにより形成する
場合もある。この後者の場合には、2次分割を行なって
個々の独立したチップ状電子部品の段階より、2次分割
を行なう前のスティック状構造物の段階で、上述したS
nまたは半田等からなる最外層の形成のための電気めっ
きを施すことがより能率的である。また、2次分割を行
なう前のスティック状構造物の段階で電気めっきを実施
するとすれば、ドライめっきを行なったときと同様、こ
れら複数のスティック状構造物を配列した状態で電気め
っきを実施することが、さらに能率的である。
ついて、図4および図5を参照して説明する。図4およ
び図5には、上述した実施形態に従って端子電極3およ
び4が形成されたスティック状構造物23が示されてい
る。ここで、図4は、複数のスティック状構造物23を
保持したホルダ43を示す平面図であり、図5は、図4
の線IX−IXに沿う拡大断面図である。
り、この矩形の3辺を与えるホルダ本体44と、残りの
1辺を与えかつホルダ本体44に対して着脱可能に結合
される押さえ部材45とを備える。ホルダ本体44の対
向する2辺には、複数のスティック状構造物23の各端
部を受け入れる溝46および47が設けられている。ホ
ルダ本体44は、導電性であり、図5によく示されてい
るように、ドライめっきにより形成された端子電極3お
よび4に接触するようにされる。
ィック状構造物23を保持した状態とするため、ホルダ
本体44の溝46および47に沿って、複数のスティッ
ク状構造物23が挿入された後、押さえ部材45がホル
ダ本体44に結合される。このとき、スティック状構造
物23は、端子電極3および4が形成された面が露出す
るようにされる。端子電極3および4が隣接面延長部3
aおよび3bならびに4aおよび4bを有しているの
で、隣り合うスティック状構造物23間に適当なスペー
サ(図示せず。)を介在させておくことが行なわれる。
持したホルダ43は、陰極に接続された状態で、めっき
浴内に浸漬される。これによって、端子電極3および4
上に、たとえばSnまたは半田からなる最外層が電気め
っきにより形成される。
43から外された後、各スティック状構造物23につい
て、第2の分割線22に沿う分割が実施される。これに
よって、個々に独立した複数のチップコイル1が得られ
る。
のホルダ43が、前述したドライめっきのためのホルダ
と同様または類似の形状を有していると、ドライめっき
のためのホルダからホルダ43へのスティック状構造物
23の移し替えが容易になるという利点を有する。
して説明したが、この発明の範囲を逸脱することなく、
その他種々の実施形態が可能である。
たようなチップコイル1の製造方法に向けられたが、こ
れに限らず、チップ状の部品本体およびこの部品本体の
相対向する少なくとも端面上にドライめっきにより形成
される端子電極を備えるものであれば、どのようなチッ
プ状電子部品に対しても、この発明に係る製造方法を適
用することができる。
の製造方法を説明するためのもので、チップ状電子部品
の一例としてのチップコイルを製造するために用意され
る親基板20を示す斜視図である。
沿って1次分割して得られた複数のスティック状構造物
23を配列して、1次分割によって現れた端面24およ
び25に向かってドライめっきする工程を示す斜視図で
ある。
るためのもので、配列された複数のスティック状構造物
23の間にスペーサ30を挿入して、ドライめっき工程
を実施している状態を示す拡大断面図である。
43によって複数のスティック状構造物23を保持し
て、ドライめっきにより形成された端子電極3および4
上にさらに電気めっきを施す工程を実施している状態を
示す平面図である。
一例としてのチップコイル1を示す斜視図である。
端部に端子電極3および4をドライめっきにより形成す
る従来の工程を実施している状態を示す縦断面図であ
る。
Claims (3)
- 【請求項1】 親基板を用意する工程と、前記親基板の
厚み寸法より大きい寸法の間隔をもってそれぞれ前記親
基板の主面上に配列された、互いに平行な複数の第1の
分割線および前記第1の分割線に対して直交する互いに
平行な複数の第2の分割線にそれぞれ沿って前記親基板
を分割して複数のチップ状の部品本体を得る工程と、各
前記部品本体の相対向する端面であって前記第1の分割
線に沿う分割によって現れた端面上にドライめっきによ
って端子電極を形成する工程とを備える、チップ状電子
部品の製造方法において、 前記分割する工程は、前記親基板をまず前記第1の分割
線に沿って1次分割してスティック状構造物を得る工程
と、次いで前記スティック状構造物を前記第2の分割線
に沿って2次分割してチップ状の部品本体を得る工程と
を備え、 前記端子電極を形成する工程は、前記1次分割によって
現れたそれぞれの端面を同じ方向に向けて露出させなが
ら、前記スティック状構造物の両主面の各一部であって
前記1次分割によって現れた端面に隣接する部分を露出
させるように、複数の前記スティック状構造物の各間に
スペーサを挿入した状態で、複数の前記スティック状構
造物を配列する工程と、配列された複数の前記スティッ
ク状構造物の前記1次分割によって現れた端面に向かっ
てドライめっきする工程とを備え、前記ドライめっき工
程において、前記スティック状構造物の前記1次分割に
よって現れた端面上および前記スペーサが接する部分を
除いて前記スティック状構造物の両主面の各一部上に前
記端子電極を形成することを特徴とする、チップ状電子
部品の製造方法。 - 【請求項2】 複数の前記第1の分割線の間隔は、複数
の前記第2の分割線の間隔より大きい、請求項1に記載
のチップ状電子部品の製造方法。 - 【請求項3】 前記ドライめっき工程の後、複数の前記
スティック状構造物を配列した状態でドライめっきによ
って形成された前記端子電極上に電気めっきを施す工程
をさらに備える、請求項1または2に記載のチップ状電
子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32529795A JP3427601B2 (ja) | 1995-12-14 | 1995-12-14 | チップ状電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32529795A JP3427601B2 (ja) | 1995-12-14 | 1995-12-14 | チップ状電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09162024A JPH09162024A (ja) | 1997-06-20 |
JP3427601B2 true JP3427601B2 (ja) | 2003-07-22 |
Family
ID=18175250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32529795A Expired - Lifetime JP3427601B2 (ja) | 1995-12-14 | 1995-12-14 | チップ状電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3427601B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4539187B2 (ja) * | 2004-06-18 | 2010-09-08 | 株式会社村田製作所 | チップ状電子部品の製造方法 |
-
1995
- 1995-12-14 JP JP32529795A patent/JP3427601B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09162024A (ja) | 1997-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6496384B1 (en) | Circuit board assembly and method of fabricating same | |
JP3312246B2 (ja) | チップコンデンサの製造方法 | |
JPS61239574A (ja) | 積層式の電気コネクタ及びその製造方法 | |
JPS6054747B2 (ja) | 2つの電気装置を電気接続する方法 | |
US4795992A (en) | Mount for dielectric coaxial resonators | |
GB2133624A (en) | Decoupling capacitor and method of manufacture thereof | |
JPH08236225A (ja) | 電気コネクタ | |
JP2000150106A (ja) | 接続端子金具の製造方法 | |
JP3427601B2 (ja) | チップ状電子部品の製造方法 | |
US4356608A (en) | Method for the manufacture of layer capacitors | |
JPS61292379A (ja) | ラツパラウンドコンタクトセル | |
EP0129137B1 (en) | Method of forming an aperture in a dielectric substance and securing a conductive pin in said aperture | |
JPS61161807A (ja) | ストリツプライン共振子の製造方法 | |
JPH09306632A (ja) | 接続端子付き基板の製造方法、基板用の接続端子中間品および接続端子付き基板ユニット | |
JPS62269509A (ja) | 遅延線並びにその製造方法 | |
JPH02112298A (ja) | プリント基板及びその製法ならびにその接続方法 | |
JPH02301119A (ja) | 固体電解コンデンサの製造方法 | |
JPS5824432Y2 (ja) | コタイデンカイコンデンサ | |
JPS62254376A (ja) | コンデンサー入りモジュラージャック | |
JPH02182003A (ja) | チップ形インダクタ | |
JP3367986B2 (ja) | 表面実装型コネクタ用ポストコンタクトの製造方法 | |
JPS6114790A (ja) | Pc板装置及びその製造方法 | |
JPS59194421A (ja) | チツプ型電子部品及びその製造方法 | |
JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
JP3256781B2 (ja) | ケーブルコネクタ及びこのケーブルコネクタへのケーブル接続方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |