JP3426911B2 - 半導体集積回路設計方法 - Google Patents
半導体集積回路設計方法Info
- Publication number
- JP3426911B2 JP3426911B2 JP11675497A JP11675497A JP3426911B2 JP 3426911 B2 JP3426911 B2 JP 3426911B2 JP 11675497 A JP11675497 A JP 11675497A JP 11675497 A JP11675497 A JP 11675497A JP 3426911 B2 JP3426911 B2 JP 3426911B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electromigration
- integrated circuit
- semiconductor integrated
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト設計の内、エレクトロマイグレーション低減
手法に関する。
レイアウト設計の内、エレクトロマイグレーション低減
手法に関する。
【０００２】
【従来の技術】半導体集積回路上の金属配線に、許容電
流密度以上に一定方向に電流が流れ続けると、エレクト
ロマイグレーションマイグレーションと呼ばれる、金属
断線故障が発生する。また、電流の流れが一定方向でな
く更に断続的な場合でも、同様に断線故障が発生する。
ただし、この場合、断線故障にいたる寿命は、数倍から
数十倍ていどのびる事が知られている（“ＬＳＩ実動作
下のアルミ配線エレクトロマイグレーション寿命”、Ｎ
ＴＴ Ｒ＆Ｄ ＶＯＬ. ４１ Ｎｏ. ６ １９９２）。
また、エレクトロマイグレーションを低減する手法とし
て、アルミ金属配線を銅との合金にする方法などが知ら
れている（“Ｃｉｒｃｕｉｔｓ、Ｉｎｔｅｒｃｏｎｅｃ
ｔｉｏｎ、ａｎｄ Ｐａｃｋａｇｉｎｇ ｆｏｒ ＶＬ
ＳＩ”、Ｈ. Ｂ. Ｂａｋｏｇｌｕ、Ａｄｄｉｓｏｎ Ｗ
ｅｓｌｅｙ、１９８９. ）。また、エレクトロマイグレ
ーションを避ける様に金属配線の配線幅の下限を設計ル
ールとして規定し、設計者はそれを守りながら設計す
る。また、配線容量に関して、上限を設定し、その上限
値を越えると、バッファを挿入する方法が知れている。
流密度以上に一定方向に電流が流れ続けると、エレクト
ロマイグレーションマイグレーションと呼ばれる、金属
断線故障が発生する。また、電流の流れが一定方向でな
く更に断続的な場合でも、同様に断線故障が発生する。
ただし、この場合、断線故障にいたる寿命は、数倍から
数十倍ていどのびる事が知られている（“ＬＳＩ実動作
下のアルミ配線エレクトロマイグレーション寿命”、Ｎ
ＴＴ Ｒ＆Ｄ ＶＯＬ. ４１ Ｎｏ. ６ １９９２）。
また、エレクトロマイグレーションを低減する手法とし
て、アルミ金属配線を銅との合金にする方法などが知ら
れている（“Ｃｉｒｃｕｉｔｓ、Ｉｎｔｅｒｃｏｎｅｃ
ｔｉｏｎ、ａｎｄ Ｐａｃｋａｇｉｎｇ ｆｏｒ ＶＬ
ＳＩ”、Ｈ. Ｂ. Ｂａｋｏｇｌｕ、Ａｄｄｉｓｏｎ Ｗ
ｅｓｌｅｙ、１９８９. ）。また、エレクトロマイグレ
ーションを避ける様に金属配線の配線幅の下限を設計ル
ールとして規定し、設計者はそれを守りながら設計す
る。また、配線容量に関して、上限を設定し、その上限
値を越えると、バッファを挿入する方法が知れている。
【０００３】
【発明が解決しようとする課題】しかしながら、銅とア
ルミニウムの合金は、銅の含有量を調節するのにコスト
がかかる。また、配線幅に関しての設計ルールは、単純
に下限を決めているだけなので、配線長が長い配線に関
しては、エレクトロマイグレーションが起こる危険を避
ける事が出来ない。一方、配線容量による上限値の設定
では、配線幅を太くする事で、エレクトロマイグレーシ
ョンを避ける事が出来る場合にもバッファを挿入するの
で信号伝搬遅延を増大する可能性がある。
ルミニウムの合金は、銅の含有量を調節するのにコスト
がかかる。また、配線幅に関しての設計ルールは、単純
に下限を決めているだけなので、配線長が長い配線に関
しては、エレクトロマイグレーションが起こる危険を避
ける事が出来ない。一方、配線容量による上限値の設定
では、配線幅を太くする事で、エレクトロマイグレーシ
ョンを避ける事が出来る場合にもバッファを挿入するの
で信号伝搬遅延を増大する可能性がある。
【０００４】本発明は以上の様な問題を鑑みたもので、
エレクトロマイグレーションが発生すると予想される部
分の配線幅を変更し、有効的にエレクトロマイグレーシ
ョンを低減する事が可能な半導体集積回路設計方法を提
供する事を目的とする。
エレクトロマイグレーションが発生すると予想される部
分の配線幅を変更し、有効的にエレクトロマイグレーシ
ョンを低減する事が可能な半導体集積回路設計方法を提
供する事を目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成する為、
本発明は、半導体集積回路の設計段階の内でレイアウト
設計時において、信号源となるソースと信号端となるシ
ンクを結ぶ配線がエレクトロマイグレーション違反か否
かを判定する為のエレクトロマイグレーション違反判定
手段と、前記エレクトロマイグレーション違反判定手段
により、前記配線がエレクトロマイグレーション違反と
判断された場合、前記配線の前記ソースに接続されたセ
グメントの配線幅を太くすることにより、前記配線のエ
レクトロマイグレーション違反が回避出来るか否かを判
定する為のエレクトロマイグレーション回避判定手段と
を備え、前記エレクトロマイグレーション回避判定手段
では、前記セグメントの配線幅を太くしても前記配線の
エレクトロマイグレーション違反を回避できないと判定
された場合、バッファを挿入する為のバッファ挿入手段
より前記配線にバッファを挿入し、前記セグメントの配
線幅を太くすれば前記配線のエレクトロマイグレーショ
ン違反を回避できると判定された場合、前記配線の所定
の部分の配線幅を変更するための配線幅変更手段により
前記セグメントの配線幅を変更し、前記エレクトロマイ
グレーション違反判定手段において、前記配線の断面を
流れる電流量が、所定の基準値と比較することによりエ
レクトロマイグレーション違反と判定することを特徴と
している。
本発明は、半導体集積回路の設計段階の内でレイアウト
設計時において、信号源となるソースと信号端となるシ
ンクを結ぶ配線がエレクトロマイグレーション違反か否
かを判定する為のエレクトロマイグレーション違反判定
手段と、前記エレクトロマイグレーション違反判定手段
により、前記配線がエレクトロマイグレーション違反と
判断された場合、前記配線の前記ソースに接続されたセ
グメントの配線幅を太くすることにより、前記配線のエ
レクトロマイグレーション違反が回避出来るか否かを判
定する為のエレクトロマイグレーション回避判定手段と
を備え、前記エレクトロマイグレーション回避判定手段
では、前記セグメントの配線幅を太くしても前記配線の
エレクトロマイグレーション違反を回避できないと判定
された場合、バッファを挿入する為のバッファ挿入手段
より前記配線にバッファを挿入し、前記セグメントの配
線幅を太くすれば前記配線のエレクトロマイグレーショ
ン違反を回避できると判定された場合、前記配線の所定
の部分の配線幅を変更するための配線幅変更手段により
前記セグメントの配線幅を変更し、前記エレクトロマイ
グレーション違反判定手段において、前記配線の断面を
流れる電流量が、所定の基準値と比較することによりエ
レクトロマイグレーション違反と判定することを特徴と
している。
【０００６】
【発明の実施の形態】次に本発明を図を用いて詳細に説
明する。記録媒体に記憶された半導体集積回路の設計方
法のフローチャートを図１に示した。図１に示したよう
に、初めに配置、配線された素子を想定する。但し、こ
こで想定される配線は、仮想配線と詳細配線の双方を含
むものとする。即ち、本発明にかかる設計方法は、仮想
配置された素子が詳細に配線された場合だけでなく、ま
だ実際の配線が施されていない仮想配線の段階でも使用
する事が出来る。
明する。記録媒体に記憶された半導体集積回路の設計方
法のフローチャートを図１に示した。図１に示したよう
に、初めに配置、配線された素子を想定する。但し、こ
こで想定される配線は、仮想配線と詳細配線の双方を含
むものとする。即ち、本発明にかかる設計方法は、仮想
配置された素子が詳細に配線された場合だけでなく、ま
だ実際の配線が施されていない仮想配線の段階でも使用
する事が出来る。
【０００７】次に、所定の方法（以下で詳述する）によ
り、注目する配線がエレクトロマイグレーションを起こ
す可能性が有るか否かを判定し、可能性が無いと判定し
たときには、エレクトロマイグレーションは発生しない
のでエレクトロマイグレーションに対する対策を施す必
要がない。従って、本発明にかかるフローは終了する。
り、注目する配線がエレクトロマイグレーションを起こ
す可能性が有るか否かを判定し、可能性が無いと判定し
たときには、エレクトロマイグレーションは発生しない
のでエレクトロマイグレーションに対する対策を施す必
要がない。従って、本発明にかかるフローは終了する。
【０００８】また、可能性が有ると判定された場合、所
定の方法（以下で詳述する）により注目する配線の幅を
太くすれば、エレクトロマイグレーションを回避する事
が出来るか否かを判定する。もし、回避できると判定し
た場合には、配線幅を太くして、本発明にかかるフロー
は終了する。一方、回避できないと判定した場合、バッ
ファを適切な位置に挿入（挿入方法は後述する）し、新
たに生成された配線に対し、同じフローを繰り返す。
定の方法（以下で詳述する）により注目する配線の幅を
太くすれば、エレクトロマイグレーションを回避する事
が出来るか否かを判定する。もし、回避できると判定し
た場合には、配線幅を太くして、本発明にかかるフロー
は終了する。一方、回避できないと判定した場合、バッ
ファを適切な位置に挿入（挿入方法は後述する）し、新
たに生成された配線に対し、同じフローを繰り返す。
【０００９】以下に、このフローをより詳細に説明する
ため、図２に示す配線（以下、ネットと称する事があ
る）を例に取り説明する。図２に示すように、信号源で
あるソースから信号端であるシンクへ配線が施されてい
る。この配線に対し、エレクトロマイグレーションが発
生するか否かを式１で判定する。換言すれば、配線の断
面を流れる電流量（式１の左辺）が基準値（式１の右
辺）と比較し、エレクトロマイグレーション違反を起こ
すと判定する。
ため、図２に示す配線（以下、ネットと称する事があ
る）を例に取り説明する。図２に示すように、信号源で
あるソースから信号端であるシンクへ配線が施されてい
る。この配線に対し、エレクトロマイグレーションが発
生するか否かを式１で判定する。換言すれば、配線の断
面を流れる電流量（式１の左辺）が基準値（式１の右
辺）と比較し、エレクトロマイグレーション違反を起こ
すと判定する。
【００１０】ｈｗｊ＜２ＣＶｆＰ （式１）
但し、ｈは配線の高さ、ｗは配線幅、ｊは電流密度、Ｃ
はその配線に接続される全容量、Ｖは駆動電圧、ｆは動
作周波数、Ｐはその配線のスイッチング確率を示してい
る。
はその配線に接続される全容量、Ｖは駆動電圧、ｆは動
作周波数、Ｐはその配線のスイッチング確率を示してい
る。
【００１１】ここで、式１を満たせばエレクトロマイグ
レーションを起こす可能性があると判定する、言い換え
れば、エレクトロマイグレーション違反を起こすと判定
する。
レーションを起こす可能性があると判定する、言い換え
れば、エレクトロマイグレーション違反を起こすと判定
する。
【００１２】もし、エレクトロマイグレーション違反を
起こさないと判定した場合、即ち、式１を満たさない場
合にはフロ−は終了する。一方、そうでない場合、即
ち、式１を満たす場合には、更に式２を用いて、配線を
太くすればエレクトロマイグレーション違反を回避でき
るか否かを判定する。換言するが、配線の断面を流れる
電流量（式２の左辺）が基準値（式２の右辺）と比較
し、エレクトロマイグレーション違反を回避する事が出
来るか否かを判定する。
起こさないと判定した場合、即ち、式１を満たさない場
合にはフロ−は終了する。一方、そうでない場合、即
ち、式１を満たす場合には、更に式２を用いて、配線を
太くすればエレクトロマイグレーション違反を回避でき
るか否かを判定する。換言するが、配線の断面を流れる
電流量（式２の左辺）が基準値（式２の右辺）と比較
し、エレクトロマイグレーション違反を回避する事が出
来るか否かを判定する。
【００１３】ｈｗｊ＜２ＣＶｆＰ／ｎ （式２）
但し、ｎは注目する配線のファンアウト数を示す。ファ
ンアウトとは簡単に言えば枝分かれする数をいい、図２
においてはｎ＝２である。
ンアウトとは簡単に言えば枝分かれする数をいい、図２
においてはｎ＝２である。
【００１４】ここで、式２を満たせば、注目する配線幅
を太くしてもエレクトロマイグレーション違反を回避で
きないと判定する。但し、配線を太くすると言っても注
目する配線の全てを太くするのではなく、根元の配線の
みを太くする（図３（１）参照）。
を太くしてもエレクトロマイグレーション違反を回避で
きないと判定する。但し、配線を太くすると言っても注
目する配線の全てを太くするのではなく、根元の配線の
みを太くする（図３（１）参照）。
【００１５】もし、配線を太くしたらエレクトロマイグ
レーション違反を回避する事が出来る場合、即ち、式２
を満たさない場合には根元の配線（セグメントと言う）
の幅を太くする（どの程度太くするかは後述する）。
レーション違反を回避する事が出来る場合、即ち、式２
を満たさない場合には根元の配線（セグメントと言う）
の幅を太くする（どの程度太くするかは後述する）。
【００１６】また、図２の（２）に示される様に、シン
クが一つしか無い場合は、ソースとシンクを結ぶ配線を
セグメントと言う。一方、配線を太くしてもエレクトロ
マイグレーション違反を回避する事が出来ない場合、即
ち、式２を満たす場合、配線の適切な位置にバッファを
挿入し（挿入する位置に関しては後述する）、配線を分
割する（図３（２）参照）。
クが一つしか無い場合は、ソースとシンクを結ぶ配線を
セグメントと言う。一方、配線を太くしてもエレクトロ
マイグレーション違反を回避する事が出来ない場合、即
ち、式２を満たす場合、配線の適切な位置にバッファを
挿入し（挿入する位置に関しては後述する）、配線を分
割する（図３（２）参照）。
【００１７】次に、二つに分割された配線１と２のそれ
ぞれに対し、エレクトロマイグレーション違反を起こす
か否かの判定から再度行う。ただし、新たな配線１では
素子１００がソース、バッファがシンクとなり、新たな
配線２ではバッファがソース、素子２００及び３００が
シンクとなる。
ぞれに対し、エレクトロマイグレーション違反を起こす
か否かの判定から再度行う。ただし、新たな配線１では
素子１００がソース、バッファがシンクとなり、新たな
配線２ではバッファがソース、素子２００及び３００が
シンクとなる。
【００１８】以上の様に、全てのネットがエレクトロマ
イグレーション違反を起こさなくなるまで上記フロ−と
適用する。また、図２では説明の便宜上シンクを２つし
たが、多数であってもよく、本発明にかかるフロ−を適
用した結果も種々の形態が考えられる。例えば、根元の
配線のみ太くなっている場合（図４（１）参照）、バッ
ファが挿入されているだけの場合（図４（２）参照）、
根元の配線が太くなり、バッファが挿入される場合（図
４（３）参照）、更に、根元の配線以外にも配線幅が太
くなっており、バッファが挿入されている場合（図４
（４）参照）等が考えれる。
イグレーション違反を起こさなくなるまで上記フロ−と
適用する。また、図２では説明の便宜上シンクを２つし
たが、多数であってもよく、本発明にかかるフロ−を適
用した結果も種々の形態が考えられる。例えば、根元の
配線のみ太くなっている場合（図４（１）参照）、バッ
ファが挿入されているだけの場合（図４（２）参照）、
根元の配線が太くなり、バッファが挿入される場合（図
４（３）参照）、更に、根元の配線以外にも配線幅が太
くなっており、バッファが挿入されている場合（図４
（４）参照）等が考えれる。
【００１９】次に、太くする配線の配線幅の決定方法に
ついて説明する。注目する配線のうち、配線幅を太くす
る配線の長さをＬと、配線幅をそのままにしておく配線
の長さをｌとする。これを式１を以下の様に変形でき
る。
ついて説明する。注目する配線のうち、配線幅を太くす
る配線の長さをＬと、配線幅をそのままにしておく配線
の長さをｌとする。これを式１を以下の様に変形でき
る。
【００２０】
ｈｗｊ＜２｛ｃ（ｌ＋Ｌ）＋Ｃ０｝ＶｆＰ （式３）
ここで、ｃは配線の単位長さあたりの配線容量、Ｃ０は
ファンアウト容量を示している。
ファンアウト容量を示している。
【００２１】この時、配線Ｌの配線幅をα倍にして、エ
レクトロマイグレーションを回避するためには、式３に
より以下の式を満たさなければならない。 ｈｗｊα＜２｛ｃ（ｌ＋αＬ）＋Ｃ０｝ＶｆＰ （式４） 式４をαについて解くと、下式になる。
レクトロマイグレーションを回避するためには、式３に
より以下の式を満たさなければならない。 ｈｗｊα＜２｛ｃ（ｌ＋αＬ）＋Ｃ０｝ＶｆＰ （式４） 式４をαについて解くと、下式になる。
【００２２】
α＞＝（２｛ｃｌ＋Ｃ０｝ＶｆＰ）／（ｈｗｊ−２ｃＬＶｆＰ） （式５）
ただし、＞＝は、以上を意味する。また配線幅係数α
は、小さい方が配線領域を占有せず、配線混雑度という
評価値を下げないので都合がよい。従って、式５を満足
し、かつ、最小値である以下の値を、配線幅係数αの値
として採用する。
は、小さい方が配線領域を占有せず、配線混雑度という
評価値を下げないので都合がよい。従って、式５を満足
し、かつ、最小値である以下の値を、配線幅係数αの値
として採用する。
【００２３】
α＝（２｛ｃｌ＋Ｃ０｝ＶｆＰ）／（ｈｗｊ−２ｃＬＶｆＰ） （式６）
式６を見れば判るように、配線幅係数αを算出するには
配線長Ｌ及びｌの値が必要となる。もし、配置された素
子間を配線した後に配線幅係数αを算出するなら配線長
Ｌ及びｌの値は既知である。
配線長Ｌ及びｌの値が必要となる。もし、配置された素
子間を配線した後に配線幅係数αを算出するなら配線長
Ｌ及びｌの値は既知である。
【００２４】しかし、配線前、配置後に配線幅係数αを
算出するなら配線長Ｌ及びｌの値は未知である。そこ
で、この場合、配線長ｌ及びＬを以下のように見積も
る。 （配線長ｌの見積り方法） ｌ＝ｋ×（ファンアウト数）γ×（シンク同士の矩形領域の大きさ） （式７ ） 但し、ｋ＝０．５〜１．５、γ＝０．３〜０．５であ
る。また、式７は配線前、配置後に配線幅をそのままに
しておく配線長ｌを見積もる為の一例であり、そのほか
の方法で見積もっても良い。 （配線長Ｌの見積り方法）配線幅を太くする配線長Ｌは
シンクとなる素子の重心位置まで結線するのに必要な配
線長として見積もる。例えば、配線長Ｌは、信号源であ
るソースから、シンク同士の重心位置までのマンハッタ
ン距離として得る事が出来る。
算出するなら配線長Ｌ及びｌの値は未知である。そこ
で、この場合、配線長ｌ及びＬを以下のように見積も
る。 （配線長ｌの見積り方法） ｌ＝ｋ×（ファンアウト数）γ×（シンク同士の矩形領域の大きさ） （式７ ） 但し、ｋ＝０．５〜１．５、γ＝０．３〜０．５であ
る。また、式７は配線前、配置後に配線幅をそのままに
しておく配線長ｌを見積もる為の一例であり、そのほか
の方法で見積もっても良い。 （配線長Ｌの見積り方法）配線幅を太くする配線長Ｌは
シンクとなる素子の重心位置まで結線するのに必要な配
線長として見積もる。例えば、配線長Ｌは、信号源であ
るソースから、シンク同士の重心位置までのマンハッタ
ン距離として得る事が出来る。
【００２５】以上の様にして、配線後又は配線前に配線
幅係数αを見積もる事ができ、太くなった配線幅はα×
Ｌとなる。自動配線後の配線長が、見積配線長から、大
幅にずれると、施したエレクトロマイグレーションの回
避策が有効に機能しない場合がある。また、自動配線処
理は、どのセグメントを太くすべきか、そのままではわ
からないので、自動配線処理に配線幅を太くするべきセ
グメントはどれかと、見積配線長を、制約として自動配
線処理に渡す。そして、自動配線処理ではこれらを制約
として守りながら配線をする必要がある。また、本発明
の設計方法は、配線前（図５（１）参照）でも、配線後
（図５（２）参照）でも適用する事が出来る。
幅係数αを見積もる事ができ、太くなった配線幅はα×
Ｌとなる。自動配線後の配線長が、見積配線長から、大
幅にずれると、施したエレクトロマイグレーションの回
避策が有効に機能しない場合がある。また、自動配線処
理は、どのセグメントを太くすべきか、そのままではわ
からないので、自動配線処理に配線幅を太くするべきセ
グメントはどれかと、見積配線長を、制約として自動配
線処理に渡す。そして、自動配線処理ではこれらを制約
として守りながら配線をする必要がある。また、本発明
の設計方法は、配線前（図５（１）参照）でも、配線後
（図５（２）参照）でも適用する事が出来る。
【００２６】次に、バッファの挿入位置の決定方法につ
いて説明する。図６にバッファの挿入位置の決定するた
めの概念図を示した。図６に示すように、シンク同士と
信号のソースを囲む最小矩形５０と、シンク同士を囲む
最小矩形５１の交わる部分５２で、素子密度の小さい領
域にバッファを挿入する。
いて説明する。図６にバッファの挿入位置の決定するた
めの概念図を示した。図６に示すように、シンク同士と
信号のソースを囲む最小矩形５０と、シンク同士を囲む
最小矩形５１の交わる部分５２で、素子密度の小さい領
域にバッファを挿入する。
【００２７】以上の様に、信号のシンク同士の重心位置
にバッファを挿入する事で、バッファ以降の配線長を短
くする事が期待できる。以上の様に本発明は、計算機が
自動的に配線幅を変更する事で、エレクトロマイグレー
ションを解消し、それでも解消できない場合にのみバッ
ファを挿入する。
にバッファを挿入する事で、バッファ以降の配線長を短
くする事が期待できる。以上の様に本発明は、計算機が
自動的に配線幅を変更する事で、エレクトロマイグレー
ションを解消し、それでも解消できない場合にのみバッ
ファを挿入する。
【００２８】従って、従来のように、エレクトロマイグ
レーションを回避する為、配線材料に施策を施す事な
く、設計段階でそれを回避する事が出来、コスト削減が
可能となる。
レーションを回避する為、配線材料に施策を施す事な
く、設計段階でそれを回避する事が出来、コスト削減が
可能となる。
【００２９】また、従来の様に、エレクトロマイグレー
ションを防止するために挿入するバッファの数の抑制す
る事が出来、その結果、バッファ挿入による配線遅延の
いたずらな増加を抑制する事が出来る。
ションを防止するために挿入するバッファの数の抑制す
る事が出来、その結果、バッファ挿入による配線遅延の
いたずらな増加を抑制する事が出来る。
【００３０】
【発明の効果】本発明によれば、配線幅を太くする事
で、エレクトロマイグレーションを解消できるときは、
バッファを挿入しないで済むので、配線数の増加、バッ
ファ挿入による遅延の増加を抑制でき、自動的にエレク
トロマイグレーションを低減する事が可能な半導体集積
回路の設計方法を提供する事が出来る。
で、エレクトロマイグレーションを解消できるときは、
バッファを挿入しないで済むので、配線数の増加、バッ
ファ挿入による遅延の増加を抑制でき、自動的にエレク
トロマイグレーションを低減する事が可能な半導体集積
回路の設計方法を提供する事が出来る。
【図１】本発明にかかる設計方法のフロ−を示した図。
【図２】本発明にかかる設計方法を説明するための配線
概念図を示したのものである。
概念図を示したのものである。
【図３】本発明にかかる設計方法を説明するための配線
概念図を示したのものである。
概念図を示したのものである。
【図４】本発明にかかる設計方法を適用した結果の形態
図を示したものである。
図を示したものである。
【図５】半導体集積回路の設計の全体的なフロ−を示し
た図。
た図。
【図６】挿入するバッファの位置を説明するための図。
１００ ソース
２００、３００ シンク
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−44602（ＪＰ，Ａ)
特開 平８−83847（ＪＰ，Ａ)
特開 平７−311794（ＪＰ，Ａ)
特開 平７−86505（ＪＰ，Ａ)
特開 平９−8228（ＪＰ，Ａ)
特開 平７−94590（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82
H01L 21/822
H01L 27/04
G06F 17/50
Claims (7)
- 【請求項１】 半導体集積回路の設計段階の内でレイア
ウト設計時において、信号源となるソースと信号端とな
るシンクを結ぶ配線がエレクトロマイグレーション違反
か否かを判定する為のエレクトロマイグレーション違反
判定手段と、 前記エレクトロマイグレーション違反判定手段により、
前記配線がエレクトロマイグレーション違反と判断され
た場合、前記配線の前記ソースに接続されたセグメント
の配線幅を太くする事により、前記配線のエレクトロマ
イグレーション違反が回避出来るか否かを判定する為の
エレクトロマイグレーション回避判定手段とを備え、 前記エレクトロマイグレーション回避判定手段では、前
記セグメントの配線幅を太くしても前記配線のエレクト
ロマイグレーション違反を回避できないと判定された場
合、バッファを挿入する為のバッファ挿入手段より前記
配線にバッファを挿入し、前記セグメントの配線幅を太
くすれば前記配線のエレクトロマイグレーション違反を
回避できると判定された場合、前記配線の所定の部分の
配線幅を変更するための配線幅変更手段により前記セグ
メントの配線幅を変更し、且つ前記エレクトロマイグレ
ーション違反判定手段において、前記配線の断面を流れ
る電流量が、所定の基準値と比較する事によりエレクト
ロマイグレーション違反と判定する事を特徴とする半導
体集積回路設計方法。 - 【請求項２】 前記基準値は、前記配線を伝播する信号
の周波数及びそのスイッチング確率及び前記配線を伝播
する電荷量に基づいて算出される事を特徴とする請求項
１記載の半導体集積回路設計方法。 - 【請求項３】 前記バッファ挿入手段では、 前記シンク同士を含む最小矩形と、前記ソースと前記シ
ンク同士の重心を含む最小矩形の重なり合う領域にバッ
ファを挿入する事を特徴とする請求項１記載の半導体集
積回路設計方法。 - 【請求項４】 前記バッファ挿入手段では、前記シンク
同士を含む最小矩形と、前記ソースと前記シンク同士の
重心を含む最小矩形の重なり合う領域であって、かつ、
素子密度が小さい領域にバッファを挿入する事を特徴と
する請求項１記載の半導体集積回路設計方法。 - 【請求項５】 前記配線幅変更手段において、太くする
配線幅を、エレクトロマイグレーション違反を起こさな
い様な最小の幅に変更する事を特徴とする請求項１記載
の半導体集積回路設計方法。 - 【請求項６】 前記配線幅変更手段において、配線幅を
変更する部分を、前記ソースから初めて配線が分岐する
ところまでとする事を特徴とする請求項１記載の半導体
集積回路設計方法。 - 【請求項７】 前記配線幅変更手段において、配線幅を
変更する部分を、前記ソースから、シンク同士の重心位
置までとする事を特徴とする請求項１記載の半導体集積
回路設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11675497A JP3426911B2 (ja) | 1996-09-19 | 1997-05-07 | 半導体集積回路設計方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24740196 | 1996-09-19 | ||
| JP8-247401 | 1996-09-19 | ||
| JP11675497A JP3426911B2 (ja) | 1996-09-19 | 1997-05-07 | 半導体集積回路設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150107A JPH10150107A (ja) | 1998-06-02 |
| JP3426911B2 true JP3426911B2 (ja) | 2003-07-14 |
Family
ID=26455020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11675497A Expired - Fee Related JP3426911B2 (ja) | 1996-09-19 | 1997-05-07 | 半導体集積回路設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3426911B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3654190B2 (ja) | 2001-01-17 | 2005-06-02 | 日本電気株式会社 | 配線設計方法および配線設計装置 |
-
1997
- 1997-05-07 JP JP11675497A patent/JP3426911B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150107A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038383A (en) | Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability | |
| US8015534B2 (en) | Method and apparatus for estimating core size in designing semiconductor integrated circuit | |
| JP4560846B2 (ja) | クロストーク防止回路 | |
| US6543041B1 (en) | Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement | |
| JPH10163330A (ja) | レイアウト考慮遅延最適化装置および方法 | |
| JP2800527B2 (ja) | フロアプラン装置 | |
| JP2000349161A (ja) | 電源配線設計方法、電源配線設計装置、及び、記録媒体 | |
| JP2001093982A (ja) | 配線容量計算方法、クロストークディレイ計算方法、およびそれらのデータを記憶したコンピュータ読み取り可能な記憶媒体 | |
| JP2007026170A (ja) | 半導体集積回路の自動レイアウト方法、自動レイアウトプログラム、および自動レイアウト装置 | |
| US6230302B1 (en) | Method and system for performing timing analysis on an integrated circuit design | |
| JP3654190B2 (ja) | 配線設計方法および配線設計装置 | |
| JP3426911B2 (ja) | 半導体集積回路設計方法 | |
| JP2002280454A (ja) | 半導体装置の設計方法 | |
| JP2000163460A (ja) | 半導体集積回路装置の信頼性検証方法及びその配置配線方法 | |
| JP3008849B2 (ja) | 半導体集積回路の設計方法および装置 | |
| US6819138B2 (en) | Dividing and distributing the drive strength of a single clock buffer | |
| JP3107207B2 (ja) | 論理回路改善方法および論理回路改善方式 | |
| JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
| JP3219645B2 (ja) | 配線方式およびその自動配線の方法 | |
| JP4268694B2 (ja) | 配線処理方法及び配線処理装置並びに配線処理プログラム用記録媒体 | |
| JP3243033B2 (ja) | 半導体集積回路及びその素子配置配線方法 | |
| JP2000349158A (ja) | 半導体集積回路のレイアウト方法及びそのレイアウト装置 | |
| JP2000231583A (ja) | 論理合成方法及び装置 | |
| JP3693846B2 (ja) | 論理合成システムならびに同システムにおける遅延最適化方法 | |
| JP3558514B2 (ja) | Ｌｓｉの設計における信号遅延解析プログラムを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100509 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110509 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |