JP2000349158A - 半導体集積回路のレイアウト方法及びそのレイアウト装置 - Google Patents

Abstract

(57)【要約】 【課題】エレクトロマイグレーションの許容電流範囲内
で動作する半導体集積回路を得るための配線のレイアウ
ト方法とそのレイアウト装置を提供する。 【解決手段】論理セルを含むネットにおいて、レイアウ
トデータに従ってプレ・レイアウトを行い、フロントエ
ンドのシミュレーションにより一定の負荷容量における
各ネットの動作周波数を計算し、配線容量と動作電圧及
び動作周波数から配線セグメントの電流を求め、エレク
トロマイグレーションの許容電流と比較する。この電流
がエレクトロマイグレーションの許容電流より大きけれ
ば、エレクトロマイグレーションを回避するのに必要な
配線幅を算出する。この配線幅を用いて再度ポスト・レ
イアウトを行えば、配線セグメントを流れる電流がエレ
クトロマイグレーションの許容電流以下となるように、
全ての配線幅を設定することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト設計方法に係り、特に半導体基板上の論理素
子に配線を施すことにより所望の回路動作を実現する半
導体集積回のレイアウト方法及びそのレイアウト装置に
関するものである。

【０００２】

【従来の技術】従来、半導体集積回路の設計において、
半導体基板上に配置された複数の論理素子（以下論理セ
ルと呼ぶ）に対し金属薄膜で形成された配線を施すこと
により、所望の回路動作が実現されてきた。一般にこれ
らの配線は、定められた標準配線幅（最小配線幅）で形
成される。

【０００３】最小配線幅はプロセスパラメータから決定
されるが、その基準となるのはエレクトロマイグレーシ
ョンによる断線が起きない配線幅の値である。ここで、
エレクトロマイグレーション（以下ＥＭと略称する）と
は、配線の電流密度が一定の限界値を越えれば、配線中
の金属元素が電子流の運動量の影響を受けて移動し断線
することをいう。

【０００４】ＥＭによる断線を回避するため、各金属配
線層ごとに最小配線幅における許容電流が定められてお
り、その値は金属配線の信頼性を保障する上で重要な量
となっている。

【０００５】上記のように、ＥＭは電荷の移動によって
生じるものであり、一定時間内の電荷移動量（電流）に
よってその影響が評価される。すなわち、電流がトグル
(toggle; オン・オフ) する時間の内、オンする時間の
合計が電荷移動の時間であり、電流の時間変化が各ネッ
トの周波数となるが、従来クロック信号以外のネットに
ついては、配線を流れる電流の周波数に対する考慮はな
されていなかった。

【０００６】また、クロック信号等の特殊ネット以外
の、論理セル間を接続する各ネットについては、負荷容
量もさほど大きくないため、ＥＭの許容電流を上回る電
流が流れることはあまり考慮されていなかった。

【０００７】ここで、論理セルを接続する結線のテキス
ト表現をネットリストと呼び、論理セル間の結線は、前
記ネットリストを構成する各ネットにより指定される。
また前記クロック信号以外の各ネットの周波数として
は、オン・オフ動作の平均周波数が用いられる。

【０００８】しかし、近年ギガヘルツ（ＧＨｚ）の高周
波領域で動作する回路も開発され、また、薄膜技術の進
展により各配線層間の寄生容量や、クロック信号等の特
殊ネット以外にも、チップ全面を引き回す論理接続ネッ
トが存在し、負荷容量（寄生容量を含む）Ｃが増加する
傾向がある。このため、負荷容量Ｃを介して大電流が流
れやすくなり、配線中に許容電流値を超えてＥＭを生じ
る箇所を生じることが問題となってきた。

【０００９】従来、クロック信号等の高周波数のネット
において、配線幅を太くしてディレイの削減と同時にＥ
Ｍの回避が行われてきた。しかし、このような配線幅の
設定は信号別に行われ、また、配線抵抗や配線容量を低
減したいという要求から、信号の上流側ほど太い配線幅
を設定するレイアウト設計が行われてきた。

【００１０】ディレイ削減のため、上流側の配線幅を太
くした従来のレイアウト設計の１例を図５に示す。図５
において論理セル５１ａ、５１ｂと、上流から下流に向
けて接続される配線５２ａないし５２ｆが示されてい
る。

【００１１】５２ａ、５２ｂに示すように、信号の上流
側ほど配線セグメントの配線幅を太くして配線抵抗Ｒを
減少させている。しかし、この太い配線幅をそのまま用
いて分岐した下流の配線を行えば、下流の配線容量Ｃが
大きくなりディレイが増加する。このため、５２ｃない
し５２ｆに示すように、下流へ行くほど配線セグメント
の配線幅を細くしている。

【００１２】ＥＭを考慮して配線幅を変更するレイアウ
ト設計については、次の３つの特許が提案されている。

【００１３】特開平５−１９０６７１では、回路素子の
動作周波数からチップ全体の電流値を計算し、この電流
値をまかなう電源配線をチップ上面に格子状に配置す
る。このとき電源配線の格子間隔は、この格子で囲まれ
た論理セルを接続する配線密度が小さくなるように設定
する方法が提案されている。

【００１４】すなわち、電源を確保するための電流計算
を行い、電源配線の間隔を変更することによりレイアウ
トを最適化するものであり、電源配線についてはＥＭが
考慮されているが、論理セルを接続する配線については
ＥＭが考慮されない欠点がある。

【００１５】また、特開平７−２６３５５９は、配置・
配線された論理接続ネットを想定し、論理セルに接続す
るネットの線幅を変化させたときの配線負荷容量の変化
率と論理セルの動作確率との積が大きく、ＥＭを生じ易
いネットから順に配線幅の最適化を行い、消費電力低減
を行うと同時にＥＭの回避を行うものである。

【００１６】また、特開平１０−１５０１０７では、配
置・配線された論理接続ネットを想定し、これをもとに
ＥＭ違反のネットを判断し、違反する場合には配線幅を
変更するか、または、バッファを挿入することによりネ
ットの配線長を短くして負荷容量を低減するというもの
である。

【００１７】しかしこれらは、実配線を対象にした配線
幅の最適化がなされておらず、実配線において、迂回の
必要を生じたときの負荷容量の変更が考慮されないとい
う欠点があった。

【００１８】

【発明が解決しようとする課題】上記したように従来の
半導体集積回路のレイアウト方法において、電源配線の
間隔に着目した配置配線方法では、論理セルを接続する
配線のＥＭの回避が行われておらず、また、ＥＭを生じ
易いネットから順に配線幅の最適化を行う方法、及びバ
ッファを挿入して配線の負荷容量を低減する方法では、
いずれも想定された論理セルの配置・配線についてのみ
ＥＭが考慮され、配置・配線レイアウト処理後の実配線
についてＥＭの可能性が検討されていないという欠点が
あった。また、ＥＭ違反の配線にバッファを挿入する方
法では、配線のディレイにバッファ自身が有する過大な
ディレイが加わるという問題があった。

【００１９】本発明は上記の問題点を解決すべくなされ
たもので、実配線を用いた配置・配線レイアウト処理中
にＥＭを回避するための配線幅の最適化過程が含まれる
半導体集積回路のレイアウト方法及びそのレイアウト装
置を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明の半導体集積回路
のレイアウト方法及びそのレイアウト装置は、論理セル
をレイアウトする自動配置手段と、論理セルを互いに接
続する配線をレイアウトする自動配線手段と、シミュレ
ーションにより配線容量を求め、各配線セグメントの容
量と周波数と電圧から各配線セグメントに流れる電流を
計算する演算部と、この電流とＥＭの許容電流とを比較
する判定部と、ＥＭ違反の配線幅を変更した後再度配線
をレイアウトする自動配線手段とを用いることにより、
実配線を用いた配置・配線レイアウト処理中にＥＭを回
避するための配線幅の最適化過程が含まれる半導体集積
回路のレイアウト方法とそのレイアウト装置を提供する
ことを特徴とする。

【００２１】具体的には、本発明の半導体集積回路のレ
イアウト方法は、論理セルを接続する各ネットにつき、
一定の負荷容量における周波数を計算するステップと、
前記論理セルの配置及び前記各ネットに対応する配線に
つき、配置及び配線のレイアウト処理を行うステップ
と、前記各ネットにつき算出した周波数及び前記配置・
配線のレイアウト処理から求めた前記配線の負荷容量及
び前記配線の電圧から前記配線の電流を計算するステッ
プと、この電流とＥＭの許容電流から配線幅を変更する
必要があるか否かを判定するステップとを備え、前記配
線幅を変更する必要があれば前記配線幅を変更し、再度
前記配線のレイアウト処理を行うことを特徴とする。

【００２２】また、本発明の半導体集積回路のレイアウ
ト装置は、論理セルの配置を行う自動配置手段と、自動
配置された前記論理セル間を一定の配線幅で配線する自
動配線手段と、前記論理セルを接続する配線の電流を算
出する演算部と、前記電流とＥＭの許容電流から配線幅
の変更が必要か否かを判定する判定部とを備え、前記自
動配線手段は、前記判定部にて前記配線幅の変更が必要
と判定された場合、前記論理セル間を再度配線すること
を特徴とする。

【００２３】好ましくは前記半導体集積回路のレイアウ
ト装置は、前記演算部が前記配線の負荷容量を算出し、
かつ、前記配線の負荷容量及び前記配線の周波数と電圧
から前記配線に流れる電流を算出する機能を備え、前記
判定部が前記配線に流れる電流とＥＭの許容電流とを比
較する機能を備えることを特徴とする。

【００２４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。半導体集積回路のレイアウ
ト設計において、クロック信号などのように周波数が設
定されているネットについては周波数を知る必要は無い
が、その他のネットについては、回路構成を決定した後
にその周波数（オン・オフ動作の平均周波数）を知る必
要がある。各ネットにおける周波数は次の式から求める
ことができる。

【００２５】 電力［Ｗ］＝周波数ｆ［Ｈｚ］＊容量Ｃ［Ｆ］＊電圧Ｖ［Ｖ］＊電圧Ｖ［Ｖ］ …（１） （１）式から 周波数＜許容電流／（容量＊電圧） …（２） の関係が満たされなければならない。

【００２６】許容電流としては、プロセスデータに基づ
くデザインルールからＥＭによる断線が起きない基準値
が設定される。この基準値に基づき、回路設計における
フロントエンド（Ｆ／Ｅ）側でのシミュレーション検証
を行い、各ネットの周波数と容量の値を見積もることが
できる。

【００２７】図１は、本発明の第１の実施の形態に係る
半導体集積回路のレイアウト装置の処理フローを示す図
である。Ｌ１において論理セルの自動配置を行い、Ｌ２
においてそれぞれ標準配線幅（最小配線幅）で自動配線
を行う。自動配線が終了すると各ネットの負荷容量を計
算することができるので、引き続きＬ３において各ネッ
トの許容電流を計算する。

【００２８】次にＬ４において配線幅の変更の必要のあ
るネットが存在するか否かを判定し、存在しない場合
（Ｎｏの場合）にはそのまま終了し、存在する場合（Ｙ
ｅｓの場合）にはＬ２に戻って再度自動配線を行い処理
を繰り返す。配線幅の変更の必要のあるネットが存在し
ない場合にはこの処理は１回で終了する。

【００２９】図２は、図１のＬ３における各ネットの許
容電流を計算する部分の具体的な処理フローを示す図で
ある。

【００３０】Ｒ１においてネットの初期化（Ｎ＝０と表
示）を行った後、Ｒ２において電流計算の対象とするネ
ット（Ｎと表示）を得る。Ｒ３において前記対象とする
ネットの負荷容量を計算し、（１）式より 電流［Ａ］＝周波数ｆ［Ｈｚ］＊容量Ｃ［Ｆ］＊電圧Ｖ［Ｖ］ …（３） を導出して動作に必要な電流が計算される。Ｒ５におい
て、この電流を先に計算した配線幅における許容電流と
比較する。このとき、第１回目の比較では、許容電流と
してＦ／Ｅにおけるシミュレーションの値を用いる。

【００３１】配線幅の変更が必要な場合には、Ｒ５にＮ
ｏで示されるようにＲ６において配線幅を設定し許容電
流を更新してＲ７に移行する。配線幅の変更の必要がな
い場合には、Ｒ５にＹｅｓで示されるようにＲ６を行う
ことなくＲ７に移行する。

【００３２】Ｒ７において、全てのネットについて許容
電流の計算を行ったか否かを判定し、行っていない場合
（Ｎｏの場合）にはＲ２に戻って他のネット（Ｎ←Ｎ＋
１と表示）について同様な処理を行い、全てのネットに
ついて処理を終了すれば図２の処理（図１におけるＬ３
の処理）を終了する。

【００３３】本発明の第１の実施の形態に係るレイアウ
ト装置を用いた半導体集積回路のトポロジー図の１例を
図３に示す。図４はレイアウト処理の出発点における、
全ての配線を標準配線幅（最小配線幅）で配線した時の
トポロジー図である。

【００３４】図４において３１ａ、３１ｂ、３１′ｂは
論理セルである。論理セル３１ａの出力に４２ａから４
２ｃまでの配線セグメントを通して論理セル３１ｂ、３
１′ｂやその他（図示せず）の入力が接続される。さら
に論理セル３１ｂの出力には４２ｄから４２ｆまでの配
線が接続されており、３１′ｂの出力には４２′ｄから
４２′ｆまでの配線が接続されている。ネットリストか
ら求めたこれらの配線のトポロジー図は、配線レイアウ
ト処理前の状態では、全て標準配線幅（最小配線幅）で
配線される。

【００３５】図４に示すトポロジー図に対して、本発明
のレイアウト装置を用いてＥＭを回避する配線幅の変更
を行えば、図３に示すような結果が得られる。図３にお
いて、対応する配線部分の参照番号は、図４の４２を図
３の３２に置き換えることにより得られる。

【００３６】論理セルの出力３１ａに接続されるネット
には、配線セグメント３２ａ、３２ｂ、３２ｃを通して
論理セル３１ｂの入力やその他の論理セルの入力側（図
示せず）に接続されており、負荷容量が大きく、したが
って電流値を許容電流の範囲内とするために、論理セル
３１ａの出力からのネットの配線セグメント３２ａ、３
２ｂ、３２ｃは全て同一の太い配線幅となっている。

【００３７】その下流の論理セル３１ｂの出力側に接続
されるネットの配線セグメント３２ｄから３２ｆまで
は、上流の論理セル３１ａの出力側のネットよりは負荷
容量が小さいため、配線セグメント３２ａ、３２ｂ、３
２ｃよりも細い配線幅となっている。

【００３８】一方、論理セル３１′ｂの出力側に接続さ
れるネットには、標準配線幅（最小配線幅）でも許容電
流が満たされており、配線セグメント３２′ｄ、３２′
ｅ、３２′ｆは最小配線幅となっている。

【００３９】このように、同一ネットである配線セグメ
ント３２ａ、３２ｂ、３２ｃ／３２ｄ、３２ｅ、２３ｆ
／３２′ｄ、３２′ｅ、３２′ｆについて、各ネットご
とに全て同じ配線幅でＥＭを回避することが可能な配線
が行われている。

【００４０】なお本発明は上記の実施の形態に限定され
ることはない。例えば第１の実施の形態において、論理
セル（プリミティブセル）間を接続する配線を例として
半導体集積回路のレイアウト方法とそのレイアウト装置
について説明したが、複数の論理セルを含むマクロセル
間を接続する配線に対しても、同様に本発明を実施する
ことができる。その他本発明の要旨を逸脱しない範囲
で、種々変形して実施することができる。

【００４１】

【発明の効果】上述したように本発明のレイアウト方法
とそのレイアウト装置によれば、任意の論理セル間を接
続するネットについて、ＥＭの発生を回避する電流の範
囲内で動作する半導体集積回路を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の処理フローを示す図。

【図２】各ネットの許容電流を計算する具体的な処理フ
ローを示す図。

【図３】本発明のレイアウト装置により配線幅を太くし
たネットの１例を示すトポロジー図。

【図４】標準配線幅で配線したネットの１例を示すトポ
ロジー図。

【図５】ディレイ削減を目的として配線幅を太くした従
来のネットの１例を示すトポロジー図。

【符号の説明】

３１ａ、３１ｂ、３１′ｂ…論理セル ５１ａ、５１ｂ…論理セル ５２ａ、５２ｂ、５２ｃ、５２ｄ、５２ｅ、５２ｆ…配
線セグメント ４２ａ、４２ｂ、４２ｃ、４２ｄ、４２ｅ、４２ｆ…配
線セグメント ４２′ｄ、４２′ｅ、４２′ｆ…配線セグメント ３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅ、３２ｆ…配
線セグメント ３２′ｄ、３２′ｅ、３２′ｆ…配線セグメント

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三平 嘉孝 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5B046 AA08 BA06 JA04 5F033 MM29 UU07 XX05 5F064 EE03 EE09 EE41 HH09 HH10

Claims (3)

【特許請求の範囲】
1. 【請求項１】 論理セルを接続する各ネットにつき、一
   定の負荷容量における周波数を計算するステップと、 前記論理セルの配置及び前記各ネットに対応する配線に
   つき、配置及び配線のレイアウト処理を行うステップ
   と、 前記各ネットにつき算出した周波数及び前記配置・配線
   のレイアウト処理から求めた前記配線の負荷容量及び前
   記配線の電圧から、前記配線の電流を計算するステップ
   と、 この電流とエレクトロマイグレーションの許容電流か
   ら、配線幅を変更する必要があるか否かを判定するステ
   ップとを備え、 前記配線幅を変更する必要があれば前記配線幅を変更
   し、再度前記配線のレイアウト処理を行うことを特徴と
   する半導体集積回路のレイアウト方法。
2. 【請求項２】 論理セルの配置を行う自動配置手段と、 自動配置された前記論理セル間を一定の配線幅で配線す
   る自動配線手段と、 前記論理セルを接続する配線の電流を算出する演算部
   と、 前記電流とエレクトロマイグレーションの許容電流か
   ら、配線幅の変更が必要か否かを判定する判定部とを備
   え、 前記自動配線手段は、前記判定部にて前記配線幅の変更
   が必要と判定された場合、前記論理セル間を再度配線す
   ることを特徴とする半導体集積回路のレイアウ装置。
3. 【請求項３】 前記演算部は、前記配線の負荷容量を算
   出し、かつ、前記配線の負荷容量及び前記配線の周波数
   と電圧から前記配線に流れる電流を算出する機能を備
   え、 前記判定部は、前記配線に流れる電流とエレクトロマイ
   グレーションの許容電流とを比較する機能を備えること
   を特徴とする請求項２記載の半導体集積回路のレイアウ
   ト装置。