JP3273689B2 - 半導体集積回路の配線幅設定方法 - Google Patents
半導体集積回路の配線幅設定方法Info
- Publication number
- JP3273689B2 JP3273689B2 JP04714394A JP4714394A JP3273689B2 JP 3273689 B2 JP3273689 B2 JP 3273689B2 JP 04714394 A JP04714394 A JP 04714394A JP 4714394 A JP4714394 A JP 4714394A JP 3273689 B2 JP3273689 B2 JP 3273689B2
- Authority
- JP
- Japan
- Prior art keywords
- net
- wiring width
- wiring
- slack
- logic cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路におけ
る配線幅を設定する方法に関する。
る配線幅を設定する方法に関する。
【０００２】
【従来の技術】半導体集積回路において、特にＣＭＯＳ
集積回路では回路の大規模化や高集積化、高速化に伴い
消費電力の増加が問題となっている。消費電力の増加が
設計に与える影響としては、パッケージの選択に制約が
生じたり、エレクトロマイグレーションが発生し易くな
り、配線幅を広く設定しなければならないといったこと
が挙げられる。また、電池で駆動する機器に集積回路を
応用する場合には、消費電力の増大は長時間動作が実現
できないという問題をもたらす。
集積回路では回路の大規模化や高集積化、高速化に伴い
消費電力の増加が問題となっている。消費電力の増加が
設計に与える影響としては、パッケージの選択に制約が
生じたり、エレクトロマイグレーションが発生し易くな
り、配線幅を広く設定しなければならないといったこと
が挙げられる。また、電池で駆動する機器に集積回路を
応用する場合には、消費電力の増大は長時間動作が実現
できないという問題をもたらす。
【０００３】集積回路において消費される電力には、回
路素子が負荷容量を充放電することによって消費する電
力や、回路素子が動作する際に電源電圧端子から接地電
圧端子へ流れる貫通電流により生じる電力、あるいはリ
ーク電流により生じる電力等がある。これらのうち、消
費電力全体に占める割合が最も大きいのは負荷容量の充
放電により消費される電力である。
路素子が負荷容量を充放電することによって消費する電
力や、回路素子が動作する際に電源電圧端子から接地電
圧端子へ流れる貫通電流により生じる電力、あるいはリ
ーク電流により生じる電力等がある。これらのうち、消
費電力全体に占める割合が最も大きいのは負荷容量の充
放電により消費される電力である。
【０００４】負荷の充放電による消費電力を低減する方
法として、ファンアウト負荷を低減する方法と、配線負
荷を低減する方法とが考えられる。ファンアウト負荷を
低減する方法には、論理セルの動作確率を考慮し論理セ
ルサイズの最適化を図ることにより、消費電力の低減を
図るものがある。しかし、配線負荷を低減する方法には
報告例がない。
法として、ファンアウト負荷を低減する方法と、配線負
荷を低減する方法とが考えられる。ファンアウト負荷を
低減する方法には、論理セルの動作確率を考慮し論理セ
ルサイズの最適化を図ることにより、消費電力の低減を
図るものがある。しかし、配線負荷を低減する方法には
報告例がない。
【０００５】
【発明が解決しようとする課題】上述したように、消費
電力の低減を図ることは重要であるが、従来は配線負荷
により消費される電力を低減することはできなかった。
電力の低減を図ることは重要であるが、従来は配線負荷
により消費される電力を低減することはできなかった。
【０００６】本発明は上記事情に鑑みてなされたもの
で、配線負荷を低減することで消費電力の低減を実現す
ることができる半導体集積回路の配線幅設定方法を提供
することを目的とする。
で、配線負荷を低減することで消費電力の低減を実現す
ることができる半導体集積回路の配線幅設定方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体集積回路
の配線幅設定方法は、各論理セルの動作確率と、各々の
論理セルに接続するネットの配線幅を変化させたときの
配線負荷容量の変化量との積を求めるステップと、各ネ
ットについてエレクトロマイグレーションを考慮した配
線幅の第１の下限値を設定するステップと、各ネットを
含むパスのスラックを求め、パスを構成する各ネットに
求めたスラックを割り当てて、このスラック値を基にネ
ットの配線幅の第２の下限値を求めるステップと、前記
各論理セルの動作確率と各々の論理セルに接続するネッ
トの配線幅を変化させたときの配線負荷容量の変化量と
の積が最大のネットを選択するステップと、前記第１及
び第２の下限値のうち大きい値を選択したネットの配線
幅に設定するステップとを備える。
の配線幅設定方法は、各論理セルの動作確率と、各々の
論理セルに接続するネットの配線幅を変化させたときの
配線負荷容量の変化量との積を求めるステップと、各ネ
ットについてエレクトロマイグレーションを考慮した配
線幅の第１の下限値を設定するステップと、各ネットを
含むパスのスラックを求め、パスを構成する各ネットに
求めたスラックを割り当てて、このスラック値を基にネ
ットの配線幅の第２の下限値を求めるステップと、前記
各論理セルの動作確率と各々の論理セルに接続するネッ
トの配線幅を変化させたときの配線負荷容量の変化量と
の積が最大のネットを選択するステップと、前記第１及
び第２の下限値のうち大きい値を選択したネットの配線
幅に設定するステップとを備える。
【０００８】
【作用】論理セルの動作確率と該論理セルに接続するネ
ットの配線幅を変化させたときの配線負荷容量の変化量
との積が最大のネットから順に配線幅の最適化を図るこ
とで、効率よく消費電力を低減することができる。ま
た、回路動作上の要求に基づくパス遅延の制約条件と、
耐エレクトロマイグレーション性に基づく条件とを共に
満たす範囲内で配線幅の最適化を図ることにより、動作
速度の低下を防止し、かつ回路の信頼性を確保した上で
消費電力を低減することができる。
ットの配線幅を変化させたときの配線負荷容量の変化量
との積が最大のネットから順に配線幅の最適化を図るこ
とで、効率よく消費電力を低減することができる。ま
た、回路動作上の要求に基づくパス遅延の制約条件と、
耐エレクトロマイグレーション性に基づく条件とを共に
満たす範囲内で配線幅の最適化を図ることにより、動作
速度の低下を防止し、かつ回路の信頼性を確保した上で
消費電力を低減することができる。
【０００９】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。本実施例では、遅延時間からくる制約
と、エレクトロマイグレーションからくる制約とを同時
に満たすという条件の下に、配線幅の最小化を図ってい
くものである。
して説明する。本実施例では、遅延時間からくる制約
と、エレクトロマイグレーションからくる制約とを同時
に満たすという条件の下に、配線幅の最小化を図ってい
くものである。
【００１０】図１に、本実施例による半導体集積回路の
配線幅設定方法における処理の手順を示す。本実施例
は、論理セルの配置を行った後、あるいは配線処理を行
った後のいずれに対しても適用が可能である。以下の説
明では、論理セルの配置を行った後に本実施例の処理を
適用した場合であるとする。尚、前提条件として回路は
動作速度の要求を満足しているものとする。
配線幅設定方法における処理の手順を示す。本実施例
は、論理セルの配置を行った後、あるいは配線処理を行
った後のいずれに対しても適用が可能である。以下の説
明では、論理セルの配置を行った後に本実施例の処理を
適用した場合であるとする。尚、前提条件として回路は
動作速度の要求を満足しているものとする。
【００１１】ステップ１０１として、論理セルの動作確
率を算出する。論理セルの動作確率は、例えば次の文献
に開示されている方法を用いて算出してもよい。 “Abhijit Ghosh, Srinivas Devadas, Kurt Keutzer an
d Jacob White,“Estimation of Average Switching Ac
tivity in Combinational andSequential Circuits ”,
Proc. 29th DAC, 1992, pp. 253-259.” ステップ１０２として、各々の論理セルｉの論理ゲート
の動作確率（Ｋｉ）と、当該論理セルｉに接続されたネ
ットの配線幅を変化させたときの配線容量の変化量（Δ
Ｃｉ）との積（Ｋｉ・ΔＣｉ）を求める。一般に、消費
電力Ｐは次の（１）式で求められる。 Ｐ＝ｆ・Ｃ・Ｖ2 ・Ｋ … （１） ここで、ｆは回路の動作周波数、Ｃは負荷容量、Ｖは電
源電圧である。このうち、ｆとＶは回路により一定であ
るため、消費電力はＣ・Ｋの値で決定されることにな
る。
率を算出する。論理セルの動作確率は、例えば次の文献
に開示されている方法を用いて算出してもよい。 “Abhijit Ghosh, Srinivas Devadas, Kurt Keutzer an
d Jacob White,“Estimation of Average Switching Ac
tivity in Combinational andSequential Circuits ”,
Proc. 29th DAC, 1992, pp. 253-259.” ステップ１０２として、各々の論理セルｉの論理ゲート
の動作確率（Ｋｉ）と、当該論理セルｉに接続されたネ
ットの配線幅を変化させたときの配線容量の変化量（Δ
Ｃｉ）との積（Ｋｉ・ΔＣｉ）を求める。一般に、消費
電力Ｐは次の（１）式で求められる。 Ｐ＝ｆ・Ｃ・Ｖ2 ・Ｋ … （１） ここで、ｆは回路の動作周波数、Ｃは負荷容量、Ｖは電
源電圧である。このうち、ｆとＶは回路により一定であ
るため、消費電力はＣ・Ｋの値で決定されることにな
る。
【００１２】ステップ１０３として、エレクトロマイグ
レーションを考慮した各ネットの配線幅の下限値を設定
する。ここで、エレクトロマイグレーションとは配線導
体中を過度の電流が流れることで配線が切断される現象
をいう。このような現象の発生を防ぐためには、配線が
一定の幅以上であることが要求される。この配線幅の下
限値は次のようにして求めることができる。
レーションを考慮した各ネットの配線幅の下限値を設定
する。ここで、エレクトロマイグレーションとは配線導
体中を過度の電流が流れることで配線が切断される現象
をいう。このような現象の発生を防ぐためには、配線が
一定の幅以上であることが要求される。この配線幅の下
限値は次のようにして求めることができる。
【００１３】負荷容量Ｃに充電された電荷Ｑが、時間τ
の間に放電される時に流れる電流Ｉは、電源電圧をＶと
したときに次のように表される。 Ｉ＝Ｑ／τ＝Ｃ＊Ｖ／τ … （２） ここで、１／τ＝ｆであり、（２）式は次のように変形
できる。 Ｉ＝ｆ＊Ｃ＊Ｖ … （３） 電流密度Ｊは、単位面積当りの電流量であり、配線幅を
Ｗint 、配線の厚みをＨint とすると、次のように表さ
れる。 Ｊ＝ｆ＊Ｃ＊Ｖ／（Ｗint ＊Ｈint ） … （４） 電流密度Ｊは、配線材料により上限値が決定される。こ
こで、周波数ｆは、回路の動作周波数に相当し、負荷容
量Ｃは配線負荷容量Ｃint とファンアウト負荷容量Ｃfo
とから成っている。
の間に放電される時に流れる電流Ｉは、電源電圧をＶと
したときに次のように表される。 Ｉ＝Ｑ／τ＝Ｃ＊Ｖ／τ … （２） ここで、１／τ＝ｆであり、（２）式は次のように変形
できる。 Ｉ＝ｆ＊Ｃ＊Ｖ … （３） 電流密度Ｊは、単位面積当りの電流量であり、配線幅を
Ｗint 、配線の厚みをＨint とすると、次のように表さ
れる。 Ｊ＝ｆ＊Ｃ＊Ｖ／（Ｗint ＊Ｈint ） … （４） 電流密度Ｊは、配線材料により上限値が決定される。こ
こで、周波数ｆは、回路の動作周波数に相当し、負荷容
量Ｃは配線負荷容量Ｃint とファンアウト負荷容量Ｃfo
とから成っている。
【００１４】（４）式に含まれる負荷容量Ｃを、配線幅
Ｗint を用いた式で置き換え、さらに電流密度Ｊが所定
の上限値を超えない値であるときの配線幅の下限値Ｗ
int el ecは、次のように表すことができる。 Ｗint elec≧ｆ＊Ｖ＊Ｃfo＊ｔox／（Ｊ＊Ｈint ＊ｔox
−ｆ＊Ｖ＊Ｌint＊εox） … （５） ステップ１０４として、各パスのスラックを算出する。
ここで、スラックとはある論理セルから他の論理セルへ
信号が伝達されるときに許容される最大時間と実際の遅
延時間との差であり、現在どれだけ余裕が残されている
かを示すものである。このパススラックの算出は、次の
ようにして行う。各ネット毎に論理セルの配置情報から
配線長を算出し、当該ネットの遅延時間Ｄnet を求め
る。 Ｄnet ＝Ｒon＊（Ｃint ＋Ｃfo） … （６） ここで、Ｒonは当該ネットを駆動する論理セルのオン抵
抗、Ｃint は配線の容量、Ｃfoは当該ネットに接続して
いる論理セルの入力容量の総和とする。
Ｗint を用いた式で置き換え、さらに電流密度Ｊが所定
の上限値を超えない値であるときの配線幅の下限値Ｗ
int el ecは、次のように表すことができる。 Ｗint elec≧ｆ＊Ｖ＊Ｃfo＊ｔox／（Ｊ＊Ｈint ＊ｔox
−ｆ＊Ｖ＊Ｌint＊εox） … （５） ステップ１０４として、各パスのスラックを算出する。
ここで、スラックとはある論理セルから他の論理セルへ
信号が伝達されるときに許容される最大時間と実際の遅
延時間との差であり、現在どれだけ余裕が残されている
かを示すものである。このパススラックの算出は、次の
ようにして行う。各ネット毎に論理セルの配置情報から
配線長を算出し、当該ネットの遅延時間Ｄnet を求め
る。 Ｄnet ＝Ｒon＊（Ｃint ＋Ｃfo） … （６） ここで、Ｒonは当該ネットを駆動する論理セルのオン抵
抗、Ｃint は配線の容量、Ｃfoは当該ネットに接続して
いる論理セルの入力容量の総和とする。
【００１５】そして、各ネット毎の最大許容時間Ｔspec
と求めた遅延時間Ｄnet との差を当該パスのスラックと
して求め、各ネットに割り当てる。各ネットに割り当て
られたスラックのうち、同一のネットに複数のスラック
が存在した場合は、最も小さい値、即ち最も時間的余裕
のない値を当該ネットのスラック値とする。
と求めた遅延時間Ｄnet との差を当該パスのスラックと
して求め、各ネットに割り当てる。各ネットに割り当て
られたスラックのうち、同一のネットに複数のスラック
が存在した場合は、最も小さい値、即ち最も時間的余裕
のない値を当該ネットのスラック値とする。
【００１６】ステップ１０５として、割り当てたネット
スラックΔＳｉを用いて各ネットの配線幅下限値を求め
る。
スラックΔＳｉを用いて各ネットの配線幅下限値を求め
る。
【００１７】ΔＳｉに対応する遅延量が、ネットの配線
幅を細くしたときに増加する遅延量の上限値となる。こ
のときの遅延量は、以下のように表される。 ΔＳｉ＝Ｒon＊Ｃint ＝Ｒon＊ΔＷint ＊Ｌint ＊εox／ｔox … （７） ここで、Ｗint は配線幅、Ｌint は配線長、εoxは誘電
率、ｔoxは配線導体間の絶縁膜の厚さとする。
幅を細くしたときに増加する遅延量の上限値となる。こ
のときの遅延量は、以下のように表される。 ΔＳｉ＝Ｒon＊Ｃint ＝Ｒon＊ΔＷint ＊Ｌint ＊εox／ｔox … （７） ここで、Ｗint は配線幅、Ｌint は配線長、εoxは誘電
率、ｔoxは配線導体間の絶縁膜の厚さとする。
【００１８】（７）式を用いて、配線幅の下限値、ここ
では現在の配線幅からΔＷint 以上細くできないという
上限を示す値ΔＷint は、次のようである。 ΔＷint ≦ΔＳｉ＊ｔox／（Ｒon＊Ｌint ＊εox） … （８） この結果、ネットの遅延時間の上限値から決まる配線幅
の下限値Ｗint delayは、以下のように表される。 Ｗint delay ≧Ｗint −ΔＷint ＝Ｗint −ΔＳｉ＊ｔox／（Ｒon＊Ｌint ＊εox） …（９） ステップ１０６として、論理セルｉの動作確率Ｋｉと、
配線幅を変化させたときの配線容量の変化量ΔＣint と
の積、Ｋｉ＊ΔＣint が最大となるネットを選択する。
Ｋｉ＊ΔＣint の値は、配線幅を変化させた時の消費電
力の変化の大きさを表し、この値が最大のネットを選択
することで効率よく低消費電力化を図っていくことがで
きる。
では現在の配線幅からΔＷint 以上細くできないという
上限を示す値ΔＷint は、次のようである。 ΔＷint ≦ΔＳｉ＊ｔox／（Ｒon＊Ｌint ＊εox） … （８） この結果、ネットの遅延時間の上限値から決まる配線幅
の下限値Ｗint delayは、以下のように表される。 Ｗint delay ≧Ｗint −ΔＷint ＝Ｗint −ΔＳｉ＊ｔox／（Ｒon＊Ｌint ＊εox） …（９） ステップ１０６として、論理セルｉの動作確率Ｋｉと、
配線幅を変化させたときの配線容量の変化量ΔＣint と
の積、Ｋｉ＊ΔＣint が最大となるネットを選択する。
Ｋｉ＊ΔＣint の値は、配線幅を変化させた時の消費電
力の変化の大きさを表し、この値が最大のネットを選択
することで効率よく低消費電力化を図っていくことがで
きる。
【００１９】ステップ１０７として、選択したネットの
配線幅を、エレクトロマイグレーションの制約からくる
上記（５）式で示された配線幅の下限値と遅延時間の制
約からくる上記（８）式で示された配線幅の下限値との
２つの条件を満足する値に設定する。即ち、次の（１
０）式を満足する配線幅に選択したネットの配線幅を設
定する。 Ｗint ＝ｍａｘ（Ｗint delay ，Ｗint elec） … （１０） この後、ステップ１０８のように回路全体の消費電力の
低減量を求める。この低減量が、予め定めた値δよりも
小さい場合には、これ以上処理を行っても消費電力を低
減する効果は小さいと判断し、処理を終了する。
配線幅を、エレクトロマイグレーションの制約からくる
上記（５）式で示された配線幅の下限値と遅延時間の制
約からくる上記（８）式で示された配線幅の下限値との
２つの条件を満足する値に設定する。即ち、次の（１
０）式を満足する配線幅に選択したネットの配線幅を設
定する。 Ｗint ＝ｍａｘ（Ｗint delay ，Ｗint elec） … （１０） この後、ステップ１０８のように回路全体の消費電力の
低減量を求める。この低減量が、予め定めた値δよりも
小さい場合には、これ以上処理を行っても消費電力を低
減する効果は小さいと判断し、処理を終了する。
【００２０】消費電力の低減量が値δ以上の場合は、再
度処理を繰り返すことでさらに電力を低減する効果が期
待できる。そこでステップ１０９のように、上述したス
テップ１０１〜１０７により設定した配線幅を基に該ネ
ットの遅延と該ネットを含むパスの遅延、及び該パスの
スラックを再計算し、該パスを構成するネットのスラッ
クの再度割り当てを行う。
度処理を繰り返すことでさらに電力を低減する効果が期
待できる。そこでステップ１０９のように、上述したス
テップ１０１〜１０７により設定した配線幅を基に該ネ
ットの遅延と該ネットを含むパスの遅延、及び該パスの
スラックを再計算し、該パスを構成するネットのスラッ
クの再度割り当てを行う。
【００２１】このようなステップ１０１〜１０９の処理
を、消費電力の低減量が値δよりも小さくなるまで繰り
返した後、終了する。
を、消費電力の低減量が値δよりも小さくなるまで繰り
返した後、終了する。
【００２２】本実施例によれば、論理セルの動作確率Ｋ
と該論理セルに接続されたネットの配線幅を変化させた
ときの配線容量の変化量Ｃとの積が最大のネットを選択
し、この配線幅の最適化を図ることで、効率よく消費電
力を低減していくことができる。
と該論理セルに接続されたネットの配線幅を変化させた
ときの配線容量の変化量Ｃとの積が最大のネットを選択
し、この配線幅の最適化を図ることで、効率よく消費電
力を低減していくことができる。
【００２３】さらに、配線幅の最適化を図る際に、回路
動作を考慮した配線幅の下限値と、エレクトロマイグレ
ーションを考慮した配線幅の下限値との２つの条件を共
に満たすように配線幅を決定するため、動作速度を低下
させず、かつ回路の信頼性を低下させることなく消費電
力を低減することが可能である。
動作を考慮した配線幅の下限値と、エレクトロマイグレ
ーションを考慮した配線幅の下限値との２つの条件を共
に満たすように配線幅を決定するため、動作速度を低下
させず、かつ回路の信頼性を低下させることなく消費電
力を低減することが可能である。
【００２４】上述した実施例は一例であり、本発明を限
定するものではない。例えば、実施例ではステップ１０
８において消費電力の低減量と所定値δとを比較し、ス
テップ１０１〜１０８のステップを繰り返すか否かを判
断しているが、必ずしもこのステップ１０８を行う必要
はない。１回の処理で終了してもよく、また消費電力の
低減量と所定値δとを比較せずに所定の回数だけ処理を
繰り返してもよい。
定するものではない。例えば、実施例ではステップ１０
８において消費電力の低減量と所定値δとを比較し、ス
テップ１０１〜１０８のステップを繰り返すか否かを判
断しているが、必ずしもこのステップ１０８を行う必要
はない。１回の処理で終了してもよく、また消費電力の
低減量と所定値δとを比較せずに所定の回数だけ処理を
繰り返してもよい。
【００２５】
【発明の効果】以上説明したように、本発明の半導体集
積回路の配線幅設定方法によれば、論理セルの動作確率
と該論理セルに接続するネットの配線幅を変化させたと
きの配線負荷容量の変化量との積が最大のネットから順
に配線幅の最適化を図るため、効率よく消費電力を低減
することができ、さらにパス遅延の制約条件と耐エレク
トロマイグレーション性に基づく条件とを共に満たす範
囲内で配線幅の最適化を図るため、動作速度の低下を防
止しかつ回路の信頼性の確保を実現した上で消費電力を
低減することが可能である。
積回路の配線幅設定方法によれば、論理セルの動作確率
と該論理セルに接続するネットの配線幅を変化させたと
きの配線負荷容量の変化量との積が最大のネットから順
に配線幅の最適化を図るため、効率よく消費電力を低減
することができ、さらにパス遅延の制約条件と耐エレク
トロマイグレーション性に基づく条件とを共に満たす範
囲内で配線幅の最適化を図るため、動作速度の低下を防
止しかつ回路の信頼性の確保を実現した上で消費電力を
低減することが可能である。
【図１】本発明の一実施例による半導体集積回路の配線
幅設定方法の処理手順を示したフローチャート。
幅設定方法の処理手順を示したフローチャート。
Claims (2)
- 【請求項１】各論理セルの動作確率と、各々の論理セル
に接続するネットの配線幅を変化させたときの配線負荷
容量の変化量との積を求めるステップと、 各ネットについてエレクトロマイグレーションを考慮し
た配線幅の第１の下限値を設定するステップと、 各ネットを含むパスのスラックを求め、各々のパスを構
成するネットに求めたスラックを割り当てて、ネットに
割り当てられたスラックを基に各々のネットの配線幅の
第２の下限値を求めるステップと、 前記各論理セルの動作確率と各々の論理セルに接続する
ネットの配線幅を変化させたときの配線負荷容量の変化
量との積が最大のネットを選択するステップと、 前記第１及び第２の下限値のうち大きい値を選択したネ
ットの配線幅に設定するステップと、 を備えたことを特徴とする半導体集積回路の配線幅設定
方法。 - 【請求項２】各論理セルの動作確率と、各々の論理セル
に接続するネットの配線幅を変化させたときの配線負荷
容量の変化量との積を求める第１のステップと、 各ネットについてエレクトロマイグレーションを考慮し
た配線幅の第１の下限値を設定する第２のステップと、 各ネットを含むパスのスラックを求め、各々のパスを構
成するネットに求めたスラックを割り当てる第３のステ
ップと、 ネットに割り当てられたスラックを基に、各々のネット
の配線幅の第２の下限値を求める第４のステップと、 前記各論理セルの動作確率と各々の論理セルに接続する
ネットの配線幅を変化させたときの配線負荷容量の変化
量との積が最大のネットを選択する第５のステップと、 前記第１及び第２の下限値のうち大きい値を選択したネ
ットの配線幅に設定する第６のステップと、 回路全体の消費電力の低減量を求め、この低減量が所定
値未満の場合は処理を終了し、前記低減量が前記所定値
以上の場合には前記第６のステップで設定した配線幅を
用いて該ネットの遅延時間と該ネットが属するパスの遅
延時間と該パスのスラックとを計算し、該パスを構成す
るネットのスラックを再設定し、前記第４のステップに
戻り処理を繰り返す第７のステップと、 を備えたことを特徴とする半導体集積回路の配線幅設定
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04714394A JP3273689B2 (ja) | 1994-03-17 | 1994-03-17 | 半導体集積回路の配線幅設定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04714394A JP3273689B2 (ja) | 1994-03-17 | 1994-03-17 | 半導体集積回路の配線幅設定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263559A JPH07263559A (ja) | 1995-10-13 |
| JP3273689B2 true JP3273689B2 (ja) | 2002-04-08 |
Family
ID=12766890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04714394A Expired - Fee Related JP3273689B2 (ja) | 1994-03-17 | 1994-03-17 | 半導体集積回路の配線幅設定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3273689B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648475B2 (en) | 2001-12-28 | 2010-01-19 | Gambro Lundia Ab | Non-invasive device for measuring blood temperature in a circuit for the extracorporeal circulation of blood, and equipment provided with this device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4284235B2 (ja) | 2004-06-07 | 2009-06-24 | 富士通株式会社 | 配線選択方法及び装置、配線選択プログラム及び配線選択プログラムを記録したコンピュータ読取可能な記録媒体、並びに、遅延改善方法 |
-
1994
- 1994-03-17 JP JP04714394A patent/JP3273689B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648475B2 (en) | 2001-12-28 | 2010-01-19 | Gambro Lundia Ab | Non-invasive device for measuring blood temperature in a circuit for the extracorporeal circulation of blood, and equipment provided with this device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07263559A (ja) | 1995-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10896919B2 (en) | Semiconductor integrated circuit device | |
| US7155684B2 (en) | Integrated circuit device and method for forming the same | |
| CN102361449B (zh) | 用于调整集成电路性能的设备和方法 | |
| US5619420A (en) | Semiconductor cell having a variable transistor width | |
| US6038383A (en) | Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability | |
| EP0582918B1 (en) | Apparatus for computing power consumption of MOS transistor logic function block | |
| JP2001306647A (ja) | タイミング検証方法 | |
| JPH0567169A (ja) | 回路合成システム | |
| US5764531A (en) | Sizing apparatus for active devices of integrated circuits and sizing method therefor | |
| JP3273689B2 (ja) | 半導体集積回路の配線幅設定方法 | |
| EP1326340A1 (en) | Electric wiring cross section reduction adiabatic charging logic circuit | |
| US6927429B2 (en) | Integrated circuit well bias circuity | |
| Ko et al. | Short-circuit power driven gate sizing technique for reducing power dissipation | |
| Bashirullah et al. | A hybrid current/voltage mode on-chip signaling scheme with adaptive bandwidth capability | |
| JPH10242283A (ja) | 半導体集積回路及び半導体集積回路のレイアウト方法 | |
| JPS5966218A (ja) | 遅延回路 | |
| JP3479018B2 (ja) | 半導体集積回路 | |
| JPH11238802A (ja) | 自動配置配線方法及び自動配置配線装置 | |
| JP2004158484A (ja) | 設計方法、設計装置、記録媒体、プログラム、および半導体集積回路 | |
| JP4320265B2 (ja) | 半導体集積回路の設計装置 | |
| JPS60173855A (ja) | 集積回路 | |
| CN117113917A (zh) | 降低芯片开关功耗的布局布线方法 | |
| JP2000349158A (ja) | 半導体集積回路のレイアウト方法及びそのレイアウト装置 | |
| JP2002110798A (ja) | 半導体装置およびそのレイアウト方法 | |
| JPH01212023A (ja) | データ出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |