JP4320265B2 - 半導体集積回路の設計装置 - Google Patents

Description

本発明は、半導体集積回路のエレクトロマイグレーションに関する特性を最適化する設計装置に関するものである。

エレクトロマイグレーションとは、配線中の電子の流れと金属原子との間で起こる運動量の移転によって金属原子が移動するために起こる断線等の故障のことである。配線寿命ＭＴＴＦは、下記計算式で求められる。
ＭＴＴＦ＝Ａ×Ｊ_i ^-2×Ｅｘｐ（φ／ｋＴ）
ここで、Ａは配線層毎に決められた定数、Ｊ_iは単位面積当たりの平均電流、φは活性化エネルギー、ｋはボルツマン定数、Ｔは素子の温度である。

エレクトロマイグレーションを考慮した設計方法又は検証方法に関する従来技術としては特許文献１〜３などがある。

特許文献１には、所定の回路セルを用いた半導体装置の回路を設計する回路設計手段と、半導体装置の回路内の各回路セルの配線それぞれに流れる配線電流に基づいて、各回路セルの配線それぞれにエレクトロマイグレーション現象が発生する可能性があるか否かを判定するエレクトロマイグレーション発生可能性判定手段と、回路内の回路セルそれぞれのＥＭ現象発生可能性の判定結果に基づいて、設計した回路を設計変更する回路設計変更手段とを有する回路設計装置が開示されている。

特許文献２には、レイアウトデータから抽出した各素子の電流値を算出して、チップ全体の電流分布をシミュレーションし、各素子の電流値に基づいて素子単位での消費電力及びジャンクション温度を算出し、各素子の消費電力の違いを考慮したジャンクション温度を用いて配線寿命の検証を行う配線寿命検証方法が開示されている。

特許文献３には、制約違反パス毎に制約違反要因を解析し、制約違反の修正アルゴリズムを立案する要因解析部と、制約違反修正アルゴリズムに基づき論理ＩＣの論理ゲートの配置又は配線を修正する論理ゲート修正部と、制約要件を満足するか否かを判定する制約判定部と、論理ゲート修正部による修正結果を出力する修正結果出力部とを備える論理ＩＣの最適化装置が開示されている。

従来は、エレクトロマイグレーションの発生を防止するために、例えば特許文献１に記載されているように、該当する回路セルの配線幅（断面積）を変更したり、信号駆動用の回路セルを追加、例えば配線の途中にシリアルにバッファセルを挿入して配線長を調整したり、パラレルにバッファセルを挿入して配線を分割し、回路セルの電流を分散して平均電流Ｊ_iを減らす等の手法が取られていた。

特開平１０−２７５８６１号公報 特開２０００−３０７００６号公報 特開２００２−７６１２８号公報

しかし、配線幅を変える手法では、配線が混雑している箇所には適用できない。また、単に回路セルを追加するだけでは、遅延値の増大を招き、必要とする遅延時間などの回路制約を満たせない場合があるという問題があった。

本発明の目的は、前記従来技術に基づく問題点を解消し、回路制約を満足する範囲で、かつエレクトロマイグレーション制約を満足する最適な回路を得ることができる半導体集積回路の設計装置を提供することにある。

上記目的を達成するために、本発明は、回路情報に基づいて、半導体集積回路を構成する各々の回路セルがエレクトロマイグレーション制約を満足しているかどうかの判定を行うエレクトロマイグレーションの判定装置と、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足する出力負荷の上限値を算出する手段と、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、回路制約を満足する範囲で、かつ前記エレクトロマイグレーション制約を満足していないと判定した回路セルの出力負荷が、当該エレクトロマイグレーション制約を満足する出力負荷の上限値以下となるように、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその後段の少なくとも１つの回路セルを含めて再論理合成を行う論理合成装置とを含むことを特徴とする半導体集積回路の設計装置を提供するものである。
ここで、前記論理合成装置は、前記エレクトロマイグレーション制約を満足していないと判定した回路セルと、次段のフリップフロップを含む該次段のフリップフロップまでのすべての回路セルを含めて、もしくは、次段のフリップフロップが存在しない場合には出力端子までのすべての回路セルを含めて、前記再論理合成を行うことが好ましい。

また、本発明は、回路情報に基づいて、半導体集積回路を構成する各々の回路セルがエレクトロマイグレーション制約を満足しているかどうかの判定を行うエレクトロマイグレーションの判定装置と、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足する信号の入力遷移時間の下限値を算出する手段と、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、回路制約を満足する範囲で、かつ前記エレクトロマイグレーション制約を満足していないと判定した回路セルの信号の入力遷移時間が、当該エレクトロマイグレーション制約を満足する信号の入力遷移時間の下限値以上となるように、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその前段の少なくとも１つの回路セルを含めて再論理合成を行う論理合成装置とを含むことを特徴とする半導体集積回路の設計装置を提供する。
ここで、前記論理合成装置は、前記エレクトロマイグレーション制約を満足していないと判定した回路セルと、前段のフリップフロップを含む該前段のフリップフロップまでのすべての回路セルを含めて、もしくは、前段のフリップフロップが存在しない場合には入力端子までの全ての回路セルを含めて、前記再論理合成を行うことが好ましい。

また、本発明は、回路情報に基づいて、各々の回路セルがエレクトロマイグレーション制約を満足しているかどうかの判定を行う第１ステップと、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足する出力負荷の上限値を算出する第２ステップと、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足する信号の入力遷移時間の下限値を算出する第３ステップと、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、回路制約を満足する範囲で、かつ前記エレクトロマイグレーション制約を満足していないと判定した回路セルの出力負荷が、当該エレクトロマイグレーション制約を満足する出力負荷の上限値以下となるように、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその後段の少なくとも１つの回路セルを含めて再論理合成を行う第４ステップと、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、回路制約を満足する範囲で、かつ前記エレクトロマイグレーション制約を満足していないと判定した回路セルの信号の入力遷移時間が、当該エレクトロマイグレーション制約を満足する信号の入力遷移時間の下限値以上となるように、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその前段の少なくとも１つの回路セルを含めて再論理合成を行う第５ステップとを含むものであってもよい。

ここで、前記第４ステップを行ってから前記第５ステップを行う、前記第５ステップを行ってから前記第４ステップを行う、もしくは前記第４ステップおよび前記第５ステップを同時に行うのが好ましい。

また、前記エレクトロマイグレーション制約を満足していないと判定した回路セルの出力負荷が、当該エレクトロマイグレーション制約を満足する出力負荷の上限値以下となるように再論理合成を行うに際し、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその次段のフリップフロップを含む、当該次段のフリップフロップまでの全ての回路セルを含めて再論理合成を行うのが好ましい。

また、前記エレクトロマイグレーション制約を満足していないと判定した回路セルの信号の入力遷移時間が、当該エレクトロマイグレーション制約を満足する信号の入力遷移時間の下限値以上となるように再論理合成を行うに際し、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその前段のフリップフロップを含む、当該前段のフリップフロップまでの全ての回路セルを含めて再論理合成を行うのが好ましい。

本発明によれば、従来技術のように、配線が混雑している箇所に適用できない、必要とする遅延制約を満たせないなどの問題を生じることなく、エレクトロマイグレーション制約を満足する、エレクトロマイグレーション耐性の高い半導体集積回路を得ることができる。また、本発明では、既存のエレクトロマイグレーションの判定装置を使用することができるし、再論理合成時には、エレクトロマイグレーション制約は出力負荷および信号の入力遷移時間の制約に置き換わるので、論理合成装置も既存の論理合成装置と同等のものを使用することができる。

以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体集積回路の設計装置を詳細に説明する。

既に述べたように、エレクトロマイグレーションの発生を防止するためには、回路セルの電流を分散して平均電流Ｊ_iを減らすことが有効である。平均電流Ｊ_iは、信号のトグル率、信号の入力遷移時間、および出力負荷などのパラメータに基づいて算出することができる。従って、これらのパラメータのうちの少なくとも１つを調整することによって平均電流Ｊ_iを減らし、エレクトロマイグレーションの発生を防止することができる。

本発明の半導体集積回路の設計装置は、回路制約を満足する範囲で、信号の入力遷移時間および出力負荷の少なくとも一方に基づいて、エレクトロマイグレーション制約を満足するように、エレクトロマイグレーション制約を満足していない回路セルとその前後の回路セルを含めて再論理構成を行うものである。以下、図１に示すフローチャートを参照して、本発明の半導体集積回路の設計装置における各工程を説明する。

まず、ネットリスト（回路接続情報）、配線容量（出力負荷）などの情報を含む回路情報１０に基づいて、半導体集積回路を構成する各々の回路セルが、エレクトロマイグレーション制約を満足しているかどうかの判定を行う（ステップＳ１）。なお、エレクトロマイグレーションの判定は、既存のエレクトロマイグレーションの判定装置を使用して行うことができる。

ここで、全ての回路セルがエレクトロマイグレーション制約を満足している場合（ステップＳ２でＹｅｓ）、処理を終了する。

一方、エレクトロマイグレーション制約を満足していない回路セルが存在する場合（ステップＳ２でＮｏ）、その各々の回路セルについて、回路情報１０に基づいて、エレクトロマイグレーション制約を満足させることができる出力負荷の上限値を算出する（ステップＳ３）。エレクトロマイグレーション制約は、回路セルの現時点での出力負荷をこの出力負荷の上限値以下にすることによって満足させることができる。

そして、この出力負荷の上限値を制約として、エレクトロマイグレーション制約を満足していない回路セルの情報を書き換え、信号の動作仕様（例えば、回路の動作周波数）、出力の制約値（例えば、各々の回路セルの出力遅延時間の上限値）などの情報を含む回路制約１２を満足する範囲で、かつ回路セルの情報（出力負荷の上限値）に基づいて、エレクトロマイグレーション制約を可能な限り満足するように再論理合成（回路情報１０に含まれる既存の回路のネットリストに基づく論理合成）を行う（ステップＳ４）。

再論理合成を行うに際しては、エレクトロマイグレーション制約を満足していない回路セルと、その後段の１つ以上の回路セルを含めて再論理合成を行う。なお、後段の回路セルをどこまで含めて再論理合成を行うかは適宜設定することができるが、次段のフリップフロップまでの全ての回路セル（次段のフリップフロップを含む）までとするのが好ましい。なお、次段のフリップフロップが存在しない場合には、出力端子までの全ての回路セルを含めて再論理合成を行う。

これにより、変更箇所を極力少なくしつつ、回路制約を満足する範囲で、かつ回路セルの情報（出力負荷の上限値）に基づいて、エレクトロマイグレーション制約を可能な限り満足するように半導体集積回路を最適化することができる。

続いて、再度エレクトロマイグレーションの判定を行い（ステップＳ５）、全ての回路セルが制約を満足している場合には処理を終了する（ステップＳ６でＹｅｓ）。

一方、エレクトロマイグレーション制約を満足していない回路セルが存在する場合（ステップＳ６でＮｏ）、その各々の回路セルについて、回路情報１０に基づいて、エレクトロマイグレーション制約を満足する場合の信号の入力遷移時間の下限値を算出する（ステップＳ７）。エレクトロマイグレーション制約は、回路セルの現時点での信号の入力遷移時間をこの信号の入力遷移時間の下限値以上にすることによって満足させることができる。

そして、この信号の入力遷移時間の下限値を制約として、エレクトロマイグレーション制約を満足していない回路セルの情報を書き換え、前述の回路制約１２を満足する範囲で、かつ回路セルの情報（信号の入力遷移時間の下限値）に基づいて、エレクトロマイグレーション制約を可能な限り満足するように再論理合成を行う（ステップＳ８）。

再論理合成を行うに際しては、エレクトロマイグレーション制約を満足していない回路セルと、その前段の１つ以上の回路セルを含めて再論理合成を行う。なお、前段の回路セルをどこまで含めて再論理合成を行うかは適宜設定することができるが、前段のフリップフロップまでの全ての回路セル（前段のフリップフロップを含む）までとするのが好ましい。なお、前段のフリップフロップが存在しない場合には、入力端子までの全ての回路セルを含めて再論理合成を行う。

これにより、変更箇所を極力少なくしつつ、回路制約を満足する範囲で、かつ回路セルの情報（信号の入力遷移時間の下限値）に基づいて、エレクトロマイグレーション制約を可能な限り満足するように半導体集積回路を設計することができる。

その後、再度エレクトロマイグレーションの判定を行い（ステップＳ９）、全ての回路セルが制約を満足している場合には処理を終了する（ステップＳ１０でＹｅｓ）。

一方、エレクトロマイグレーション制約を満足していない回路セルが存在する場合（ステップＳ１０でＮｏ）、ステップＳ４またはＳ８に戻り、後段または前段の回路セルを含める範囲を変更して再度再論理合成を行う。このようにして、従来技術のように、配線が混雑している箇所に適用できない、必要とする遅延制約を満たせないなどの問題を生じることなく、エレクトロマイグレーション制約を満足する、すなわちエレクトロマイグレーション耐性の高い半導体集積回路を設計することができる。

なお、エレクトロマイグレーション制約を満足していない回路セルについて、出力負荷だけを調整するように再論理合成を行ってもよい。この場合、再論理合成を行った結果、エレクトロマイグレーション制約を満足していない回路セル、すなわち出力負荷の上限値を満足させることができなかった回路セルが存在する場合には、再論理合成を行う後段の回路セルの範囲を変更して再度再論理合成を行う。

同様に、エレクトロマイグレーション制約を満足していない回路セルについて、信号の入力遷移時間だけを調整するように再論理合成を行ってもよい。この場合、再論理合成を行った結果、エレクトロマイグレーション制約を満足していない回路セル、すなわち信号の入力遷移時間の下限値を満足させることができなかった回路セルが存在する場合には、再論理合成を行う前段の回路セルの範囲を変更して再度再論理合成を行う。

また、出力負荷および信号の入力遷移時間をこの順もしくは逆の順序で順次調整するように再論理合成を行ってもよいし、出力負荷および信号の入力遅延時間の両方を同時に調整するように再論理合成を行ってもよい。

本発明は、基本的に以上のようなものである。
以上、本発明の半導体集積回路の設計装置について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

本発明の半導体集積回路の設計装置における各工程を説明する一実施形態のフローチャートである。

符号の説明

１０ 回路情報
１２ 回路制約

Claims (4)

1. 回路情報に基づいて、半導体集積回路を構成する各々の回路セルがエレクトロマイグレーション制約を満足しているかどうかの判定を行うエレクトロマイグレーションの判定装置と、
   前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足する出力負荷の上限値を算出する手段と、
   前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、回路制約を満足する範囲で、かつ前記エレクトロマイグレーション制約を満足していないと判定した回路セルの出力負荷が、当該エレクトロマイグレーション制約を満足する出力負荷の上限値以下となるように、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその後段の少なくとも１つの回路セルを含めて再論理合成を行う論理合成装置とを含むことを特徴とする半導体集積回路の設計装置。
2. 前記論理合成装置は、前記エレクトロマイグレーション制約を満足していないと判定した回路セルと、次段のフリップフロップを含む該次段のフリップフロップまでのすべての回路セルを含めて、もしくは、次段のフリップフロップが存在しない場合には出力端子までのすべての回路セルを含めて、前記再論理合成を行うことを特徴とする請求項１記載の半導体集積回路の設計装置。
3. 回路情報に基づいて、半導体集積回路を構成する各々の回路セルがエレクトロマイグレーション制約を満足しているかどうかの判定を行うエレクトロマイグレーションの判定装置と、
   前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足する信号の入力遷移時間の下限値を算出する手段と、
   前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、回路制約を満足する範囲で、かつ前記エレクトロマイグレーション制約を満足していないと判定した回路セルの信号の入力遷移時間が、当該エレクトロマイグレーション制約を満足する信号の入力遷移時間の下限値以上となるように、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその前段の少なくとも１つの回路セルを含めて再論理合成を行う論理合成装置とを含むことを特徴とする半導体集積回路の設計装置。
4. 前記論理合成装置は、前記エレクトロマイグレーション制約を満足していないと判定した回路セルと、前段のフリップフロップを含む該前段のフリップフロップまでのすべての回路セルを含めて、もしくは、前段のフリップフロップが存在しない場合には入力端子までの全ての回路セルを含めて、前記再論理合成を行うことを特徴とする請求項３記載の半導体集積回路の設計装置。

Images