JP2005208797A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005208797A5 JP2005208797A5 JP2004012776A JP2004012776A JP2005208797A5 JP 2005208797 A5 JP2005208797 A5 JP 2005208797A5 JP 2004012776 A JP2004012776 A JP 2004012776A JP 2004012776 A JP2004012776 A JP 2004012776A JP 2005208797 A5 JP2005208797 A5 JP 2005208797A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electromigration
- satisfy
- constraint
- circuit cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (4)
- 回路情報に基づいて、各々の回路セルがエレクトロマイグレーション制約を満足しているかどうかの判定を行うステップと、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足する出力負荷の上限値を算出するステップと、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、回路制約を満足する範囲で、かつ前記エレクトロマイグレーション制約を満足していないと判定した回路セルの出力負荷が、当該エレクトロマイグレーション制約を満足する出力負荷の上限値以下となるように、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその後段の少なくとも1つの回路セルを含めて再論理合成を行うステップとを含むことを特徴とする半導体集積回路の設計方法。 - 前記エレクトロマイグレーション制約を満足していないと判定した回路セルと、次段のフリップフロップを含む該次段のフリップフロップまでのすべての回路セルを含めて、もしくは、次段のフリップフロップが存在しない場合には出力端子までのすべての回路セルを含めて、前記再論理合成を行うことを特徴とする請求項1記載の半導体集積回路の設計方法。
- 回路情報に基づいて、各々の回路セルがエレクトロマイグレーション制約を満足しているかどうかの判定を行うステップと、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足する信号の入力遷移時間の下限値を算出するステップと、
前記エレクトロマイグレーション制約を満足していないと判定した各々の回路セルについて、回路制約を満足する範囲で、かつ前記エレクトロマイグレーション制約を満足していないと判定した回路セルの信号の入力遷移時間が、当該エレクトロマイグレーション制約を満足する信号の入力遷移時間の下限値以上となるように、前記回路情報に基づいて、前記エレクトロマイグレーション制約を満足していないと判定した回路セルとその前段の少なくとも1つの回路セルを含めて再論理合成を行うステップとを含むことを特徴とする半導体集積回路の設計方法。 - 前記エレクトロマイグレーション制約を満足していないと判定した回路セルと、前段のフリップフロップを含む該前段のフリップフロップまでのすべての回路セルを含めて、もしくは、前段のフリップフロップが存在しない場合には入力端子までの全ての回路セルを含めて、前記再論理合成を行うことを特徴とする請求項3記載の半導体集積回路の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012776A JP4320265B2 (ja) | 2004-01-21 | 2004-01-21 | 半導体集積回路の設計装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012776A JP4320265B2 (ja) | 2004-01-21 | 2004-01-21 | 半導体集積回路の設計装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005208797A JP2005208797A (ja) | 2005-08-04 |
JP2005208797A5 true JP2005208797A5 (ja) | 2007-02-22 |
JP4320265B2 JP4320265B2 (ja) | 2009-08-26 |
Family
ID=34899054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004012776A Expired - Fee Related JP4320265B2 (ja) | 2004-01-21 | 2004-01-21 | 半導体集積回路の設計装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4320265B2 (ja) |
-
2004
- 2004-01-21 JP JP2004012776A patent/JP4320265B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6553544B2 (en) | Method for design of partial circuit | |
US7739628B2 (en) | Synchronous to asynchronous logic conversion | |
US20100262941A1 (en) | Automated Timing Optimization | |
US20120324412A1 (en) | Reducing Leakage Power in Integrated Circuit Designs | |
CN107784136A (zh) | 一种标准单元库的创建方法及系统 | |
JP3005538B1 (ja) | 機能ブロックのモデル作成によるlsi設計システム及びそのlsi設計方法 | |
JP2005352787A (ja) | タイミング解析方法およびタイミング解析装置 | |
CN114611439A (zh) | 一种降低电路动态功耗的方法 | |
JP2005208797A5 (ja) | ||
TW201102852A (en) | Customizable H-tree synthesis tool | |
US20090037860A1 (en) | Apparatus, system and method for simulating operation of circuit | |
CN105760558A (zh) | Fpga芯片中多输入查找表的布局方法 | |
JP2009053830A (ja) | 自動配置配線方法およびレイアウト装置 | |
US7376541B2 (en) | Accurate pin-based memory power model using arc-based characterization | |
US20120065955A1 (en) | Modeling Output Delay of a Clocked Storage Element(s) | |
US7284217B2 (en) | Method of LSI designing and a computer program for designing LSIS | |
JP4320265B2 (ja) | 半導体集積回路の設計装置 | |
JP3004589B2 (ja) | パストランジスタ論理設計方法 | |
WO2005024675A1 (ja) | 遅延時間演算方法、遅延時間演算プログラム、および遅延時間演算装置 | |
JP4523290B2 (ja) | セルレイアウト、半導体集積回路装置、半導体集積回路の設計方法並びに半導体集積回路の半導体製造方法 | |
JP3644413B2 (ja) | 素子及び配線の配置決定方法 | |
JP2008123458A (ja) | 半導体集積回路の設計方法 | |
JP3481199B2 (ja) | 集積回路のレイアウト方法および装置 | |
US7290231B2 (en) | Method for reducing standard delay format file size | |
JP4252236B2 (ja) | 半導体集積回路の論理設計方法 |