JP3424585B2 - タイミングパルス生成回路及びタイミングパルス生成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部から入力され
るLoadパルス信号の位相変化時にタイミングパルス信号
抜けの発生を防ぐようにしたタイミングパルス生成回路
及びタイミングパルス生成方法に関する。

【０００２】

【従来の技術】従来このようなタイミングパルス生成回
路は、一般的にクロック同期型回路のタイミング生成部
に搭載されている。また、タイミングパルス生成回路
は、外部からのLoadパルス信号によってLoadされるとと
もに、周期位相が確定するカウンタ回路を内部に備えて
いる。このカウンタ回路の出力値をデコードすることに
より、クロック同期型回路の各部に種々の位相のタイミ
ングパルスが分配される。

【０００３】図３は、従来のタイミングパルス生成回路
の一例を示すブロック図である。

【０００４】図３のタイミングパルス生成回路は、カウ
ンタ回路１、デコード回路２及びLoad選択回路３を備え
ている。カウンタ回路１は、Loadパルス信号の入力によ
って周期動作を行う。デコード回路２は、カウンタ回路
１からのカウンタ出力値をデコードし、各種位相のタイ
ミングパルスを生成する。Load選択回路３は、Loadパル
ス信号とカウンタ回路１からの出力との選択を行う。

【０００５】次に、このような構成のタイミングパルス
生成回路の動作を、図４を用いて説明する。なお、以下
の説明においては、カウンタ回路１の１周期を”６”と
する。

【０００６】Load選択回路３は、Loadパルス信号が入力
されると、カウンタ回路１に対してLoadパルス信号を出
力する。カウンタ回路１は、入力されたLoadパルス信号
によって”１”にLoadされ、その後、クロック信号に同
期して順次カウントアップを行う。

【０００７】また、カウンタ回路１は、カウンタ値”
６”でCRY信号を出力する。CRY信号が入力されると、Lo
ad選択回路３はLoadパルス信号入力時と同様に、カウン
タ回路１に対してLoadパルス信号を出力する。

【０００８】これにより、Loadパルス信号の入力が無い
場合でも、カウンタ回路１は自立的にLoad動作を行い、
１→６までを１周とした周期的な動作を継続する。デコ
ード回路２は、カウンタ回路１の出力値をデコードして
生成した各種タイミングパルスを、図示しないクロック
同期型回路内の各部に分配する。

【０００９】入力されるLoadパルス信号は、通常、カウ
ンタ回路１の出力するCRY信号と同一周期もしくは定倍
周期で入力される。このため、Loadパルス信号とカウン
タ回路１のカウンタ出力CRY信号とは同一周期となる
が、Loadパルス信号の位相変更時は即時にカウンタ回路
１にカウンタ入力Load信号が入力され、位相変更が行わ
れる。

【００１０】

【発明が解決しようとする課題】ところが、上述した従
来のタイミングパルス生成回路では、Loadパルス信号の
位相変更時にカウンタ回路１のカウント値が通常と異な
り飛んでしまう。このため、デコード回路２によって生
成された複数位相のタイミングパルスを使用して１周期
の動作完結するような回路部分については、動作が完結
しないことになる。この場合、その回路部分は、再度動
作開始となってしまい、異常状態に落ち込むという問題
がある。

【００１１】ここでの回路部分とは、たとえば、カウン
タ周期”１”のタイミングパルスでメモリからデータを
読出し、そのデータについて処理を行った後にカウンタ
周期”５”のタイミングパルスで処理後のデータをメモ
リに再度格納するような回路をいう。

【００１２】本発明は、このような状況を鑑みてなされ
たものであり、Loadパルス信号の位相変更時にも複数位
相のタイミングパルスを使用して１周期の動作完結する
ような回路部分についての動作を完了させることができ
るタイミングパルス生成回路及びタイミングパルス生成
方法を提供することができるようにするものである。

【００１３】

【課題を解決するための手段】請求項１に記載のタイミ
ングパルス生成回路は、外部から一定周期で入力される
Loadパルス信号の位相変化によって位相変更が行われる
とともに、クロック同期型回路の各部に生成したタイミ
ングパルス信号を分配するタイミングパルス生成回路に
おいて、Loadパルス信号又は自ら出力するカウンタ出力
CRY信号によって周回するカウンタ回路と、カウンタ回
路からのカウンタ出力値をデコードし各位相のタイミン
グパルスを生成するデコード回路と、カウンタ回路に入
力されるLoadパルス信号又はカウンタ出力CRY信号の何
れかを選択するLoad選択回路と、外部から入力されたLo
adパルス信号の位相とそのときのカウンタ回路の周回位
相との一致を判定する位相変化検出部と、位相変化検出
部の出力とカウンタ回路のカウンタ出力CRY信号とから
パルスマスク信号を生成するマスク信号生成部と、デコ
ード回路の出力をパルスマスク信号で停止させるタイミ
ングパルス出力停止回路と、パルスマスク信号で外部か
ら入力されるLoadパルス信号の入力を許可するLoadパル
ス信号入力停止回路とを備えることを特徴とする。ま
た、位相変化検出部によって検出された位相が不一致の
場合、パルスマスク信号により、カウンタ回路の位相の
周期は変化前の位相で動作するとともに、その周期の終
了後にタイミングパルス出力が一度停止される間、カウ
ンタ回路の位相変更が行われるようにすることができ
る。また、位相変化検出部は、Loadパルス信号＝“Ｈ
ｉ”であり、かつカウンタ回路の出力のカウンタ出力CR
Y信号＝“Ｌｏ”の場合に“Ｈｉ”にsetされる位相変化
判定信号を出力するとともに、カウンタ回路へのカウン
タ入力Load信号＝“Ｈｉ”であり、かつマスク信号生成
部から出力されたパルスマスク信号＝“Ｈｉ”の場合に
“Ｌｏ”にresetされる位相変化判定信号を出力する第
１の論理回路を備え、マスク信号生成部は、位相変化判
定信号＝“Ｈｉ”であり、かつカウンタ回路のカウンタ
出力CRY信号＝“Ｈｉ”の場合に“Ｈｉ”にsetされるパ
ルスマスク信号を出力するとともに、位相変化判定信号
＝“Ｈｉ”であり、かつカウンタ回路へのカウンタ入力
Load信号＝“Ｈｉ”の場合に“Ｌｏ”にresetされるパ
ルスマスク信号を出力する第２の論理回路を備えるよう
にすることができる。また、タイミングパルス信号出力
停止回路は、パルスマスク信号＝“Ｈｉ”の場合に、各
タイミングパルス信号の出力を停止し、Loadパルス信号
入力停止回路は、パルスマスク信号＝“Ｈｉ”の場合
に、Loadパルス信号の入力を許可し、カウンタ回路へLo
adパルス信号として与えるようにすることができる。請
求項５に記載のタイミングパルス生成方法は、外部から
一定周期で入力されるLoadパルス信号の位相変化によっ
て位相変更が行われるとともに、クロック同期型回路の
各部に分配するためのタイミングパルスを生成するタイ
ミングパルス生成方法において、Loadパルス信号又は自
ら出力するカウンタ出力CRY信号によって周回しカウン
タ出力を行う第１の工程と、カウンタ出力の値をデコー
ドし各位相のタイミングパルスを生成する第２の工程
と、Loadパルス信号又はカウンタ出力CRY信号の何れか
を選択する第３の工程と、外部から入力されたLoadパル
ス信号の位相とそのときの周回位相との一致を判定する
第４の工程と、判定された出力とカウンタ出力CRY信号
とからパルスマスク信号を生成する第５の工程と、デコ
ードされた出力をパルスマスク信号で停止させる第６の
工程と、パルスマスク信号で外部から入力されるLoadパ
ルス信号の入力を許可する第７の工程とを備えることを
特徴とする。また、第４〜第７の工程には、検出された
位相が不一致の場合、パルスマスク信号により、カウン
タ出力の位相の周期を変化前の位相で動作させる工程
と、その周期の終了後にタイミングパルス出力が一度停
止される間、カウンタ出力の位相変更を行わせる工程と
が含まれるようにすることができる。また、第４の工程
には、Loadパルス信号＝“Ｈｉ”であり、かつカウンタ
出力のカウンタ出力CRY信号＝“Ｌｏ”の場合に“Ｈ
ｉ”にsetされる位相変化判定信号を出力する工程と、
カウンタ出力に対するカウンタ入力Load信号＝“Ｈｉ”
であり、かつパルスマスク信号＝“Ｈｉ”の場合に“Ｌ
ｏ”にresetされる位相変化判定信号を出力する工程と
が含まれ、第５の工程には、位相変化判定信号＝“Ｈ
ｉ”であり、かつカウンタ出力CRY信号＝“Ｈｉ”の場
合に“Ｈｉ”にsetされるパルスマスク信号を出力する
工程と、位相変化判定信号＝“Ｈｉ”であり、かつカウ
ンタ入力Load信号＝“Ｈｉ”の場合に“Ｌｏ”にreset
されるパルスマスク信号を出力する工程とが含まれるよ
うにすることができる。また、第６の工程には、パルス
マスク信号＝“Ｈｉ”の場合に、各タイミングパルス信
号の出力を停止する工程が含まれ、第７の工程には、パ
ルスマスク信号＝“Ｈｉ”の場合に、Loadパルス信号の
入力を許可し、カウンタ出力に対するLoadパルス信号と
して与える工程が含まれるようにすることができる。本
発明に係るタイミングパルス生成回路及びタイミングパ
ルス生成方法においては、位相変化検出部により、外部
から入力されたLoadパルス信号の位相とそのときのカウ
ンタ回路の周回位相との一致を判定し、判定結果が不一
致の場合、マスク信号生成部によって生成されたパルス
マスク信号により、カウンタ回路の位相の周期は変化前
の位相とするとともに、その周期の終了後にタイミング
パルス出力がタイミングパルス出力停止回路によって一
度停止される間、カウンタ回路の位相変更を行わせよう
にし、タイミングパルス信号の出力の欠落を防止するよ
うにする。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお、以下に説明する図において、図３と
共通する部分には、同一符号を付すものとする。

【００１５】図１は、本発明のタイミングパルス生成回
路の一実施の形態を示すブロック図、図２は、図１のタ
イミングパルス生成回路の動作を説明するためのタイム
チャートである。

【００１６】図１に示すタイミングパルス生成回路は、
カウンタ回路１、デコード回路２、Load選択回路３、位
相変化検出部４、マスク信号生成部５、タイミングパル
ス信号出力停止回路６１〜６ｎ及びLoadパルス信号入力
停止回路７を備えている。

【００１７】カウンタ回路１は、Loadパルス信号の入力
によって周期動作を行う。デコード回路２は、カウンタ
回路１からのカウンタ出力値をデコードし各種位相のタ
イミングパルスを生成する。Load選択回路３は、Loadパ
ルス信号とカウンタ回路１からの出力との選択を行う。

【００１８】位相変化検出部４は、loadパルス信号の位
相変化を検出する。また、位相変化検出部４は、第１の
論理回路としてのAND回路４１，４２及びset-reset回路
４３を備えている。

【００１９】マスク信号生成部５は、パルスマスク信号
を生成する。また、マスク信号生成部５は、第２の論理
回路としてのAND回路５１，５２及びset-reset回路５３
を備えている。

【００２０】タイミングパルス信号出力停止回路６１〜
６ｎは、パルスマスク信号によって各種位相のタイミン
グパルス信号の出力を停止する。Loadパルス信号入力停
止回路７は、パルスマスク信号によってLoadパルス信号
の入力を許可する。

【００２１】次に、このような構成のタイミングパルス
生成回路の動作を、図２を用いて説明する。なお、以下
の説明においては、カウンタ回路の１周期が”６”の場
合とする。

【００２２】位相変化検出部４は、Loadパルス信号＝
“Ｈｉ”であり、かつカウンタ回路１の出力のCRY信号
＝“Ｌｏ”の場合に“Ｈｉ”にsetされる位相変化判定
信号を出力する。また、位相変化検出部４は、カウンタ
回路１へのカウンタ入力Load信号＝“Ｈｉ”であり、か
つマスク信号生成部５から出力されたパルスマスク信号
＝“Ｈｉ”の場合に“Ｌｏ”にresetされる位相変化判
定信号を出力する。

【００２３】マスク信号生成部５は、位相変化判定信号
＝“Ｈｉ”であり、かつカウンタ回路１のカウンタ出力
CRY信号＝“Ｈｉ”の場合に“Ｈｉ”にsetされるパルス
マスク信号を出力する。また、マスク信号生成部５は、
位相変化判定信号＝“Ｈｉ”であり、かつカウンタ回路
１へのカウンタ入力Load信号＝“Ｈｉ”の場合に“Ｌ
ｏ”にresetされるパルスマスク信号を出力する。

【００２４】タイミングパルス信号出力停止回路６１〜
６ｎは、マスク信号生成部５から出力されたパルスマス
ク信号＝“Ｈｉ”の場合に、各タイミングパルス信号の
出力を停止する。

【００２５】Loadパルス信号入力停止回路７は、マスク
信号生成部５から出力されたパルスマスク信号＝“Ｈ
ｉ”の場合に、Loadパルス信号の入力を許可し、カウン
タ回路１のLoadパルス信号として使用する。

【００２６】そして、たとえばカウンタ回路１の周期＝
“３”のときに、Loadパルス信号が入力されると、位相
変化検出部４はLoadパルス信号の位相が変化したと判定
し位相変化判定信号＝“Ｈｉ”とする。

【００２７】このとき、Loadパルス信号入力停止回路７
は、Loadパルス信号を停止しているため、カウンタ回路
１の位相は変化しない。次に、カウンタ回路１のカウン
タ出力CRY信号＝“Ｈｉ”となると、マスク信号生成部
５から出力されるパルスマスク信号＝“Ｈｉ”となる。

【００２８】このため、タイミングパルス信号出力停止
回路６１〜６ｎは、タイミングパルスを出力しなくな
る。このとき、Loadパルス信号停止回路７は、Loadパル
ス信号の入力を許可している。

【００２９】この状態でLoadパルス信号が入力される
と、カウンタ回路１の周期位相は変更される。このと
き、パルスマスク信号＝“Ｌｏ”となるため、タイミン
グパルス信号出力停止回路６１〜６ｎはタイミングパル
スの出力を再開する。これに伴い、Loadパルス信号停止
回路７は、Loadパルス信号の入力を再度停止する。

【００３０】以上のように、カウンタ回路１の周期の途
中でLoadパルス信号が入力された場合、カウンタ回路１
の位相は即時に変化せず、その周期は変化前の位相で動
作する。そして、その周期が終了後にタイミングパルス
出力を一度停止し、その間にカウンタ回路１の位相変更
が行われる。

【００３１】これにより、Loadパルス信号の位相変化時
においても、タイミングパルス出力はカウンタ回路１の
１周期の全位相とも飛ばされること無く正常に出力され
る。

【００３２】このように、本実施の形態では、Loadパル
ス信号の位相変化時もタイミングパルス出力は飛ばされ
ること無く出力されるため、複数位相のタイミングパル
スを使用して１周期の動作完結するような回路部分に対
してタイミングパルスを供給している場合にも、異常動
作に落ち込ませること無く正常に動作を完了させること
が可能となる。

【００３３】

【発明の効果】以上の如く本発明に係るタイミングパル
ス生成回路及びタイミングパルス生成方法によれば、位
相変化検出部により、外部から入力されたLoadパルス信
号の位相とそのときのカウンタ回路の周回位相との一致
を判定し、判定結果が不一致の場合、マスク信号生成部
によって生成されたパルスマスク信号により、カウンタ
回路の位相の周期は変化前の位相とするとともに、その
周期の終了後にタイミングパルス出力がタイミングパル
ス出力停止回路によって一度停止される間、カウンタ回
路の位相変更を行わせるようにし、タイミングパルス信
号の出力の欠落を防止するようにしたので、Loadパルス
信号の位相変更時にも複数位相のタイミングパルスを使
用して１周期の動作完結するような回路部分についての
動作を完了させることができる。

【図面の簡単な説明】

【図１】本発明のタイミングパルス生成回路の一実施の
形態を示すブロック図である。

【図２】図１のタイミングパルス生成回路の動作を説明
するためのタイムチャートである。

【図３】従来のタイミングパルス生成回路の一例を示す
ブロック図である。

【図４】図３のタイミングパルス生成回路の動作を説明
するためのタイムチャートである。

【符号の説明】

１ カウンタ回路 ２ デコード回路 ３ Load選択回路 ４ 位相変化検出部 ５ マスク信号生成部 ６１〜６ｎ タイミングパルス信号出力停止回路 ７ Loadパルス信号入力停止回路 ４１，４２，５１，５２ AND回路 ４３，５３ set-reset回路

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 外部から一定周期で入力されるLoadパル
   ス信号の位相変化によって位相変更が行われるととも
   に、クロック同期型回路の各部に生成したタイミングパ
   ルス信号を分配するタイミングパルス生成回路におい
   て、 前記Loadパルス信号又は自ら出力するカウンタ出力CRY
   信号によって周回するカウンタ回路と、 前記カウンタ回路からのカウンタ出力値をデコードし各
   位相のタイミングパルスを生成するデコード回路と、 前記カウンタ回路に入力される前記Loadパルス信号又は
   前記カウンタ出力CRY信号の何れかを選択するLoad選択
   回路と、 前記外部から入力されたLoadパルス信号の位相とそのと
   きのカウンタ回路の周回位相との一致を判定する位相変
   化検出部と、 前記位相変化検出部の出力と前記カウンタ回路のカウン
   タ出力CRY信号とからパルスマスク信号を生成するマス
   ク信号生成部と、 前記デコード回路の出力を前記パルスマスク信号で停止
   させるタイミングパルス出力停止回路と、 前記パルスマスク信号で前記外部から入力されるLoadパ
   ルス信号の入力を許可するLoadパルス信号入力停止回路
   とを備えることを特徴とするタイミングパルス生成回
   路。
2. 【請求項２】 前記位相変化検出部によって検出された
   位相が不一致の場合、前記パルスマスク信号により、前
   記カウンタ回路の位相の周期は変化前の位相で動作する
   とともに、その周期の終了後にタイミングパルス出力が
   一度停止される間、前記カウンタ回路の位相変更が行わ
   れることを特徴とする請求項１に記載のタイミングパル
   ス生成回路。
3. 【請求項３】 前記位相変化検出部は、 前記Loadパルス信号＝“Ｈｉ”であり、かつ前記カウン
   タ回路の出力のカウンタ出力CRY信号＝“Ｌｏ”の場合
   に“Ｈｉ”にsetされる位相変化判定信号を出力すると
   ともに、前記カウンタ回路へのカウンタ入力Load信号＝
   “Ｈｉ”であり、かつ前記マスク信号生成部から出力さ
   れたパルスマスク信号＝“Ｈｉ”の場合に“Ｌｏ”にre
   setされる位相変化判定信号を出力する第１の論理回路
   を備え、 前記マスク信号生成部は、前記位相変化判定信号＝“Ｈ
   ｉ”であり、かつ前記カウンタ回路のカウンタ出力CRY
   信号＝“Ｈｉ”の場合に“Ｈｉ”にsetされるパルスマ
   スク信号を出力するとともに、前記位相変化判定信号＝
   “Ｈｉ”であり、かつ前記カウンタ回路へのカウンタ入
   力Load信号＝“Ｈｉ”の場合に“Ｌｏ”にresetされる
   パルスマスク信号を出力する第２の論理回路を備えるこ
   とを特徴とする請求項１に記載のタイミングパルス生成
   回路。
4. 【請求項４】 前記タイミングパルス信号出力停止回路
   は、前記パルスマスク信号＝“Ｈｉ”の場合に、各タイ
   ミングパルス信号の出力を停止し、 前記Loadパルス信号入力停止回路は、前記パルスマスク
   信号＝“Ｈｉ”の場合に、前記Loadパルス信号の入力を
   許可し、前記カウンタ回路へLoadパルス信号として与え
   ることを特徴とする請求項１に記載のタイミングパルス
   生成回路。
5. 【請求項５】 外部から一定周期で入力されるLoadパル
   ス信号の位相変化によって位相変更が行われるととも
   に、クロック同期型回路の各部に分配するためのタイミ
   ングパルスを生成するタイミングパルス生成方法におい
   て、 前記Loadパルス信号又は自ら出力するカウンタ出力CRY
   信号によって周回しカウンタ出力を行う第１の工程と、 前記カウンタ出力の値をデコードし各位相のタイミング
   パルスを生成する第２の工程と、 前記Loadパルス信号又は前記カウンタ出力CRY信号の何
   れかを選択する第３の工程と、 前記外部から入力されたLoadパルス信号の位相とそのと
   きの周回位相との一致を判定する第４の工程と、 前記判定された出力と前記カウンタ出力CRY信号とから
   パルスマスク信号を生成する第５の工程と、 前記デコードされた出力を前記パルスマスク信号で停止
   させる第６の工程と、 前記パルスマスク信号で前記外部から入力されるLoadパ
   ルス信号の入力を許可する第７の工程とを備えることを
   特徴とするタイミングパルス生成方法。
6. 【請求項６】 前記第４〜第７の工程には、 前記検出された位相が不一致の場合、前記パルスマスク
   信号により、前記カウンタ出力の位相の周期を変化前の
   位相で動作させる工程と、 その周期の終了後にタイミングパルス出力が一度停止さ
   れる間、前記カウンタ出力の位相変更を行わせる工程と
   が含まれることを特徴とする請求項５に記載のタイミン
   グパルス生成方法。
7. 【請求項７】 前記第４の工程には、 前記Loadパルス信号＝“Ｈｉ”であり、かつ前記カウン
   タ出力のカウンタ出力CRY信号＝“Ｌｏ”の場合に“Ｈ
   ｉ”にsetされる位相変化判定信号を出力する工程と、 前記カウンタ出力に対するカウンタ入力Load信号＝“Ｈ
   ｉ”であり、かつ前記パルスマスク信号＝“Ｈｉ”の場
   合に“Ｌｏ”にresetされる位相変化判定信号を出力す
   る工程とが含まれ、 前記第５の工程には、 前記位相変化判定信号＝“Ｈｉ”であり、かつ前記カウ
   ンタ出力CRY信号＝“Ｈｉ”の場合に“Ｈｉ”にsetされ
   るパルスマスク信号を出力する工程と、 前記位相変化判定信号＝“Ｈｉ”であり、かつ前記カウ
   ンタ入力Load信号＝“Ｈｉ”の場合に“Ｌｏ”にreset
   されるパルスマスク信号を出力する工程とが含まれるこ
   とを特徴とする請求項５に記載のタイミングパルス生成
   方法。
8. 【請求項８】 前記第６の工程には、前記パルスマスク
   信号＝“Ｈｉ”の場合に、各タイミングパルス信号の出
   力を停止する工程が含まれ、 前記第７の工程には、前記パルスマスク信号＝“Ｈｉ”
   の場合に、前記Loadパルス信号の入力を許可し、前記カ
   ウンタ出力に対するLoadパルス信号として与える工程が
   含まれることを特徴とする請求項５に記載のタイミング
   パルス生成方法。