JP3414934B2 - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JP3414934B2 JP3414934B2 JP14417596A JP14417596A JP3414934B2 JP 3414934 B2 JP3414934 B2 JP 3414934B2 JP 14417596 A JP14417596 A JP 14417596A JP 14417596 A JP14417596 A JP 14417596A JP 3414934 B2 JP3414934 B2 JP 3414934B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- thin film
- time
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、主として半導体集
積回路の製造において、半導体基板の表面上に絶縁薄膜
を堆積形成する絶縁薄膜形成方法等に好適に適用される
薄膜形成方法に関するものである。
積回路の製造において、半導体基板の表面上に絶縁薄膜
を堆積形成する絶縁薄膜形成方法等に好適に適用される
薄膜形成方法に関するものである。
【０００２】
【従来の技術】半導体集積回路の製造において、アルミ
ニウム配線を終えた半導体基板表面上に、保護膜として
シリコン窒化膜をプラズマ気相成長法（Ｐ−ＣＶＤ法と
略称する）によって形成することが一般的に行なわれて
いる。この場合、反応ガスとしてシラン、アンモニア及
び窒素が一般的に用いられる。
ニウム配線を終えた半導体基板表面上に、保護膜として
シリコン窒化膜をプラズマ気相成長法（Ｐ−ＣＶＤ法と
略称する）によって形成することが一般的に行なわれて
いる。この場合、反応ガスとしてシラン、アンモニア及
び窒素が一般的に用いられる。
【０００３】ところで、近年は半導体集積回路の高集積
化に伴って、アルミニウム配線の微細化が進み、膜応力
によるアルミニウム配線の断線（ストレスマイグレーシ
ョン）が問題となってきた。そこで、周波数の異なる２
つの電源をＰ−ＣＶＤ装置に設置してプラズマを発生さ
せ、低応力の保護膜を形成することにより、信頼性の向
上が図られている。
化に伴って、アルミニウム配線の微細化が進み、膜応力
によるアルミニウム配線の断線（ストレスマイグレーシ
ョン）が問題となってきた。そこで、周波数の異なる２
つの電源をＰ−ＣＶＤ装置に設置してプラズマを発生さ
せ、低応力の保護膜を形成することにより、信頼性の向
上が図られている。
【０００４】図４は、従来の低応力の保護膜を形成する
薄膜形成装置を示す。図４において、１１は反応室、１
２は反応ガス吹き出し口を有し、高周波電力が印加され
る上部電極、１３は被処理体、１４は反応室１１内に配
置された導電性の支持台、１５は支持台１４を加熱する
ためのヒータ、１６は反応室へのガス導入口、１７はガ
スを導入した時に反応室内を真空に保持するための排気
口、１８は支持台１４に電力を印加するための第１の電
源、１９は上部電極１２に電力を印加するための第２の
電源である。一般的に、第１の電源１８には３００〜５
００ｋＨｚの低周波電源が、第２の電源１９には１３．
５６ＭＨｚの高周波電源がそれぞれ使用されている。
薄膜形成装置を示す。図４において、１１は反応室、１
２は反応ガス吹き出し口を有し、高周波電力が印加され
る上部電極、１３は被処理体、１４は反応室１１内に配
置された導電性の支持台、１５は支持台１４を加熱する
ためのヒータ、１６は反応室へのガス導入口、１７はガ
スを導入した時に反応室内を真空に保持するための排気
口、１８は支持台１４に電力を印加するための第１の電
源、１９は上部電極１２に電力を印加するための第２の
電源である。一般的に、第１の電源１８には３００〜５
００ｋＨｚの低周波電源が、第２の電源１９には１３．
５６ＭＨｚの高周波電源がそれぞれ使用されている。
【０００５】以上の構成において、支持台１４に載置さ
れた被処理体１３はヒータ１５により約３５０℃に加熱
される。ガス導入口１６より反応ガスを導入し、上部電
極１２に第２の電源１９より高周波電力、支持台１４に
第１の電源１８より低周波電力を同時に印加することに
より、上部電極１２と支持台１４間にプラズマが発生し
て反応ガスが分解して被処理体１３上に堆積し、低応力
のシリコン窒化膜が被処理体１３上に形成される。
れた被処理体１３はヒータ１５により約３５０℃に加熱
される。ガス導入口１６より反応ガスを導入し、上部電
極１２に第２の電源１９より高周波電力、支持台１４に
第１の電源１８より低周波電力を同時に印加することに
より、上部電極１２と支持台１４間にプラズマが発生し
て反応ガスが分解して被処理体１３上に堆積し、低応力
のシリコン窒化膜が被処理体１３上に形成される。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
薄膜形成装置では、半導体基板から成る被処理体１３上
にＰ−ＣＶＤ法により薄膜を形成する際に、図５に示す
ように、第１の電源１８と第２の電源１９を同時に印加
しているため、第１の電源＋第２の電源の印加電力が急
速に立ち上がる。そのために両電源による放電が互いに
干渉し合い、プラズマ放電が起こり難くなる。その結果
プラズマ中に微粒子が多量に生成し、その微粒子を取り
囲む形で被処理体上に薄膜が形成されてしまい、製品の
信頼性が損なわれてしまうという問題があった。
薄膜形成装置では、半導体基板から成る被処理体１３上
にＰ−ＣＶＤ法により薄膜を形成する際に、図５に示す
ように、第１の電源１８と第２の電源１９を同時に印加
しているため、第１の電源＋第２の電源の印加電力が急
速に立ち上がる。そのために両電源による放電が互いに
干渉し合い、プラズマ放電が起こり難くなる。その結果
プラズマ中に微粒子が多量に生成し、その微粒子を取り
囲む形で被処理体上に薄膜が形成されてしまい、製品の
信頼性が損なわれてしまうという問題があった。
【０００７】本発明は上記従来の問題点に鑑み、半導体
基板上にＰ−ＣＶＤ法により薄膜を形成するに際してプ
ラズマ放電開始時に放電を安定して発生させ、良質の薄
膜を形成する薄膜形成方法を提供することを目的として
いる。
基板上にＰ−ＣＶＤ法により薄膜を形成するに際してプ
ラズマ放電開始時に放電を安定して発生させ、良質の薄
膜を形成する薄膜形成方法を提供することを目的として
いる。
【０００８】
【課題を解決するための手段】本発明の薄膜形成方法
は、被処理体を保持するとともに第１の電源が印加され
る支持手段と、被処理体に対向する位置に前記支持手段
に平行に配置されるとともに第２の電源が印加される上
部電極とを反応室内に備えた薄膜形成装置を用い、第１
と第２の電源により反応室内にプラズマを発生させ、反
応室内に導入した反応ガスをプラズマ放電エネルギーに
より活性化させ、反応ガスを化学的気相成長法により被
処理体へ堆積させる薄膜形成方法において、放電開始時
に、先ず第１の電源に低周波電力を印加してこれを立ち
上げ、その後第１の電源の投入電力が所望の投入電力の
９５％に達するまでの間に、第２の電源に高周波電力を
印加してこれを立ち上げることにより、プラズマ放電を
安定して発生させるようにしている。
は、被処理体を保持するとともに第１の電源が印加され
る支持手段と、被処理体に対向する位置に前記支持手段
に平行に配置されるとともに第２の電源が印加される上
部電極とを反応室内に備えた薄膜形成装置を用い、第１
と第２の電源により反応室内にプラズマを発生させ、反
応室内に導入した反応ガスをプラズマ放電エネルギーに
より活性化させ、反応ガスを化学的気相成長法により被
処理体へ堆積させる薄膜形成方法において、放電開始時
に、先ず第１の電源に低周波電力を印加してこれを立ち
上げ、その後第１の電源の投入電力が所望の投入電力の
９５％に達するまでの間に、第２の電源に高周波電力を
印加してこれを立ち上げることにより、プラズマ放電を
安定して発生させるようにしている。
【０００９】詳しくは、第１の電源の立ち上がり時間を
τ1 、第２の電源の立ち上がり時間をτ2 、その立ち上
がり時間を電源を印加してから所望の電力に達するまで
の時間として、第１の電源と第２の電源を、その印加時
間差ｔが、０＜ｔ≦τ1 −τ2 （但し、τ1 ＞τ2 ）の
条件を満たすように印加するのがより好ましく、さらに
はほぼｔ＝τ1 −τ2 の時間差で印加するのが最適であ
る。
τ1 、第２の電源の立ち上がり時間をτ2 、その立ち上
がり時間を電源を印加してから所望の電力に達するまで
の時間として、第１の電源と第２の電源を、その印加時
間差ｔが、０＜ｔ≦τ1 −τ2 （但し、τ1 ＞τ2 ）の
条件を満たすように印加するのがより好ましく、さらに
はほぼｔ＝τ1 −τ2 の時間差で印加するのが最適であ
る。
【００１０】
【発明の実施の形態】（第１の実施形態）
以下、本発明の第１の実施形態の薄膜形成装置について
図１、図２を参照して説明する。
図１、図２を参照して説明する。
【００１１】図１において、１は反応室、２は反応ガス
吹き出し口を有し高周波電力が印加される上部電極、３
は被処理体、４は反応室１内に配置された導電性の支持
台、５は支持台４を加熱するためのヒータ、６は反応室
１へのガス導入口、７はガスを導入した時に反応室１内
を真空に保持するための排気口、８は支持台４に電力を
印加するための第１の電源、９は上部電極２に電力を印
加するための第２の電源である。第１の電源８に４５０
ｋＨｚの低周波電源、第２の電源に１３．５６ＭＨｚの
高周波電源が使用されている。１０は第１の電源８と第
２の電源９を時間差ｔで印加するための電源印加タイミ
ング制御装置である。
吹き出し口を有し高周波電力が印加される上部電極、３
は被処理体、４は反応室１内に配置された導電性の支持
台、５は支持台４を加熱するためのヒータ、６は反応室
１へのガス導入口、７はガスを導入した時に反応室１内
を真空に保持するための排気口、８は支持台４に電力を
印加するための第１の電源、９は上部電極２に電力を印
加するための第２の電源である。第１の電源８に４５０
ｋＨｚの低周波電源、第２の電源に１３．５６ＭＨｚの
高周波電源が使用されている。１０は第１の電源８と第
２の電源９を時間差ｔで印加するための電源印加タイミ
ング制御装置である。
【００１２】ガス導入口６よりシラン１２０ＳＣＣＭ
（但し、ＳＣＣＭは０℃、大気圧換算ｃｃ／分）、アン
モニア１５０ＳＣＣＭ、窒素２０００ＳＣＣＭを導入
し、反応室１内を約２．０Ｔｏｒｒに圧力調整する。支
持台４上にシリコンウエハを載置してヒータ５により約
３５０℃に保持した後、第１の電源８を２５０Ｗ印加
し、電源印加タイミング制御装置１０により時間差で
０．０１秒後、第２の電源９を３００Ｗ印加すると、シ
リコンウエハ上にシリコン窒化膜が形成される。
（但し、ＳＣＣＭは０℃、大気圧換算ｃｃ／分）、アン
モニア１５０ＳＣＣＭ、窒素２０００ＳＣＣＭを導入
し、反応室１内を約２．０Ｔｏｒｒに圧力調整する。支
持台４上にシリコンウエハを載置してヒータ５により約
３５０℃に保持した後、第１の電源８を２５０Ｗ印加
し、電源印加タイミング制御装置１０により時間差で
０．０１秒後、第２の電源９を３００Ｗ印加すると、シ
リコンウエハ上にシリコン窒化膜が形成される。
【００１３】上記電源印加タイミング制御装置１０で設
定される時間差ｔは、τ1 を第１の電源８の立ち上がり
時間、τ2 を第２の電源９の立ち上がり時間、その立ち
上がり時間は電源を印加してから所望の電力に達するま
での時間として、ｔ＝（τ1−τ2 ）（但し、τ1 ＞τ
2 ）とされている。なお、ｔは、０＜ｔ≦（τ1 −
τ2 ）であればよいが、（τ1 −τ2 ）にできる限り近
くして第１の電源８と第２の電源９がほぼ同時に所望の
電力に達するようにするのが最適である。
定される時間差ｔは、τ1 を第１の電源８の立ち上がり
時間、τ2 を第２の電源９の立ち上がり時間、その立ち
上がり時間は電源を印加してから所望の電力に達するま
での時間として、ｔ＝（τ1−τ2 ）（但し、τ1 ＞τ
2 ）とされている。なお、ｔは、０＜ｔ≦（τ1 −
τ2 ）であればよいが、（τ1 −τ2 ）にできる限り近
くして第１の電源８と第２の電源９がほぼ同時に所望の
電力に達するようにするのが最適である。
【００１４】図２は本実施形態における第１の電源８と
第２の電源９の印加電力と時間の関係を示したものであ
る。第１の電源＋第２の電源の印加電力を時間差をもっ
て放電開始することにより、放電開始時の印加電力の上
昇が緩やかとなるため、安定したプラズマ放電が得ら
れ、信頼性の優れた良質なシリコン窒化膜を形成するこ
とができる。
第２の電源９の印加電力と時間の関係を示したものであ
る。第１の電源＋第２の電源の印加電力を時間差をもっ
て放電開始することにより、放電開始時の印加電力の上
昇が緩やかとなるため、安定したプラズマ放電が得ら
れ、信頼性の優れた良質なシリコン窒化膜を形成するこ
とができる。
【００１５】（第２の実施形態）
図３は、本発明の第２の実施形態における第１の電源８
と第２の電源９の印加電力と時間の関係を示したもので
ある。反応ガス流量等の条件は第１の実施形態と同様で
ある。
と第２の電源９の印加電力と時間の関係を示したもので
ある。反応ガス流量等の条件は第１の実施形態と同様で
ある。
【００１６】本実施形態では、電源印加タイミング制御
装置１０により第１の電源８を印加した後、その第１の
電源８の投入電力が２５０Ｗの９５％に達するまでの間
の適当な時間差を設けて第２の電源９を印加している。
このように第１の電源８と第２の電源９を時間差を設け
て印加することにより、第１電源８と第２の電源９を同
時に印加した時に比べ、放電開始時における第１の電源
＋第２の電源の印加電力の上昇が緩やかとなるため安定
したプラズマ放電が得られ、信頼性の優れた良質なシリ
コン窒化膜を形成することができる。
装置１０により第１の電源８を印加した後、その第１の
電源８の投入電力が２５０Ｗの９５％に達するまでの間
の適当な時間差を設けて第２の電源９を印加している。
このように第１の電源８と第２の電源９を時間差を設け
て印加することにより、第１電源８と第２の電源９を同
時に印加した時に比べ、放電開始時における第１の電源
＋第２の電源の印加電力の上昇が緩やかとなるため安定
したプラズマ放電が得られ、信頼性の優れた良質なシリ
コン窒化膜を形成することができる。
【００１７】以上の説明ではシリコン窒化膜を形成する
例について説明したが、ＴＥＯＳ（テトラエトキシシラ
ン）膜、ＳｉＯＦ膜等、２電源を使用するＰ−ＣＶＤ装
置でも同様に実施可能である。
例について説明したが、ＴＥＯＳ（テトラエトキシシラ
ン）膜、ＳｉＯＦ膜等、２電源を使用するＰ−ＣＶＤ装
置でも同様に実施可能である。
【００１８】
【発明の効果】本発明の薄膜形成方法によれば、以上の
説明から明らかなように、放電開始時での印加電力の上
昇を緩やかにできて、プラズマ放電を安定して発生させ
ることができ、Ｐ−ＣＶＤ法により信頼性の優れた良質
の薄膜を形成することができる。
説明から明らかなように、放電開始時での印加電力の上
昇を緩やかにできて、プラズマ放電を安定して発生させ
ることができ、Ｐ−ＣＶＤ法により信頼性の優れた良質
の薄膜を形成することができる。
【図１】本発明の第１の実施形態における薄膜形成装置
の概略構成図である。
の概略構成図である。
【図２】同実施形態における印加電力と時間の関係を示
す図である。
す図である。
【図３】本発明の第２の実施形態における印加電力と時
間の関係を示す図である。
間の関係を示す図である。
【図４】従来例の薄膜形成装置の概略構成図である。
【図５】従来例における印加電力と時間の関係を示す図
である。
である。
１ 反応室
２ 上部電極
３ 被処理体
４ 支持台
８ 第１の電源
９ 第２の電源
１０ 電源印加タイミング制御装置
フロントページの続き
(56)参考文献 特開 平２−129377（ＪＰ，Ａ)
特開 平１−106432（ＪＰ，Ａ)
特開 平７−130719（ＪＰ，Ａ)
特開 平８−97199（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/31
C23C 16/509
C23C 16/52
H01L 21/205
Claims (4)
- 【請求項１】 被処理体を保持するとともに第１の電源
が印加される支持手段と、被処理体に対向する位置に前
記支持手段に平行に配置されるとともに第２の電源が印
加される上部電極とを反応室内に備えた薄膜形成装置を
用い、第１と第２の電源により反応室内にプラズマを発
生させ、反応室内に導入した反応ガスをプラズマ放電エ
ネルギーにより活性化させ、反応ガスを化学的気相成長
法により被処理体へ堆積させる薄膜形成方法において、
放電開始時に、先ず第１の電源に低周波電力を印加して
これを立ち上げ、その後第１の電源の投入電力が所望の
投入電力の９５％に達するまでの間に、第２の電源に高
周波電力を印加してこれを立ち上げることを特徴とする
薄膜形成方法。 - 【請求項２】 第１の電源の立ち上がり時間をτ1 、第
２の電源の立ち上がり時間をτ2 、立ち上がり時間を電
源を印加してから所望の電力に達するまでの時間とし
て、第１の電源と第２の電源を、その印加時間差ｔが、
０＜ｔ≦τ1 −τ2 （但し、τ1 ＞τ2 ）の条件を満た
すように印加することを特徴とする請求項１記載の薄膜
形成方法。 - 【請求項３】 高周波電力の周波数が１３．５６ＭＨ
ｚ、低周波電力の周波数が３００〜５００ｋＨｚである
請求項１又は２記載の薄膜形成方法。 - 【請求項４】 形成される薄膜が、シリコン窒化膜、Ｔ
ＥＯＳ膜、ＳｉＯＦ膜のいずれかである請求項１、２又
は３記載の薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14417596A JP3414934B2 (ja) | 1996-06-06 | 1996-06-06 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14417596A JP3414934B2 (ja) | 1996-06-06 | 1996-06-06 | 薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09326387A JPH09326387A (ja) | 1997-12-16 |
| JP3414934B2 true JP3414934B2 (ja) | 2003-06-09 |
Family
ID=15355959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14417596A Expired - Fee Related JP3414934B2 (ja) | 1996-06-06 | 1996-06-06 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3414934B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4693759B2 (ja) * | 1998-10-07 | 2011-06-01 | エルジー ディスプレイ カンパニー リミテッド | 薄膜成膜装置 |
| JP3288350B2 (ja) * | 1999-09-07 | 2002-06-04 | 九州日本電気株式会社 | 半導体製造装置及び半導体製造方法 |
| KR20030067308A (ko) * | 2002-02-08 | 2003-08-14 | 주식회사 유진테크 | 싱글 챔버식 화학기상증착 장치를 이용한 질화막 제조 방법 |
| JP4821324B2 (ja) * | 2003-12-16 | 2011-11-24 | コニカミノルタホールディングス株式会社 | 透明でガスバリア性の高い基材及びその製造方法 |
| JPWO2005059202A1 (ja) * | 2003-12-16 | 2007-07-12 | コニカミノルタホールディングス株式会社 | 薄膜形成方法並びに該方法により薄膜が形成された基材 |
-
1996
- 1996-06-06 JP JP14417596A patent/JP3414934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09326387A (ja) | 1997-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4371576B2 (ja) | 膜を堆積するための装置 | |
| TW482828B (en) | Method of low temperature plasma enhanced chemical vapor deposition of TiN film over titanium for use in via level applications | |
| JP2005079254A (ja) | 窒化シリコン膜の成膜方法 | |
| US6767829B2 (en) | Plasma deposition method and system | |
| JPH098032A (ja) | 絶縁膜形成方法 | |
| US7344996B1 (en) | Helium-based etch process in deposition-etch-deposition gap fill | |
| JPH0878406A (ja) | 酸化膜の成膜方法 | |
| JPH0766186A (ja) | 誘電体の異方性堆積法 | |
| JP3414934B2 (ja) | 薄膜形成方法 | |
| JPH06333857A (ja) | 成膜装置および成膜方法 | |
| JP3112880B2 (ja) | Ｃｖｄ装置のクリーニング方法 | |
| JP2837087B2 (ja) | 薄膜形成方法 | |
| JPH0456770A (ja) | プラズマｃｖｄ装置のクリーニング方法 | |
| JPH11330047A (ja) | エッチング装置及びエッチング方法 | |
| JPH08115911A (ja) | 半導体装置の製造方法 | |
| TW202133251A (zh) | 蝕刻方法、基板處理裝置及基板處理系統 | |
| JPS5941773B2 (ja) | 気相成長方法及び装置 | |
| JP3924183B2 (ja) | プラズマｃｖｄ成膜方法 | |
| JP3335762B2 (ja) | プラズマクリーニング方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JP3225694B2 (ja) | 窒化シリコン膜の形成方法およびｃｖｄ装置 | |
| JP3243816B2 (ja) | 絶縁膜の形成方法 | |
| JPH04277627A (ja) | 枚葉型プラズマ化学気相成長装置 | |
| JPH09298193A (ja) | パッシベーション膜の製造方法 | |
| JPH0891987A (ja) | プラズマ化学蒸着装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |