JP3410388B2 - 複同調トランス - Google Patents
複同調トランスInfo
- Publication number
- JP3410388B2 JP3410388B2 JP12386599A JP12386599A JP3410388B2 JP 3410388 B2 JP3410388 B2 JP 3410388B2 JP 12386599 A JP12386599 A JP 12386599A JP 12386599 A JP12386599 A JP 12386599A JP 3410388 B2 JP3410388 B2 JP 3410388B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- double
- transformer
- circuit
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アンテナインピー
ダンスと高周波増幅器の入力インピーダンスとの整合を
とリ、受信能率を高くすると共に、受信波を選択する同
調回路とイメージ妨害波を抑圧するトラップ回路を兼ね
備えるスーパヘテロダイン受信機の高周波複同調トラン
スに関する。
ダンスと高周波増幅器の入力インピーダンスとの整合を
とリ、受信能率を高くすると共に、受信波を選択する同
調回路とイメージ妨害波を抑圧するトラップ回路を兼ね
備えるスーパヘテロダイン受信機の高周波複同調トラン
スに関する。
【０００２】
【発明が解決しようとする課題】周波数変換により生じ
るイメージ周波数はスーパヘテロダイン方式特有の妨害
波である。このイメージ周波数ｆｉｍは受信波ｆ１ か
ら中間周波数ｆｉ の２倍離れた周波数であり、上側ヘ
テロダイン方式ではｆｉｍ＝ｆ１ ＋２ｆｉ 、下側ヘ
テロダイン方式ではｆｉｍ＝ｆ１ −２ｆｉ となる。
例えば、２８８ｋＨｚのＬＷ帯波を受信するとき、中間
周波数を４５０ｋＨｚとすると、上側ヘテロダイン方式
の場合、 ２８８ｋＨｚ＋４５０ｋＨｚ×２＝１１８８ｋＨｚ の周波数がイメージ周波数となる。このため、通常５２
２ｋＨｚ〜１７１０ｋＨｚのＭＷ帯波にイメージ周波数
が入ってしまい混信する恐れがある。
るイメージ周波数はスーパヘテロダイン方式特有の妨害
波である。このイメージ周波数ｆｉｍは受信波ｆ１ か
ら中間周波数ｆｉ の２倍離れた周波数であり、上側ヘ
テロダイン方式ではｆｉｍ＝ｆ１ ＋２ｆｉ 、下側ヘ
テロダイン方式ではｆｉｍ＝ｆ１ −２ｆｉ となる。
例えば、２８８ｋＨｚのＬＷ帯波を受信するとき、中間
周波数を４５０ｋＨｚとすると、上側ヘテロダイン方式
の場合、 ２８８ｋＨｚ＋４５０ｋＨｚ×２＝１１８８ｋＨｚ の周波数がイメージ周波数となる。このため、通常５２
２ｋＨｚ〜１７１０ｋＨｚのＭＷ帯波にイメージ周波数
が入ってしまい混信する恐れがある。
【０００３】このイメージ周波数を抑圧するには、高周
波同調コイルの段数を増やしたり、イメージ周波数に対
するトラップ回路を別に設けるなどの対策が必要とな
る。ところが、高周波同調コイルの段数を増やすと、回
路を構成する可変容量素子であるバリコンや可変容量ダ
イオードの数が増えて価格が上昇し、回路の調整も複雑
になる。また、価格の上昇を抑えるため、固定容量素子
を使用したイメージ周波数に対するトラップ回路を別に
設ける場合、特定のイメージ周波数は取り除くことがで
きても、受信周波数に応じて変化する広い受信帯域のイ
メージ周波数を固定的なトラップ回路で取り除くのは不
可能である。
波同調コイルの段数を増やしたり、イメージ周波数に対
するトラップ回路を別に設けるなどの対策が必要とな
る。ところが、高周波同調コイルの段数を増やすと、回
路を構成する可変容量素子であるバリコンや可変容量ダ
イオードの数が増えて価格が上昇し、回路の調整も複雑
になる。また、価格の上昇を抑えるため、固定容量素子
を使用したイメージ周波数に対するトラップ回路を別に
設ける場合、特定のイメージ周波数は取り除くことがで
きても、受信周波数に応じて変化する広い受信帯域のイ
メージ周波数を固定的なトラップ回路で取り除くのは不
可能である。
【０００４】そこで本発明は、できるだけ少ない部品点
数と簡単な回路構成で広い受信帯域のイメージ周波数を
一様に抑圧することができる複同調トランスを提供する
ことを目的になされたものである。
数と簡単な回路構成で広い受信帯域のイメージ周波数を
一様に抑圧することができる複同調トランスを提供する
ことを目的になされたものである。
【０００５】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は以下のように構成した。
めに、本発明は以下のように構成した。
【０００６】すなわち、請求項１の発明は、結合巻線を
有し並列に可変容量素子を接続して成るアンテナ同調ト
ランスと、複数の巻線を入力タップと出力タップを介し
て直列接続し並列に可変容量素子を接続して成る負荷同
調トランスとを、入力側と出力側にそれぞれ配置し、前
記入力タップを前記結合巻線に接続し、前記出力タップ
を付加容量素子を介して増幅器に接続することを特徴と
するスーパヘテロダイン受信機の複同調トランスであ
る。請求項２の発明は、前記負荷同調トランスの複数の
巻線を、その巻数と結合係数をアレンジしながら２以上
の巻溝を有する複数枚つばのドラム型フェライトコアに
巻回することを特徴とする請求項１記載の複同調トラン
スである。請求項３の発明は、前記負荷同調トランスの
両端と前記入力タップ間の巻線の結合係数を０．３乃至
０．８に設定することを特徴とする請求項１記載の複同
調トランスである。請求項４の発明は、前記負荷同調ト
ランスの両端と前記出力タップ間の巻線の結合係数を
０．７乃至０．９８に設定することを特徴とする請求項
１記載の複同調トランスである。
有し並列に可変容量素子を接続して成るアンテナ同調ト
ランスと、複数の巻線を入力タップと出力タップを介し
て直列接続し並列に可変容量素子を接続して成る負荷同
調トランスとを、入力側と出力側にそれぞれ配置し、前
記入力タップを前記結合巻線に接続し、前記出力タップ
を付加容量素子を介して増幅器に接続することを特徴と
するスーパヘテロダイン受信機の複同調トランスであ
る。請求項２の発明は、前記負荷同調トランスの複数の
巻線を、その巻数と結合係数をアレンジしながら２以上
の巻溝を有する複数枚つばのドラム型フェライトコアに
巻回することを特徴とする請求項１記載の複同調トラン
スである。請求項３の発明は、前記負荷同調トランスの
両端と前記入力タップ間の巻線の結合係数を０．３乃至
０．８に設定することを特徴とする請求項１記載の複同
調トランスである。請求項４の発明は、前記負荷同調ト
ランスの両端と前記出力タップ間の巻線の結合係数を
０．７乃至０．９８に設定することを特徴とする請求項
１記載の複同調トランスである。
【０００７】
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態について説明する。
施の形態について説明する。
【０００８】図１に、本発明を実施したスーパヘテロダ
イン受信機の複同調回路の回路図を示す。複同調回路
は、入力側にアンテナ同調トランスＴ１と出力側に負荷
同調トランスＴ２を配置する。アンテナ同調トランスＴ
１は、インピーダンス整合用の１次側巻線Ｎ１と同調用
の２次側巻線Ｎ２と結合巻線Ｎ２１で構成し、２次側巻
線Ｎ２と並列に可変容量素子Ｃを接続して一次共振回路
を形成する。負荷同調トランスＴ２は、単巻トランスの
巻線Ｎ３と並列に可変容量素子Ｃを接続して二次共振回
路を形成する。
イン受信機の複同調回路の回路図を示す。複同調回路
は、入力側にアンテナ同調トランスＴ１と出力側に負荷
同調トランスＴ２を配置する。アンテナ同調トランスＴ
１は、インピーダンス整合用の１次側巻線Ｎ１と同調用
の２次側巻線Ｎ２と結合巻線Ｎ２１で構成し、２次側巻
線Ｎ２と並列に可変容量素子Ｃを接続して一次共振回路
を形成する。負荷同調トランスＴ２は、単巻トランスの
巻線Ｎ３と並列に可変容量素子Ｃを接続して二次共振回
路を形成する。
【０００９】１次側巻線Ｎ１は、端子１をアンテナ側
（図示しない）に接続し、他端をアースする。２次側巻
線Ｎ２は、結合タップａを介して結合巻線Ｎ２１と巻線
Ｎ２２を直列接続し、一端を可変容量素子Ｃに接続し、
他端をアースする。巻線Ｎ３は、入力タップｂと出力タ
ップｃを介して巻線Ｎ３１、Ｎ３２、Ｎ３３を直列接続
し、一端を可変容量素子Ｃに接続し、他端をアースす
る。巻線Ｎ３１、Ｎ３２、Ｎ３３は、それぞれの巻き始
めを同極性にして Ｎ３１、Ｎ３２、Ｎ３３の磁束が加
わり合う接続の相互誘導回路を形成する。なお、それぞ
れの巻線の極性を明らかにするために、巻線のスタート
位置を図のドットで示す。
（図示しない）に接続し、他端をアースする。２次側巻
線Ｎ２は、結合タップａを介して結合巻線Ｎ２１と巻線
Ｎ２２を直列接続し、一端を可変容量素子Ｃに接続し、
他端をアースする。巻線Ｎ３は、入力タップｂと出力タ
ップｃを介して巻線Ｎ３１、Ｎ３２、Ｎ３３を直列接続
し、一端を可変容量素子Ｃに接続し、他端をアースす
る。巻線Ｎ３１、Ｎ３２、Ｎ３３は、それぞれの巻き始
めを同極性にして Ｎ３１、Ｎ３２、Ｎ３３の磁束が加
わり合う接続の相互誘導回路を形成する。なお、それぞ
れの巻線の極性を明らかにするために、巻線のスタート
位置を図のドットで示す。
【００１０】巻線Ｎ３の入力タップｂは、アンテナ同調
トランスＴ１の２次側巻線Ｎ２の結合巻線Ｎ２１に接続
するため、結合タップａに直結する。出力は、負荷同調
トランスＴ２のタップｃから引き出し、直流遮断用の付
加容量素子Ｃ′を介してＩＣ増幅器（図示しない）に連
結する端子２に接続する。これにより、巻線Ｎ３１、Ｎ
３２、Ｎ３３と可変容量素子Ｃによるイメージ周波数に
対するトラップ回路を形成する。
トランスＴ１の２次側巻線Ｎ２の結合巻線Ｎ２１に接続
するため、結合タップａに直結する。出力は、負荷同調
トランスＴ２のタップｃから引き出し、直流遮断用の付
加容量素子Ｃ′を介してＩＣ増幅器（図示しない）に連
結する端子２に接続する。これにより、巻線Ｎ３１、Ｎ
３２、Ｎ３３と可変容量素子Ｃによるイメージ周波数に
対するトラップ回路を形成する。
【００１１】巻線Ｎ３１、Ｎ３２、Ｎ３３は、図２に示
すように、３枚つばドラムコアＤの第一溝Ｄ１と第二溝
Ｄ２に巻回する。このとき巻線Ｎ３１、Ｎ３２、Ｎ３３
の巻数と干渉度をアレンジし、巻線Ｎ３の両端と入力タ
ップｂ間の巻線Ｎ３１とＮ３２＋Ｎ３３の結合係数を
０．３〜０．８に設定し、巻線Ｎ３の両端と出力タップ
ｃ間の巻線Ｎ３１＋Ｎ３２とＮ３３の結合係数を０．７
〜０．９８に設定する。
すように、３枚つばドラムコアＤの第一溝Ｄ１と第二溝
Ｄ２に巻回する。このとき巻線Ｎ３１、Ｎ３２、Ｎ３３
の巻数と干渉度をアレンジし、巻線Ｎ３の両端と入力タ
ップｂ間の巻線Ｎ３１とＮ３２＋Ｎ３３の結合係数を
０．３〜０．８に設定し、巻線Ｎ３の両端と出力タップ
ｃ間の巻線Ｎ３１＋Ｎ３２とＮ３３の結合係数を０．７
〜０．９８に設定する。
【００１２】本発明を実施した複同調回路は以上のよう
な構成で、端子１に加えられた入力信号を一次共振回路
と二次共振回路に導き、可変容量素子Ｃを変化させて特
定の受信周波数に同調させる。同時に、入力信号に混入
したイメージ妨害波を巻線Ｎ３１、Ｎ３２、Ｎ３３と可
変容量素子Ｃによるトラップ回路により減衰する。
な構成で、端子１に加えられた入力信号を一次共振回路
と二次共振回路に導き、可変容量素子Ｃを変化させて特
定の受信周波数に同調させる。同時に、入力信号に混入
したイメージ妨害波を巻線Ｎ３１、Ｎ３２、Ｎ３３と可
変容量素子Ｃによるトラップ回路により減衰する。
【００１３】可変容量素子Ｃの容量を変化させると、図
３に示すように、受信周波数に応じて周波数特性全体が
略平行移動し、トラップ回路の共振周波数もバンド帯域
内において平行移動してイメージ周波数を抑圧する。
３に示すように、受信周波数に応じて周波数特性全体が
略平行移動し、トラップ回路の共振周波数もバンド帯域
内において平行移動してイメージ周波数を抑圧する。
【００１４】以下に、トラップ回路の共振周波数が受信
周波数に応じて移動する理由を具体的に説明する。図１
の負荷同調トランスＴ２の二次共振回路を考えやすくす
るために、以下のように回路を簡略化する。まず、図４
に示すように、巻線Ｎ３３を省略してタップｂ，ｃを入
出力共通にして巻線Ｎ３′をタップｂ，ｃを介して２つ
の巻線Ｎ３１，Ｎ３２を直列接続した形にする。次に、
交流バイパスコンデンサＣ′とこれに接続する負荷は、
バンド帯域内でのインピーダンスは無視でき、結合巻線
Ｎ２１はインダクタンスを無限大と仮定して省略する。
周波数に応じて移動する理由を具体的に説明する。図１
の負荷同調トランスＴ２の二次共振回路を考えやすくす
るために、以下のように回路を簡略化する。まず、図４
に示すように、巻線Ｎ３３を省略してタップｂ，ｃを入
出力共通にして巻線Ｎ３′をタップｂ，ｃを介して２つ
の巻線Ｎ３１，Ｎ３２を直列接続した形にする。次に、
交流バイパスコンデンサＣ′とこれに接続する負荷は、
バンド帯域内でのインピーダンスは無視でき、結合巻線
Ｎ２１はインダクタンスを無限大と仮定して省略する。
【００１５】ここで巻線Ｎ３′に電流を流すと、巻線Ｎ
３１、Ｎ３２に流れる電流は同じ方向に流れて磁束が加
わり合い、それに従って巻線Ｎ３１、Ｎ３２の自己イン
ダクタンスＬ３１、Ｌ３２はＬ３１′、Ｌ３２′に変わ
り、巻線Ｎ３１、Ｎ３２の相互インダクタンをＭ（Ｍ＞
０）とすると、 Ｌ３１′＝Ｌ３１＋Ｍ Ｌ３２′＝Ｌ３２＋Ｍ となる。ここで、 Ｌ３１ ＝Ｌ３１′−Ｍ Ｌ３２ ＝Ｌ３２′−Ｍ であるから、巻線Ｎ３′は、等価的にＬ３１′、Ｌ３
２′と直列に−Ｍを接続する回路を形成する。
３１、Ｎ３２に流れる電流は同じ方向に流れて磁束が加
わり合い、それに従って巻線Ｎ３１、Ｎ３２の自己イン
ダクタンスＬ３１、Ｌ３２はＬ３１′、Ｌ３２′に変わ
り、巻線Ｎ３１、Ｎ３２の相互インダクタンをＭ（Ｍ＞
０）とすると、 Ｌ３１′＝Ｌ３１＋Ｍ Ｌ３２′＝Ｌ３２＋Ｍ となる。ここで、 Ｌ３１ ＝Ｌ３１′−Ｍ Ｌ３２ ＝Ｌ３２′−Ｍ であるから、巻線Ｎ３′は、等価的にＬ３１′、Ｌ３
２′と直列に−Ｍを接続する回路を形成する。
【００１６】以上により、図４の回路を等価回路に置き
換えて可変容量素子ＣのキャパシタンスをＣ１とする
と、図５に示すように、−Ｍと直列にＬ３１′とＬ３
２′＋Ｃ１の並列回路を接続し、入力信号とアース回路
の間にーＭ、Ｌ３１′、Ｌ３２′、Ｃ１によるトラップ
回路を形成する。
換えて可変容量素子ＣのキャパシタンスをＣ１とする
と、図５に示すように、−Ｍと直列にＬ３１′とＬ３
２′＋Ｃ１の並列回路を接続し、入力信号とアース回路
の間にーＭ、Ｌ３１′、Ｌ３２′、Ｃ１によるトラップ
回路を形成する。
【００１７】この等価回路のインピーダンスＺを計算す
ると、
ると、
【数１】
となる。この等価回路のインピーダンスＺを最大（分母
＝０）にする周波数が受信周波数ｆ０ となり、最小
（分子＝０）にする周波数がトラップの共振周波数ｆ
０′となる。従って、受信周波数ｆ０ は、
＝０）にする周波数が受信周波数ｆ０ となり、最小
（分子＝０）にする周波数がトラップの共振周波数ｆ
０′となる。従って、受信周波数ｆ０ は、
【数２】
となり、トラップの共振周波数ｆ０ ′は
【数３】
となる。
【００１８】以上により、本発明の複同調回路は、周波
数に応じてインピーダンスが変化し、可変容量素子Ｃと
巻線Ｎ３′のリアクタンスが等しくなる受信周波数ｆ０
において同調し、可変容量素子Ｃと結合係数Ｋあるい
は巻数をアレンジしたＮ３２のリアクタンスが等しくな
るトラップの共振周波数ｆ０ ′において減衰を与え
る。従って、可変容量素子Ｃを変化させると、図３に示
すように、受信周波数ｆ０に応じて周波数特性全体が略
平行移動し、このときトラップの共振周波数ｆ０′も可
変容量素子Ｃの変化に応じて平行移動する。これによ
り、受信周波数ｆ０ に応じて変化するイメージ周波数
を抑圧することができる。
数に応じてインピーダンスが変化し、可変容量素子Ｃと
巻線Ｎ３′のリアクタンスが等しくなる受信周波数ｆ０
において同調し、可変容量素子Ｃと結合係数Ｋあるい
は巻数をアレンジしたＮ３２のリアクタンスが等しくな
るトラップの共振周波数ｆ０ ′において減衰を与え
る。従って、可変容量素子Ｃを変化させると、図３に示
すように、受信周波数ｆ０に応じて周波数特性全体が略
平行移動し、このときトラップの共振周波数ｆ０′も可
変容量素子Ｃの変化に応じて平行移動する。これによ
り、受信周波数ｆ０ に応じて変化するイメージ周波数
を抑圧することができる。
【００１９】また、トラップの共振周波数ｆ０ ′は、
結合係数Ｋを大きくすると計算式の分母が小さくなるの
で高域に移動し、結合係数Ｋを小さくすると分母が大き
くなるので低域に移動することが分かる。あるいは、結
合係数Ｋを固定して巻線Ｎ３２の巻数を増やすと計算式
の分母が大きくなるので低域に移動し、巻線Ｎ３２の巻
数を減らすと分母が小さくなるので高域に移動すること
がわかる。このように、結合係数Ｋあるいは巻線Ｎ３２
の巻数に幅を持たせることにより、トラップの共振周波
数ｆ０ ′をイメージ周波数帯域に合わせることができ
る。
結合係数Ｋを大きくすると計算式の分母が小さくなるの
で高域に移動し、結合係数Ｋを小さくすると分母が大き
くなるので低域に移動することが分かる。あるいは、結
合係数Ｋを固定して巻線Ｎ３２の巻数を増やすと計算式
の分母が大きくなるので低域に移動し、巻線Ｎ３２の巻
数を減らすと分母が小さくなるので高域に移動すること
がわかる。このように、結合係数Ｋあるいは巻線Ｎ３２
の巻数に幅を持たせることにより、トラップの共振周波
数ｆ０ ′をイメージ周波数帯域に合わせることができ
る。
【００２０】本発明を実施した複同調回路の特性を、図
６に示す従来回路と比較すると、図７に示すように、イ
メージ周波数付近で減衰し、ＭＷ帯域で実測した結果バ
ンド帯域内において１０ｄＢ〜４０ｄＢの改善が見られ
た。また、受信感度においても、従来回路と同等レベル
であり、他の電気特性を劣悪することなく、イメージ周
波数を抑圧している。さらに、複同調トランスの一方を
単巻トランスとしているため、従来の複同調トランスに
比べて巻数が減り、複同調トランスの小型・軽量化を実
現した。
６に示す従来回路と比較すると、図７に示すように、イ
メージ周波数付近で減衰し、ＭＷ帯域で実測した結果バ
ンド帯域内において１０ｄＢ〜４０ｄＢの改善が見られ
た。また、受信感度においても、従来回路と同等レベル
であり、他の電気特性を劣悪することなく、イメージ周
波数を抑圧している。さらに、複同調トランスの一方を
単巻トランスとしているため、従来の複同調トランスに
比べて巻数が減り、複同調トランスの小型・軽量化を実
現した。
【００２１】図８と図９に、本発明の複同調回路の変形
例を示す。図８の複同調回路は、結合タップａとＴ２の
ＧＮＤの間に巻線Ｎ３１を接続し、これと並列に巻線Ｎ
３４（Ｎ３１＋Ｎ３２）、Ｎ３３を出力タップｃを介し
て直列接続した巻線Ｎ３を接続したものである。図９の
複同調回路は、可変容量素子Ｃと並列にトラッキング補
正用の容量素子Ｃ０を接続したものである。図１０の複
同調回路は、結合巻線Ｎ２１を単独に巻いて巻線Ｎ３の
入力タップｂに直結したものである。
例を示す。図８の複同調回路は、結合タップａとＴ２の
ＧＮＤの間に巻線Ｎ３１を接続し、これと並列に巻線Ｎ
３４（Ｎ３１＋Ｎ３２）、Ｎ３３を出力タップｃを介し
て直列接続した巻線Ｎ３を接続したものである。図９の
複同調回路は、可変容量素子Ｃと並列にトラッキング補
正用の容量素子Ｃ０を接続したものである。図１０の複
同調回路は、結合巻線Ｎ２１を単独に巻いて巻線Ｎ３の
入力タップｂに直結したものである。
【００２２】
【発明の効果】以上説明したように、本発明の複同調ト
ランスは、結合巻線を有し並列に可変容量素子を接続し
て成るアンテナ同調トランスと、複数の巻線を入力タッ
プと出力タップを介して直列接続し並列に可変容量素子
を接続して成る負荷同調トランスとを、入力側と出力側
にそれぞれ配置し、前記入力タップを前記結合巻線に接
続し、前記出力タップを付加容量素子を介して増幅器に
接続する。従って、本発明によれば、負荷同調トランス
の複数の巻線の相互誘導による相互インダクタンスＭと
ＬＣによるトラップ回路を形成するので、可変容量素子
を変化させると受信周波数に連動してトラップ回路の共
振周波数も変化し、受信周波数に応じて変化するイメー
ジ周波数を抑圧することができる。また、負荷同調トラ
ンスの複数の巻線を直列接続して相互インダクタンスＭ
を引き出すので、トラップのための新たな部品を必要と
せず、経済性と信頼性が向上する。
ランスは、結合巻線を有し並列に可変容量素子を接続し
て成るアンテナ同調トランスと、複数の巻線を入力タッ
プと出力タップを介して直列接続し並列に可変容量素子
を接続して成る負荷同調トランスとを、入力側と出力側
にそれぞれ配置し、前記入力タップを前記結合巻線に接
続し、前記出力タップを付加容量素子を介して増幅器に
接続する。従って、本発明によれば、負荷同調トランス
の複数の巻線の相互誘導による相互インダクタンスＭと
ＬＣによるトラップ回路を形成するので、可変容量素子
を変化させると受信周波数に連動してトラップ回路の共
振周波数も変化し、受信周波数に応じて変化するイメー
ジ周波数を抑圧することができる。また、負荷同調トラ
ンスの複数の巻線を直列接続して相互インダクタンスＭ
を引き出すので、トラップのための新たな部品を必要と
せず、経済性と信頼性が向上する。
【００２３】また、本発明の複同調トランスは、負荷同
調トランスの複数の巻線を、その巻数と結合係数をアレ
ンジしながら２以上の巻溝を有する複数枚つばのドラム
型フェライトコアに巻回する。従って、本発明によれ
ば、巻線の巻数と結合係数によってトラップの共振周波
数が変化するので、巻数と結合係数をアレンジしてトラ
ップの共振周波数を適切にイメージ周波数付近に合わせ
ることができる。
調トランスの複数の巻線を、その巻数と結合係数をアレ
ンジしながら２以上の巻溝を有する複数枚つばのドラム
型フェライトコアに巻回する。従って、本発明によれ
ば、巻線の巻数と結合係数によってトラップの共振周波
数が変化するので、巻数と結合係数をアレンジしてトラ
ップの共振周波数を適切にイメージ周波数付近に合わせ
ることができる。
【図１】本発明を実施した複同調回路の回路図である。
【図２】本発明を実施した同調コイルの巻線図である。
【図３】本発明を実施した複同調回路の周波数特性図で
ある。
ある。
【図４】図１の簡略回路図である。
【図５】図４の等価回路図である。
【図６】従来の複同調回路の回路図である。
【図７】本発明を実施した複同調回路と従来回路の特性
を比較した図である。
を比較した図である。
【図８】本発明を実施した複同調回路の変形例である。
【図９】本発明を実施した複同調回路のその他の変形例
である。
である。
【図１０】本発明を実施した複同調回路のその他の変形
例である。
例である。
１〜２ 端子
Ｃ 可変容量素子
Ｃ′ 付加容量素子
ＣＡ キャップコア
ＣＯ トラッキング補正用容量素子
Ｄ ドラムコア
Ｄ１ 第一溝
Ｄ２ 第二溝
Ｌ３１ 自己インダクタンス
Ｌ３２ 自己インダクタンス
Ｍ 相互インダクタンス
Ｎ１ １次側巻線
Ｎ２ ２次側巻線
Ｎ２１ 結合巻線
Ｎ３，Ｎ４ 巻線
Ｎ５ 出力巻線
ａ、ｂ、ｃ タップ
Ｔ１ アンテナ同調トランス
Ｔ２ 負荷同調トランス
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04B 1/18
H03J 3/20
H04B 1/26
Claims (4)
- 【請求項１】 結合巻線を有し並列に可変容量素子を接
続して成るアンテナ同調トランスと、複数の巻線を入力
タップと出力タップを介して直列接続し並列に可変容量
素子を接続して成る負荷同調トランスとを、入力側と出
力側にそれぞれ配置し、前記入力タップを前記結合巻線
に接続し、前記出力タップを付加容量素子を介して増幅
器に接続することを特徴とするスーパヘテロダイン受信
機の複同調トランス。 - 【請求項２】 前記負荷同調トランスの複数の巻線を、
その巻数と結合係数をアレンジしながら２以上の巻溝を
有する複数枚つばのドラム型フェライトコアに巻回する
ことを特徴とする請求項１記載の複同調トランス。 - 【請求項３】 前記負荷同調トランスの両端と前記入力
タップ間の巻線の結合係数を０．３乃至０．８に設定す
ることを特徴とする請求項１記載の複同調トランス。 - 【請求項４】 前記負荷同調トランスの両端と前記出力
タップ間の巻線の結合係数を０．７乃至０．９８に設定
することを特徴とする請求項１記載の複同調トランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12386599A JP3410388B2 (ja) | 1999-04-30 | 1999-04-30 | 複同調トランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12386599A JP3410388B2 (ja) | 1999-04-30 | 1999-04-30 | 複同調トランス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000315961A JP2000315961A (ja) | 2000-11-14 |
| JP3410388B2 true JP3410388B2 (ja) | 2003-05-26 |
Family
ID=14871307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12386599A Expired - Lifetime JP3410388B2 (ja) | 1999-04-30 | 1999-04-30 | 複同調トランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3410388B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7015870B2 (en) * | 2003-04-03 | 2006-03-21 | Stmicroelectronics S.A. | Integrated bi-band inductance and applications |
-
1999
- 1999-04-30 JP JP12386599A patent/JP3410388B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000315961A (ja) | 2000-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2001280487B2 (en) | Twin coil antenna | |
| US7378943B2 (en) | Noise suppressing circuit | |
| EP1677419A1 (en) | Noise suppressor | |
| US20060220972A1 (en) | Noise suppressor | |
| AU2001280487A1 (en) | Twin coil antenna | |
| WO2005101626A1 (ja) | ノイズ抑制回路 | |
| CN104733452B (zh) | 一种变压器及其制作方法和芯片 | |
| JP3410388B2 (ja) | 複同調トランス | |
| US3942119A (en) | Multiple-transmission-channel active antenna arrangement | |
| US2322126A (en) | Loop antenna system | |
| JP3517166B2 (ja) | 複同調トランス | |
| JP3517160B2 (ja) | 複同調トランス | |
| EP1615292A1 (en) | AM antenna noise reduction | |
| JP2001126928A (ja) | アンテナ同調トランス | |
| US2262956A (en) | Antenna coupling circuits | |
| JP2000357977A (ja) | 複同調トランス | |
| JP2000324010A (ja) | アンテナ同調トランス | |
| JP3621468B2 (ja) | 多周波同調型ループアンテナ装置 | |
| JPH0652878B2 (ja) | アンテナ入力回路 | |
| JP3164567B2 (ja) | ノイズフィルタ | |
| JP3107512B2 (ja) | 高周波同調回路 | |
| CN219107400U (zh) | 射频功率放大电路以及射频前端模组 | |
| JP2004504798A (ja) | 電源フィルタ | |
| JP2006100660A (ja) | 単同調トランス | |
| US2242330A (en) | Interference suppression system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030304 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |