JP3517160B2 - 複同調トランス - Google Patents
複同調トランスInfo
- Publication number
- JP3517160B2 JP3517160B2 JP19419799A JP19419799A JP3517160B2 JP 3517160 B2 JP3517160 B2 JP 3517160B2 JP 19419799 A JP19419799 A JP 19419799A JP 19419799 A JP19419799 A JP 19419799A JP 3517160 B2 JP3517160 B2 JP 3517160B2
- Authority
- JP
- Japan
- Prior art keywords
- winding
- tuning
- tap
- double
- capacitance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Superheterodyne Receivers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アンテナインピー
ダンスと高周波増幅器の入力インピーダンスとの整合を
とリ、受信能率を高くすると共に、受信波を選択する同
調回路とイメージ妨害波を抑圧するトラップ回路を兼ね
備えるスーパヘテロダイン受信機の高周波複同調トラン
スに関する。
ダンスと高周波増幅器の入力インピーダンスとの整合を
とリ、受信能率を高くすると共に、受信波を選択する同
調回路とイメージ妨害波を抑圧するトラップ回路を兼ね
備えるスーパヘテロダイン受信機の高周波複同調トラン
スに関する。
【０００２】
【発明が解決しようとする課題】周波数変換により生じ
るイメージ周波数はスーパヘテロダイン方式特有の妨害
波である。このイメージ周波数ｆｉｍは受信波ｆ１ か
ら中間周波数ｆｉ の２倍離れた周波数であり、上側ヘ
テロダイン方式ではｆｉｍ＝ｆ１ ＋２ｆｉ 、下側ヘ
テロダイン方式ではｆｉｍ＝ｆ１ −２ｆｉ となる。
例えば、２８８ｋＨｚのＬＷ帯波を受信するとき、中間
周波数を ４５０ｋＨｚとすると、上側ヘテロダイン方
式の場合、 ２８８ｋＨｚ＋４５０ｋＨｚ×２＝１１８８ｋＨｚ の周波数がイメージ周波数となる。このため、通常５２
２ｋＨｚ〜１７１０ｋＨｚのＭＷ帯波にイメージ周波数
が入ってしまい混信する恐れがある。
るイメージ周波数はスーパヘテロダイン方式特有の妨害
波である。このイメージ周波数ｆｉｍは受信波ｆ１ か
ら中間周波数ｆｉ の２倍離れた周波数であり、上側ヘ
テロダイン方式ではｆｉｍ＝ｆ１ ＋２ｆｉ 、下側ヘ
テロダイン方式ではｆｉｍ＝ｆ１ −２ｆｉ となる。
例えば、２８８ｋＨｚのＬＷ帯波を受信するとき、中間
周波数を ４５０ｋＨｚとすると、上側ヘテロダイン方
式の場合、 ２８８ｋＨｚ＋４５０ｋＨｚ×２＝１１８８ｋＨｚ の周波数がイメージ周波数となる。このため、通常５２
２ｋＨｚ〜１７１０ｋＨｚのＭＷ帯波にイメージ周波数
が入ってしまい混信する恐れがある。
【０００３】このイメージ周波数を抑圧するには、高周
波同調コイルの段数を増やしたり、イメージ周波数に対
するトラップ回路を別に設けるなどの対策が必要とな
る。ところが、高周波同調コイルの段数を増やすと、回
路を構成する可変容量素子であるバリコンや可変容量ダ
イオードの数が増えて価格が上昇し、回路の調整も複雑
になる。また、価格の上昇を抑えるため、固定容量素子
を使用したイメージ周波数に対するトラップ回路を別に
設ける場合、特定のイメージ周波数は取り除くことがで
きても、受信周波数に応じて変化する広い受信帯域のイ
メージ周波数を固定的なトラップ回路で取り除くのは不
可能である。
波同調コイルの段数を増やしたり、イメージ周波数に対
するトラップ回路を別に設けるなどの対策が必要とな
る。ところが、高周波同調コイルの段数を増やすと、回
路を構成する可変容量素子であるバリコンや可変容量ダ
イオードの数が増えて価格が上昇し、回路の調整も複雑
になる。また、価格の上昇を抑えるため、固定容量素子
を使用したイメージ周波数に対するトラップ回路を別に
設ける場合、特定のイメージ周波数は取り除くことがで
きても、受信周波数に応じて変化する広い受信帯域のイ
メージ周波数を固定的なトラップ回路で取り除くのは不
可能である。
【０００４】そこで本発明は、できるだけ少ない部品点
数と簡単な回路構成で広い受信帯域のイメージ周波数を
一様に抑圧することができる複同調トランスを提供する
ことを目的になされたものである。
数と簡単な回路構成で広い受信帯域のイメージ周波数を
一様に抑圧することができる複同調トランスを提供する
ことを目的になされたものである。
【０００５】
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は以下のように構成した。
めに、本発明は以下のように構成した。
【０００６】すなわち、請求項１の発明は、タップａ付
き１次同調巻線と並列に可変容量素子を接続して成るア
ンテナ同調トランスと、タップｂ付き結合巻線とタップ
ｃ付き２次同調巻線を共用巻線すると共に、タップｂは
直接２次同調巻線に、タップｃはインピーダンス補正用
の付加容量素子を介して結合巻線にそれぞれ接続し、こ
れと並列に可変容量素子を接続して成る負荷同調トラン
スと、を入力側と出力側にそれぞれ配置し、１次同調巻
線のタップａを前記結合巻線に接続し、２次同調巻線の
タップｃを直流遮断用の付加容量素子を介して増幅器に
接続することを特徴とするスーパヘテロダイン受信機の
複同調トランスである。請求項２の発明は、前記負荷同
調トランスの結合巻線と２次同調巻線を、その巻数と結
合係数をアレンジしながら２以上の巻溝を有する複数枚
つばのドラム型フェライトコアに巻回することを特徴と
する請求項１記載の複同調トランスである。請求項３の
発明は、前記負荷同調トランスの結合巻線と２次同調巻
線の結合係数を０．１乃至０．７に設定することを特徴
とする請求項１記載の複同調トランスである。請求項４
の発明は、前記２次同調巻線のタップｃを介して直列接
続する巻線の結合係数を０．８５乃至１．０に設定する
ことを特徴とする請求項１記載の複同調トランスであ
る。請求項５の発明は、前記結合巻線のタップｂを介し
て直列接続する２つの巻線は、それぞれの巻き始めを同
極性にして磁束が加わり合う接続の相互誘導回路を形成
することを特徴とする請求項１記載の複同調トランスで
ある。請求項６の発明は、前記結合巻線と２次同調巻線
のタップｂ、ｃを介して直列接続する３つの巻線は、そ
れぞれの巻き始めを同極性にして磁束が加わり合う接続
の相互誘導回路を形成することを特徴とする請求項１記
載の複同調トランスである。
き１次同調巻線と並列に可変容量素子を接続して成るア
ンテナ同調トランスと、タップｂ付き結合巻線とタップ
ｃ付き２次同調巻線を共用巻線すると共に、タップｂは
直接２次同調巻線に、タップｃはインピーダンス補正用
の付加容量素子を介して結合巻線にそれぞれ接続し、こ
れと並列に可変容量素子を接続して成る負荷同調トラン
スと、を入力側と出力側にそれぞれ配置し、１次同調巻
線のタップａを前記結合巻線に接続し、２次同調巻線の
タップｃを直流遮断用の付加容量素子を介して増幅器に
接続することを特徴とするスーパヘテロダイン受信機の
複同調トランスである。請求項２の発明は、前記負荷同
調トランスの結合巻線と２次同調巻線を、その巻数と結
合係数をアレンジしながら２以上の巻溝を有する複数枚
つばのドラム型フェライトコアに巻回することを特徴と
する請求項１記載の複同調トランスである。請求項３の
発明は、前記負荷同調トランスの結合巻線と２次同調巻
線の結合係数を０．１乃至０．７に設定することを特徴
とする請求項１記載の複同調トランスである。請求項４
の発明は、前記２次同調巻線のタップｃを介して直列接
続する巻線の結合係数を０．８５乃至１．０に設定する
ことを特徴とする請求項１記載の複同調トランスであ
る。請求項５の発明は、前記結合巻線のタップｂを介し
て直列接続する２つの巻線は、それぞれの巻き始めを同
極性にして磁束が加わり合う接続の相互誘導回路を形成
することを特徴とする請求項１記載の複同調トランスで
ある。請求項６の発明は、前記結合巻線と２次同調巻線
のタップｂ、ｃを介して直列接続する３つの巻線は、そ
れぞれの巻き始めを同極性にして磁束が加わり合う接続
の相互誘導回路を形成することを特徴とする請求項１記
載の複同調トランスである。
【０００７】
【発明の実施の形態】以下に図面を参照して本発明の実
施の形態について説明する。
施の形態について説明する。
【０００８】図１に、本発明を実施したスーパヘテロダ
イン受信機の複同調回路の回路図を示す。複同調回路
は、入力側にアンテナ同調トランスＴ１と出力側に負荷
同調トランスＴ２を配置する。アンテナ同調トランスＴ
１は、インピーダンス整合用の１次入力巻線Ｎ１と同調
用のタップａ付き１次同調巻線Ｎ２を変成器結合し、１
次同調巻線Ｎ２と並列に可変容量素子Ｃと付加容量素子
Ｃ１を接続して一次共振回路を形成する。負荷同調トラ
ンスＴ２は、タップｂ付き結合巻線Ｎ３とタップｃ付き
２次同調巻線Ｎ４を共用巻線し、タップｂは２次同調巻
線Ｎ４に直結し、タップｃは付加容量素子Ｃ２を介して
結合巻線Ｎ３に接続する。そして、これらと並列に可変
容量素子Ｃを接続して二次共振回路を形成する。
イン受信機の複同調回路の回路図を示す。複同調回路
は、入力側にアンテナ同調トランスＴ１と出力側に負荷
同調トランスＴ２を配置する。アンテナ同調トランスＴ
１は、インピーダンス整合用の１次入力巻線Ｎ１と同調
用のタップａ付き１次同調巻線Ｎ２を変成器結合し、１
次同調巻線Ｎ２と並列に可変容量素子Ｃと付加容量素子
Ｃ１を接続して一次共振回路を形成する。負荷同調トラ
ンスＴ２は、タップｂ付き結合巻線Ｎ３とタップｃ付き
２次同調巻線Ｎ４を共用巻線し、タップｂは２次同調巻
線Ｎ４に直結し、タップｃは付加容量素子Ｃ２を介して
結合巻線Ｎ３に接続する。そして、これらと並列に可変
容量素子Ｃを接続して二次共振回路を形成する。
【０００９】１次入力巻線Ｎ１は、端子１をアンテナ側
（図示しない）に接続し、他端をアースする。
（図示しない）に接続し、他端をアースする。
【００１０】１次同調巻線Ｎ２は、タップａを介して巻
線Ｎ２１と巻線Ｎ２２を直列接続し、一端を可変容量素
子Ｃと付加容量素子Ｃ１に接続し、他端をアースする。
線Ｎ２１と巻線Ｎ２２を直列接続し、一端を可変容量素
子Ｃと付加容量素子Ｃ１に接続し、他端をアースする。
【００１１】結合巻線Ｎ３は、タップｂを介して巻線Ｎ
３１とＮ３２を直列接続し、一端を１次同調巻線Ｎ２の
タップａと、付加容量素子Ｃ２を介して２次同調巻線Ｎ
４のタップｃに接続し、他端をアースする。巻線Ｎ３
１、Ｎ３２は、それぞれの巻き始めを同極性にしてＮ３
１、Ｎ３２の磁束が加わり合う接続の相互誘導回路を形
成する。
３１とＮ３２を直列接続し、一端を１次同調巻線Ｎ２の
タップａと、付加容量素子Ｃ２を介して２次同調巻線Ｎ
４のタップｃに接続し、他端をアースする。巻線Ｎ３
１、Ｎ３２は、それぞれの巻き始めを同極性にしてＮ３
１、Ｎ３２の磁束が加わり合う接続の相互誘導回路を形
成する。
【００１２】２次同調巻線Ｎ４は、タップｃを介して巻
線Ｎ４１とＮ４２を直列接続し、一端を結合巻線Ｎ３の
タップｂに接続し、他端を可変容量素子Ｃに接続する。
巻線Ｎ３１、Ｎ４１、Ｎ４２は、それぞれの巻き始めを
同極性にして Ｎ３１、Ｎ４１、Ｎ４２の磁束が加わり
合う接続の相互誘導回路を形成する。なお、それぞれの
巻線の極性を明らかにするために、巻線のスタート位置
を図のドットで示す。
線Ｎ４１とＮ４２を直列接続し、一端を結合巻線Ｎ３の
タップｂに接続し、他端を可変容量素子Ｃに接続する。
巻線Ｎ３１、Ｎ４１、Ｎ４２は、それぞれの巻き始めを
同極性にして Ｎ３１、Ｎ４１、Ｎ４２の磁束が加わり
合う接続の相互誘導回路を形成する。なお、それぞれの
巻線の極性を明らかにするために、巻線のスタート位置
を図のドットで示す。
【００１３】出力は、２次同調巻線Ｎ４のタップｃから
引き出し、直流遮断用の付加容量素子Ｃ′を介してＩＣ
増幅器（図示しない）に連結する端子２に接続する。ま
た、付加容量素子Ｃ２を介して結合巻線Ｎ３の一端と１
次同調巻線Ｎ２のタップａにも接続する。これにより、
巻線Ｎ３１、Ｎ３２、Ｎ４１、Ｎ４２、付加容量素子Ｃ
２、可変容量素子Ｃによるイメージ周波数に対するトラ
ップ回路を形成する。付加容量素子Ｃ２は、図では一端
をタップａ（あるいは結合巻線Ｎ３の一端）と他端をタ
ップｃに接続しているが、一端をタップａ、ｂ間の任意
の一点と他端をタップｂ、ｃ間の任意の一点に接続して
もよい。
引き出し、直流遮断用の付加容量素子Ｃ′を介してＩＣ
増幅器（図示しない）に連結する端子２に接続する。ま
た、付加容量素子Ｃ２を介して結合巻線Ｎ３の一端と１
次同調巻線Ｎ２のタップａにも接続する。これにより、
巻線Ｎ３１、Ｎ３２、Ｎ４１、Ｎ４２、付加容量素子Ｃ
２、可変容量素子Ｃによるイメージ周波数に対するトラ
ップ回路を形成する。付加容量素子Ｃ２は、図では一端
をタップａ（あるいは結合巻線Ｎ３の一端）と他端をタ
ップｃに接続しているが、一端をタップａ、ｂ間の任意
の一点と他端をタップｂ、ｃ間の任意の一点に接続して
もよい。
【００１４】巻線Ｎ３１、Ｎ３２、Ｎ４１、Ｎ４２は、
図２に示すように、キャップコアＣＡを有する３枚つば
ドラムコアＤの第一溝Ｄ１と第二溝Ｄ２に巻回する。こ
のとき巻線Ｎ３１、Ｎ３２、Ｎ４１、Ｎ４２の巻数と干
渉度をアレンジし、巻線Ｎ３とＮ４の結合係数を０．１
〜０．７に設定し、巻線Ｎ４１とＮ４２の結合係数を
０．８５〜１．０に設定する。
図２に示すように、キャップコアＣＡを有する３枚つば
ドラムコアＤの第一溝Ｄ１と第二溝Ｄ２に巻回する。こ
のとき巻線Ｎ３１、Ｎ３２、Ｎ４１、Ｎ４２の巻数と干
渉度をアレンジし、巻線Ｎ３とＮ４の結合係数を０．１
〜０．７に設定し、巻線Ｎ４１とＮ４２の結合係数を
０．８５〜１．０に設定する。
【００１５】本発明を実施した複同調回路は以上のよう
な構成で、端子１に加えられた入力信号を一次共振回路
と二次共振回路に導き、可変容量素子Ｃを変化させて特
定の受信周波数に同調させる。同時に、入力信号に混入
したイメージ妨害波を巻線Ｎ３１、Ｎ３２、 Ｎ４１、
Ｎ４２、付加容量素子Ｃ２、可変容量素子Ｃによるトラ
ップ回路により減衰する。
な構成で、端子１に加えられた入力信号を一次共振回路
と二次共振回路に導き、可変容量素子Ｃを変化させて特
定の受信周波数に同調させる。同時に、入力信号に混入
したイメージ妨害波を巻線Ｎ３１、Ｎ３２、 Ｎ４１、
Ｎ４２、付加容量素子Ｃ２、可変容量素子Ｃによるトラ
ップ回路により減衰する。
【００１６】可変容量素子Ｃの容量を変化させると、図
３に示すように、受信周波数に応じて周波数特性全体が
略平行移動し、トラップ回路の共振周波数もバンド帯域
内において平行移動してイメージ周波数を抑圧する。
３に示すように、受信周波数に応じて周波数特性全体が
略平行移動し、トラップ回路の共振周波数もバンド帯域
内において平行移動してイメージ周波数を抑圧する。
【００１７】以下に、トラップ回路の共振周波数が受信
周波数に応じて移動する理由を具体的に説明する。図１
の負荷同調トランスＴ２の二次共振回路を考えやすくす
るために、以下のように回路を簡略化する。まず、図４
に示すように、タップｂ、ｃを入出力共通にしてタップ
ｃとし、結合巻線Ｎ３の巻線Ｎ３２を省略する。これに
より、巻線Ｎ３１、Ｎ４１を単一巻線Ｎ４３に置き換
え、タップｃを介して巻線Ｎ４３と巻線Ｎ４２を直列接
続する。また、交流バイパスコンデンサＣ′は、バンド
帯域内のインピーダンスが略０となって無視でき、巻線
Ｎ２１はインダクタンスを無限大と仮定して省略する。
さらに、付加容量素子Ｃ２についてはとりあえず除外
して考える。
周波数に応じて移動する理由を具体的に説明する。図１
の負荷同調トランスＴ２の二次共振回路を考えやすくす
るために、以下のように回路を簡略化する。まず、図４
に示すように、タップｂ、ｃを入出力共通にしてタップ
ｃとし、結合巻線Ｎ３の巻線Ｎ３２を省略する。これに
より、巻線Ｎ３１、Ｎ４１を単一巻線Ｎ４３に置き換
え、タップｃを介して巻線Ｎ４３と巻線Ｎ４２を直列接
続する。また、交流バイパスコンデンサＣ′は、バンド
帯域内のインピーダンスが略０となって無視でき、巻線
Ｎ２１はインダクタンスを無限大と仮定して省略する。
さらに、付加容量素子Ｃ２についてはとりあえず除外
して考える。
【００１８】ここで巻線Ｎ４３、Ｎ４２に電流を流す
と、流れる電流は同じ方向に流れて磁束が加わり合い、
それに従って巻線Ｎ４３、Ｎ４２の自己インダクタンス
Ｌ４３、Ｌ４２はＬ４３′、Ｌ４２′に変わり、巻線
Ｎ４３、Ｎ４２の相互インダクタンスをＭ（Ｍ＞０）と
すると、 Ｌ４３′＝Ｌ４３＋Ｍ Ｌ４２′＝Ｌ４２＋Ｍ となる。ここで、 Ｌ４３ ＝Ｌ４３′−Ｍ Ｌ４２ ＝Ｌ４２′−Ｍ であるから、巻線Ｎ４３、Ｎ４２は、等価的にＬ４
３′、Ｌ４２′と直列に−Ｍを接続する回路を形成す
る。
と、流れる電流は同じ方向に流れて磁束が加わり合い、
それに従って巻線Ｎ４３、Ｎ４２の自己インダクタンス
Ｌ４３、Ｌ４２はＬ４３′、Ｌ４２′に変わり、巻線
Ｎ４３、Ｎ４２の相互インダクタンスをＭ（Ｍ＞０）と
すると、 Ｌ４３′＝Ｌ４３＋Ｍ Ｌ４２′＝Ｌ４２＋Ｍ となる。ここで、 Ｌ４３ ＝Ｌ４３′−Ｍ Ｌ４２ ＝Ｌ４２′−Ｍ であるから、巻線Ｎ４３、Ｎ４２は、等価的にＬ４
３′、Ｌ４２′と直列に−Ｍを接続する回路を形成す
る。
【００１９】以上により、図４の回路を等価回路に置き
換えて可変容量素子ＣのキャパシタンスをＣとすると、
図５に示すように、−Ｍと直列にＬ４３′とＬ４２′＋
Ｃの並列回路を接続し、入力信号とアース回路の間にー
Ｍ、Ｌ４３′、Ｌ４２′、Ｃによるトラップ回路を形成
する。
換えて可変容量素子ＣのキャパシタンスをＣとすると、
図５に示すように、−Ｍと直列にＬ４３′とＬ４２′＋
Ｃの並列回路を接続し、入力信号とアース回路の間にー
Ｍ、Ｌ４３′、Ｌ４２′、Ｃによるトラップ回路を形成
する。
【００２０】この等価回路のインピーダンスＺを計算す
ると、
ると、
【数１】
となる。この等価回路のインピーダンスＺを最大（分母
＝０）にする周波数が受信周波数ｆ０ となり、最小
（分子＝０）にする周波数がトラップの共振周波数ｆ
０′となる。従って、受信周波数ｆ０ は、
＝０）にする周波数が受信周波数ｆ０ となり、最小
（分子＝０）にする周波数がトラップの共振周波数ｆ
０′となる。従って、受信周波数ｆ０ は、
【数２】
となり、トラップの共振周波数ｆ０ ′は
【数３】
となる。
【００２１】以上により、本発明の複同調回路は、周波
数に応じてインピーダンスが変化し、可変容量素子Ｃと
巻線Ｎ３１、Ｎ４１、Ｎ４２のリアクタンスが等しくな
る受信周波数ｆ０ において同調し、可変容量素子Ｃと
結合係数Ｋあるいは巻数をアレンジしたＮ４２のリアク
タンスが等しくなるトラップの共振周波数ｆ０ ′にお
いて減衰を与える。従って、可変容量素子Ｃを変化させ
ると、図３に示すように、受信周波数ｆ０に応じて周波
数特性全体が略平行移動し、このときトラップの共振周
波数ｆ０′も可変容量素子Ｃの変化に応じて平行移動す
る。これにより、受信周波数ｆ０ に応じて変化するイ
メージ周波数を抑圧することができる。
数に応じてインピーダンスが変化し、可変容量素子Ｃと
巻線Ｎ３１、Ｎ４１、Ｎ４２のリアクタンスが等しくな
る受信周波数ｆ０ において同調し、可変容量素子Ｃと
結合係数Ｋあるいは巻数をアレンジしたＮ４２のリアク
タンスが等しくなるトラップの共振周波数ｆ０ ′にお
いて減衰を与える。従って、可変容量素子Ｃを変化させ
ると、図３に示すように、受信周波数ｆ０に応じて周波
数特性全体が略平行移動し、このときトラップの共振周
波数ｆ０′も可変容量素子Ｃの変化に応じて平行移動す
る。これにより、受信周波数ｆ０ に応じて変化するイ
メージ周波数を抑圧することができる。
【００２２】計算式より、トラップ回路のリアクタンス
は同調回路のリアクタンスに比べて小さいので、可変容
量素子Ｃの容量が大きい低周波領域ではトラップの共振
周波数ｆ０ ′の移動幅は小さいが、可変容量素子Ｃの
容量が小さい高周波領域では移動幅が大きくなってより
高域に移動する。例えば、受信周波数ｆ０ ＝９９９ｋ
Ｈｚでトラップの共振周波数ｆ０ ′＝１８９９ｋＨｚ
の場合、より高い受信周波数ｆ０ ＝１４０４ｋＨｚに
対してはトラップの共振周波数ｆ０ ′＝２３０４ｋＨ
ｚ以上となる。このため、減衰帯域がイメージ周波数よ
り高くなってトラップが甘くなる。
は同調回路のリアクタンスに比べて小さいので、可変容
量素子Ｃの容量が大きい低周波領域ではトラップの共振
周波数ｆ０ ′の移動幅は小さいが、可変容量素子Ｃの
容量が小さい高周波領域では移動幅が大きくなってより
高域に移動する。例えば、受信周波数ｆ０ ＝９９９ｋ
Ｈｚでトラップの共振周波数ｆ０ ′＝１８９９ｋＨｚ
の場合、より高い受信周波数ｆ０ ＝１４０４ｋＨｚに
対してはトラップの共振周波数ｆ０ ′＝２３０４ｋＨ
ｚ以上となる。このため、減衰帯域がイメージ周波数よ
り高くなってトラップが甘くなる。
【００２３】そこで、図１に示すように、付加容量素子
Ｃ２を巻線Ｎ３２、Ｎ４１と並列に接続する。付加容量
素子Ｃ２を追加した分、トラップ回路と同調回路のリア
クタンスは共に大きくなるが、トラップ回路の方がより
大きくなるので、トラップの共振周波数ｆ０ ′は受信
周波数ｆ０ に比べてより低域に移動する。これによ
り、トラップの減衰帯域をイメージ周波数に近付けるこ
とができる。
Ｃ２を巻線Ｎ３２、Ｎ４１と並列に接続する。付加容量
素子Ｃ２を追加した分、トラップ回路と同調回路のリア
クタンスは共に大きくなるが、トラップ回路の方がより
大きくなるので、トラップの共振周波数ｆ０ ′は受信
周波数ｆ０ に比べてより低域に移動する。これによ
り、トラップの減衰帯域をイメージ周波数に近付けるこ
とができる。
【００２４】付加容量素子Ｃ２を追加すると負荷同調ト
ランスＴ２の受信周波数ｆ０ が低域に移動するため、
アンテナ同調トランスＴ１の受信周波数ｆ０ もこれに
合わせて低くし、そのために付加容量素子Ｃ１を追加す
る。付加容量素子Ｃ２の容量が小さい場合は、受信周波
数ｆ０ もほとんど変化しないので、付加容量素子Ｃ１
を追加しないこともある。
ランスＴ２の受信周波数ｆ０ が低域に移動するため、
アンテナ同調トランスＴ１の受信周波数ｆ０ もこれに
合わせて低くし、そのために付加容量素子Ｃ１を追加す
る。付加容量素子Ｃ２の容量が小さい場合は、受信周波
数ｆ０ もほとんど変化しないので、付加容量素子Ｃ１
を追加しないこともある。
【００２５】また、トラップの共振周波数ｆ０ ′は、
結合係数Ｋを大きくすると計算式の分母が小さくなるの
で高域に移動し、結合係数Ｋを小さくすると分母が大き
くなるので低域に移動することが分かる。あるいは、結
合係数Ｋを固定して巻線Ｎ４２の巻数を増やすと計算式
の分母が大きくなるので低域に移動し、巻線Ｎ４２の巻
数を減らすと分母が小さくなるので高域に移動すること
がわかる。このように、結合係数Ｋあるいは巻線Ｎ４２
の巻数に幅を持たせることにより、トラップの共振周波
数ｆ０ ′をイメージ周波数帯域に合わせることができ
る。
結合係数Ｋを大きくすると計算式の分母が小さくなるの
で高域に移動し、結合係数Ｋを小さくすると分母が大き
くなるので低域に移動することが分かる。あるいは、結
合係数Ｋを固定して巻線Ｎ４２の巻数を増やすと計算式
の分母が大きくなるので低域に移動し、巻線Ｎ４２の巻
数を減らすと分母が小さくなるので高域に移動すること
がわかる。このように、結合係数Ｋあるいは巻線Ｎ４２
の巻数に幅を持たせることにより、トラップの共振周波
数ｆ０ ′をイメージ周波数帯域に合わせることができ
る。
【００２６】本発明を実施した複同調回路の特性を、図
６に示す従来回路と比較すると、図７に示すように、イ
メージ周波数付近で減衰し、ＭＷ帯域で実測した結果バ
ンド帯域内において２０ｄＢ〜４５ｄＢの改善が見られ
た。また、受信感度においても、従来回路と同等レベル
であり、他の電気特性を劣悪することなく、イメージ周
波数を抑圧している。さらに、複同調トランスの一方の
負荷同調トランスは、共用巻線のため従来に比べて大幅
に巻数が減り、複同調トランスの小型・軽量化を実現し
た。
６に示す従来回路と比較すると、図７に示すように、イ
メージ周波数付近で減衰し、ＭＷ帯域で実測した結果バ
ンド帯域内において２０ｄＢ〜４５ｄＢの改善が見られ
た。また、受信感度においても、従来回路と同等レベル
であり、他の電気特性を劣悪することなく、イメージ周
波数を抑圧している。さらに、複同調トランスの一方の
負荷同調トランスは、共用巻線のため従来に比べて大幅
に巻数が減り、複同調トランスの小型・軽量化を実現し
た。
【００２７】図８〜１１に、本発明の複同調回路の変形
例を示す。図８の複同調回路は、タップｂ、ｂ′付き２
次同調巻線Ｎ５と出力巻線Ｎ４１を変成器結合し、タッ
プａ、ｂ′を介して１次同調巻線Ｎ２と２次同調巻線Ｎ
５を接続する。そして、タップｂ′は付加容量素子Ｃ２
を介して出力巻線Ｎ４１の一端に接続すると共に、タッ
プｂを出力巻線Ｎ４１の他端に接続し、２次同調巻線Ｎ
５と並列に可変容量素子Ｃを接続して二次共振回路を形
成したものである。タップｂの位置は、トラップ位置補
正のため、タップｂ′までの範囲で変更することがあ
る。
例を示す。図８の複同調回路は、タップｂ、ｂ′付き２
次同調巻線Ｎ５と出力巻線Ｎ４１を変成器結合し、タッ
プａ、ｂ′を介して１次同調巻線Ｎ２と２次同調巻線Ｎ
５を接続する。そして、タップｂ′は付加容量素子Ｃ２
を介して出力巻線Ｎ４１の一端に接続すると共に、タッ
プｂを出力巻線Ｎ４１の他端に接続し、２次同調巻線Ｎ
５と並列に可変容量素子Ｃを接続して二次共振回路を形
成したものである。タップｂの位置は、トラップ位置補
正のため、タップｂ′までの範囲で変更することがあ
る。
【００２８】図９の複同調回路は、図１の回路の可変容
量素子Ｃと並列にトラッキング補正用の容量素子Ｃ０を
接続したものである。
量素子Ｃと並列にトラッキング補正用の容量素子Ｃ０を
接続したものである。
【００２９】図１０の複同調回路は、図１の回路の巻線
Ｎ２１を単独に巻き、タップａを省いて結合巻線Ｎ３に
直結したものである。
Ｎ２１を単独に巻き、タップａを省いて結合巻線Ｎ３に
直結したものである。
【００３０】図１１の複同調回路は、図１の回路の付加
容量素子Ｃ２をタップｂ、ｃ間に接続したものである。
容量素子Ｃ２をタップｂ、ｃ間に接続したものである。
【００３１】
【発明の効果】以上説明したように、本発明の複同調ト
ランスは、タップａ付き１次同調巻線と並列に可変容量
素子を接続して成るアンテナ同調トランスと、タップｂ
付き結合巻線とタップｃ付き２次同調巻線を共用巻線す
ると共に、タップｂは直接２次同調巻線に、タップｃは
インピーダンス補正用の付加容量素子を介して結合巻線
にそれぞれ接続し、これと並列に可変容量素子を接続し
て成る負荷同調トランスと、を入力側と出力側にそれぞ
れ配置し、１次同調巻線のタップａを前記結合巻線に接
続し、２次同調巻線のタップｃを直流遮断用の付加容量
素子を介して増幅器に接続する。従って、本発明によれ
ば、負荷同調トランスの共用巻線の相互誘導による相互
インダクタンスＭとＬＣによるトラップ回路を形成する
ので、可変容量素子を変化させると受信周波数に連動し
てトラップ回路の共振周波数も変化し、受信周波数に応
じて変化するイメージ周波数を抑圧することができる。
さらに、インピーダンス補正用の付加容量素子がトラッ
プの共振周波数を低域に移動させるので、トラップの減
衰帯域をよりイメージ周波数に近付けることができる。
また、負荷同調トランスを共用巻線してそれぞれ相互イ
ンダクタンスＭを引き出すので、トラップのための新た
な部品を必要とせず、経済的と信頼性が向上する。
ランスは、タップａ付き１次同調巻線と並列に可変容量
素子を接続して成るアンテナ同調トランスと、タップｂ
付き結合巻線とタップｃ付き２次同調巻線を共用巻線す
ると共に、タップｂは直接２次同調巻線に、タップｃは
インピーダンス補正用の付加容量素子を介して結合巻線
にそれぞれ接続し、これと並列に可変容量素子を接続し
て成る負荷同調トランスと、を入力側と出力側にそれぞ
れ配置し、１次同調巻線のタップａを前記結合巻線に接
続し、２次同調巻線のタップｃを直流遮断用の付加容量
素子を介して増幅器に接続する。従って、本発明によれ
ば、負荷同調トランスの共用巻線の相互誘導による相互
インダクタンスＭとＬＣによるトラップ回路を形成する
ので、可変容量素子を変化させると受信周波数に連動し
てトラップ回路の共振周波数も変化し、受信周波数に応
じて変化するイメージ周波数を抑圧することができる。
さらに、インピーダンス補正用の付加容量素子がトラッ
プの共振周波数を低域に移動させるので、トラップの減
衰帯域をよりイメージ周波数に近付けることができる。
また、負荷同調トランスを共用巻線してそれぞれ相互イ
ンダクタンスＭを引き出すので、トラップのための新た
な部品を必要とせず、経済的と信頼性が向上する。
【００３２】また、本発明の複同調トランスは、負荷同
調トランスの共用巻線を、その巻数と結合係数をアレン
ジしながら２以上の巻溝を有する複数枚つばのドラム型
フェライトコアに巻回する。さらに、負荷同調トランス
の共用巻線は、それぞれの巻き始めを同極性にして磁束
が加わり合う接続の相互誘導回路を形成する。従って、
本発明によれば、負荷同調トランスの共用巻線の巻数と
結合係数によってトラップの共振周波数が変化するの
で、インピーダンス補正用の付加容量素子と共に巻数と
結合係数をアレンジしてトラップの共振周波数を適切に
イメージ周波数付近に合わせることができる。
調トランスの共用巻線を、その巻数と結合係数をアレン
ジしながら２以上の巻溝を有する複数枚つばのドラム型
フェライトコアに巻回する。さらに、負荷同調トランス
の共用巻線は、それぞれの巻き始めを同極性にして磁束
が加わり合う接続の相互誘導回路を形成する。従って、
本発明によれば、負荷同調トランスの共用巻線の巻数と
結合係数によってトラップの共振周波数が変化するの
で、インピーダンス補正用の付加容量素子と共に巻数と
結合係数をアレンジしてトラップの共振周波数を適切に
イメージ周波数付近に合わせることができる。
【図１】本発明を実施した複同調回路の回路図である。
【図２】本発明を実施した同調コイルの巻線図である。
【図３】本発明を実施した複同調回路の周波数特性図で
ある。
ある。
【図４】図１の簡略回路図である。
【図５】図４の等価回路図である。
【図６】従来の複同調回路の回路図である。
【図７】本発明を実施した複同調回路と従来回路の特性
を比較した図である。
を比較した図である。
【図８】本発明を実施した複同調回路の変形例である。
【図９】本発明を実施した複同調回路のその他の変形例
である。
である。
【図１０】本発明を実施した複同調回路のその他の変形
例である。
例である。
【図１１】本発明を実施した複同調回路のその他の変形
例である。
例である。
１〜２ 端子
Ｃ 可変容量素子
Ｃ′、Ｃ１、Ｃ２ 付加容量素子
Ｃ０ トラッキング補正用容量素子
Ｄ ドラムコア
Ｄ１ 第一溝
Ｄ２ 第二溝
ＣＡ キャップコア
Ｌ４２、Ｌ４３ 自己インダクタンス
−Ｍ 相互インダクタンス
Ｎ１ １次入力巻線
Ｎ２ １次同調巻線
Ｎ３ 結合巻線
Ｎ４ ２次同調巻線
Ｎ４１ 出力巻線
Ｎ５ ２次同調巻線
ａ、ｂ、ｂ′、ｃ タップ
Ｔ１ アンテナ同調トランス
Ｔ２ 負荷同調トランス
フロントページの続き
(56)参考文献 特開2000−315961（ＪＰ，Ａ)
特開2000−324010（ＪＰ，Ａ)
特開2000−357977（ＪＰ，Ａ)
特開 平10−209816（ＪＰ，Ａ)
特開 平９−153772（ＪＰ，Ａ)
実開 平５−4639（ＪＰ，Ｕ)
実開 平２−137124（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03J 3/20 - 3/24
H03J 5/24
H04B 1/18
H04B 1/26
Claims (6)
- 【請求項１】 タップａ付き１次同調巻線と並列に可変
容量素子を接続して成るアンテナ同調トランスと、 タップｂ付き結合巻線とタップｃ付き２次同調巻線を共
用巻線すると共に、 タップｂは直接２次同調巻線に、タップｃはインピーダ
ンス補正用の付加容量素子を介して結合巻線にそれぞれ
接続し、 これと並列に可変容量素子を接続して成る負荷同調トラ
ンスと、を入力側と出力側にそれぞれ配置し、 １次同調巻線のタップａを前記結合巻線に接続し、 ２次同調巻線のタップｃを直流遮断用の付加容量素子を
介して増幅器に接続することを特徴とするスーパヘテロ
ダイン受信機の複同調トランス。 - 【請求項２】 前記負荷同調トランスの結合巻線と２次
同調巻線を、その巻数と結合係数をアレンジしながら２
以上の巻溝を有する複数枚つばのドラム型フェライトコ
アに巻回することを特徴とする請求項１記載の複同調ト
ランス。 - 【請求項３】 前記負荷同調トランスの結合巻線と２次
同調巻線の結合係数を０．１乃至０．７に設定すること
を特徴とする請求項１記載の複同調トランス。 - 【請求項４】 前記２次同調巻線のタップｃを介して直
列接続する巻線の結合係数を０．８５乃至１．０に設定
することを特徴とする請求項１記載の複同調トランス。 - 【請求項５】 前記結合巻線のタップｂを介して直列接
続する２つの巻線は、それぞれの巻き始めを同極性にし
て磁束が加わり合う接続の相互誘導回路を形成すること
を特徴とする請求項１記載の複同調トランス。 - 【請求項６】 前記結合巻線と２次同調巻線のタップ
ｂ、ｃを介して直列接続する３つの巻線は、それぞれの
巻き始めを同極性にして磁束が加わり合う接続の相互誘
導回路を形成することを特徴とする請求項１記載の複同
調トランス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19419799A JP3517160B2 (ja) | 1999-07-08 | 1999-07-08 | 複同調トランス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19419799A JP3517160B2 (ja) | 1999-07-08 | 1999-07-08 | 複同調トランス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024481A JP2001024481A (ja) | 2001-01-26 |
| JP3517160B2 true JP3517160B2 (ja) | 2004-04-05 |
Family
ID=16320576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19419799A Expired - Fee Related JP3517160B2 (ja) | 1999-07-08 | 1999-07-08 | 複同調トランス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3517160B2 (ja) |
-
1999
- 1999-07-08 JP JP19419799A patent/JP3517160B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001024481A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258728A (en) | Antenna circuit for a multi-band antenna | |
| US7193869B2 (en) | Noise suppressor | |
| US7403403B2 (en) | Noise suppressor | |
| CN104733452B (zh) | 一种变压器及其制作方法和芯片 | |
| JPH11154843A (ja) | インピーダンス調整器のシステムおよび方法 | |
| US2322126A (en) | Loop antenna system | |
| JP3517166B2 (ja) | 複同調トランス | |
| JP3517160B2 (ja) | 複同調トランス | |
| US3942119A (en) | Multiple-transmission-channel active antenna arrangement | |
| JP3410388B2 (ja) | 複同調トランス | |
| US5285177A (en) | Antenna sharing device using mutually coupled resonant circuits | |
| US11017941B2 (en) | Isolation transformer with low unwanted resonances, energy transfer device having an isolation transformer and energy transfer device for wireless transfer of energy having an isolation transformer | |
| EP1615292A1 (en) | AM antenna noise reduction | |
| JP2001126928A (ja) | アンテナ同調トランス | |
| JP2000357977A (ja) | 複同調トランス | |
| US2262956A (en) | Antenna coupling circuits | |
| JP2000324010A (ja) | アンテナ同調トランス | |
| JP3107512B2 (ja) | 高周波同調回路 | |
| JP2004504798A (ja) | 電源フィルタ | |
| US2159546A (en) | Antenna coupling device for radio receivers | |
| US20220059279A1 (en) | Coil device, circuit element module, and electronic device | |
| RU190840U1 (ru) | Многовитковая приемопередающая антенна | |
| JP3084221B2 (ja) | 高周波同調回路 | |
| JP3118411B2 (ja) | 同調回路 | |
| JP2006100660A (ja) | 単同調トランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040122 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |