JP3401326B2 - 低利得バイポーラトランジスタに対する補償を行ったバンドギャップ電圧および電流基準回路および補償方法 - Google Patents
低利得バイポーラトランジスタに対する補償を行ったバンドギャップ電圧および電流基準回路および補償方法Info
- Publication number
- JP3401326B2 JP3401326B2 JP13593094A JP13593094A JP3401326B2 JP 3401326 B2 JP3401326 B2 JP 3401326B2 JP 13593094 A JP13593094 A JP 13593094A JP 13593094 A JP13593094 A JP 13593094A JP 3401326 B2 JP3401326 B2 JP 3401326B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- base
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子回路に関し、特に
電圧および電流基準回路に関する。
電圧および電流基準回路に関する。
【０００２】
【従来の技術】電圧および電流基準回路は、電子回路の
適用において、多くの応用を有する。する。バンドギャ
ップ基準回路は、電圧または電流の基準を供給するため
の、通常の回路による解決を与える。図１は、従来技術
のバンドギャップ回路１０を示し、この回路は、１９７
１年２月発行のＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏ
ｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、第ｓｃ６巻、
第１号に所載のＷｉｌｄｅｒ，Ｒｏｂｅｒｔ Ｊ．著
「ＩＣ電圧調整器における新しい発展（Ｎｅｗ Ｄｅｖ
ｅｌｏｐｍｅｎｔｓ ｉｎ ＩＣ Ｖｏｌｔａｇｅ Ｒ
ｅｇｕｌａｔｏｒｓ）」に説明されているように動作す
る。Ｍ１およびＭ２は、バイポーラ電流ミラーとして構
成されているＱ１およびＱ２へ電流を供給する、標準的
なＭＯＳ電流ミラーとして作用する。Ｑ１およびＱ２
は、異なる寸法に作られており、従って、それらは同じ
電流を伝導するが、それらは異なる電流密度を有する。
従って、それらのＶbe電圧には差があり、その差はＲ１
を通る電流に反映される。Ｖoutは、Ｒ２を通る電流
と、Ｑ３のベース−エミッタ電圧Ｖbeとの関数である電
圧基準である。Ｒ２を通る電流はＭ２から鏡映されるの
で、Ｍ３を通る電流はＱ１とＱ２との間の▲ＶbeとＲ１
との関数であることがわかる。従って、Ｖout は以下の
ように、Ｑ１とＱ２との間の▲Ｖbeと、抵抗値Ｒ１とＲ
２との比と、Ｑ３のＶ beとの関数である。
適用において、多くの応用を有する。する。バンドギャ
ップ基準回路は、電圧または電流の基準を供給するため
の、通常の回路による解決を与える。図１は、従来技術
のバンドギャップ回路１０を示し、この回路は、１９７
１年２月発行のＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏ
ｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、第ｓｃ６巻、
第１号に所載のＷｉｌｄｅｒ，Ｒｏｂｅｒｔ Ｊ．著
「ＩＣ電圧調整器における新しい発展（Ｎｅｗ Ｄｅｖ
ｅｌｏｐｍｅｎｔｓ ｉｎ ＩＣ Ｖｏｌｔａｇｅ Ｒ
ｅｇｕｌａｔｏｒｓ）」に説明されているように動作す
る。Ｍ１およびＭ２は、バイポーラ電流ミラーとして構
成されているＱ１およびＱ２へ電流を供給する、標準的
なＭＯＳ電流ミラーとして作用する。Ｑ１およびＱ２
は、異なる寸法に作られており、従って、それらは同じ
電流を伝導するが、それらは異なる電流密度を有する。
従って、それらのＶbe電圧には差があり、その差はＲ１
を通る電流に反映される。Ｖoutは、Ｒ２を通る電流
と、Ｑ３のベース−エミッタ電圧Ｖbeとの関数である電
圧基準である。Ｒ２を通る電流はＭ２から鏡映されるの
で、Ｍ３を通る電流はＱ１とＱ２との間の▲ＶbeとＲ１
との関数であることがわかる。従って、Ｖout は以下の
ように、Ｑ１とＱ２との間の▲Ｖbeと、抵抗値Ｒ１とＲ
２との比と、Ｑ３のＶ beとの関数である。
【０００３】
【数１】Ｖout ＝Ｉ（Ｍ３）* Ｒ２＋Ｖbe（Ｑ３）
および、
【数２】
ただし、
【数３】▲Ｖbe＝Ｖbe（Ｑ２）−Ｖbe（Ｑ１）．
Ｉ（Ｍ３）に▲Ｖbe／Ｒ１を代入すると、
【数４】
Ｖout ＝（Ｒ２／Ｒ１）* ▲Ｖbe＋Ｖbe（Ｑ３）．
が得られる。
【０００４】もしＲ１とＲ２との比が適切に設定されれ
ば、Ｖout はゼロの温度係数を有する。この比は全ての
温度依存性を取り入れたＶout に対する方程式を取り、
温度について微分し、その方程式をゼロに置くことによ
って決定される。これは、バンドギャップ基準回路の技
術に習熟した者とって公知のことである。従来技術の回
路１０についての上述の説明は、Ｉc （Ｑ２）がほぼＩ
e （Ｑ２）であるように、Ｑ１およびＱ２の利得（また
はｈFE）が十分に高いことを仮定している。しかし、多
くの場合、これは正当な仮定ではない。集積回路におい
ては、ｈFEは一定のプロセスにおいてある程度の大きさ
変化しうる。さらに、ｈFEは温度の強い関数であり、−
５５°Ｃから１２５°Ｃまでに４Ｘだけ増加しうる。低
いｈFEを考慮すると、以下の方程式が回路１０を表す。
ば、Ｖout はゼロの温度係数を有する。この比は全ての
温度依存性を取り入れたＶout に対する方程式を取り、
温度について微分し、その方程式をゼロに置くことによ
って決定される。これは、バンドギャップ基準回路の技
術に習熟した者とって公知のことである。従来技術の回
路１０についての上述の説明は、Ｉc （Ｑ２）がほぼＩ
e （Ｑ２）であるように、Ｑ１およびＱ２の利得（また
はｈFE）が十分に高いことを仮定している。しかし、多
くの場合、これは正当な仮定ではない。集積回路におい
ては、ｈFEは一定のプロセスにおいてある程度の大きさ
変化しうる。さらに、ｈFEは温度の強い関数であり、−
５５°Ｃから１２５°Ｃまでに４Ｘだけ増加しうる。低
いｈFEを考慮すると、以下の方程式が回路１０を表す。
【０００５】
【数５】Ｖout ＝Ｉ（Ｍ３）* Ｒ２＋Ｖbe（Ｑ３）
および、
【数６】Ｉ（Ｍ３）＝Ｉ（Ｍ２）＝Ｉc （Ｑ２）
および、
【数７】Ｉc （Ｑ２）＝Ｉe （Ｑ２）−Ｉb （Ｑ２）
従って、
【数８】Ｉc （Ｑ２）＝▲Ｖbe／Ｒ１−Ｉb （Ｑ２）
および、
【数９】Ｖout ＝（Ｒ２／Ｒ１）* ▲Ｖbe＋Ｖbe（Ｑ
３）−Ｒ２* Ｉb （Ｑ２）．
３）−Ｒ２* Ｉb （Ｑ２）．
【０００６】従って、誤差項が存在し、さらにこの誤差
項は、ｈFEが温度によって変化するのに伴ってＩb （Ｑ
２）が変化するため、温度の関数であることがわかる。
この誤差項は、回路１０の電圧基準としての性能を劣化
させる。
項は、ｈFEが温度によって変化するのに伴ってＩb （Ｑ
２）が変化するため、温度の関数であることがわかる。
この誤差項は、回路１０の電圧基準としての性能を劣化
させる。
【０００７】図２は、「βヘルパ（ｂｅｔａ−ｈｅｌｐ
ｅｒ）」としてＮＭＯＳトランジスタＭ４を組込んだ、
本技術分野に習熟した者にとって公知のバンドギャップ
回路２０を示す。Ｍ４はβ（ｈFE）への依存性を減少さ
せて、Ｑ１のコレクタ端子が必要する電流を最小化する
ことにより、Ｑ１とＱ２との間の電流の正確な「鏡映」
を実現し、Ｑ１およびＱ２へベース駆動を供給する。Ｍ
４はその点では効果的であるが、それはＱ２の低ｈFEに
関連するＶout における誤差項を解消しない。
ｅｒ）」としてＮＭＯＳトランジスタＭ４を組込んだ、
本技術分野に習熟した者にとって公知のバンドギャップ
回路２０を示す。Ｍ４はβ（ｈFE）への依存性を減少さ
せて、Ｑ１のコレクタ端子が必要する電流を最小化する
ことにより、Ｑ１とＱ２との間の電流の正確な「鏡映」
を実現し、Ｑ１およびＱ２へベース駆動を供給する。Ｍ
４はその点では効果的であるが、それはＱ２の低ｈFEに
関連するＶout における誤差項を解消しない。
【０００８】同じ誤差現象は、バンドギャップ電流基準
回路にも存在する。すなわち、バイポーラトランジスタ
が低い利得を示す時は、それらのコレクタ電流と、それ
らのエミッタ電流との間にかなりの電流差が存在する。
エミッタ電流は、電流基準の安定化を実現するために用
いられるものであるから、低い利得によるコレクタ電流
とエミッタ電流との間の差は、安定した電流基準の実現
においてかなりの誤差を生ぜしめる。
回路にも存在する。すなわち、バイポーラトランジスタ
が低い利得を示す時は、それらのコレクタ電流と、それ
らのエミッタ電流との間にかなりの電流差が存在する。
エミッタ電流は、電流基準の安定化を実現するために用
いられるものであるから、低い利得によるコレクタ電流
とエミッタ電流との間の差は、安定した電流基準の実現
においてかなりの誤差を生ぜしめる。
【０００９】
【発明が解決しようとする課題】本発明は、バンドギャ
ップ電圧および電流基準回路における低利得バイポーラ
トランジスタの否定的効果を減少させる補償の方法およ
び回路を提供することを目的とする。本発明の他の諸目
的および諸利点は、本技術分野において通常の習熟度を
有する者にとっては、添付図面と共に以下の詳述を参照
すれば明らかになるはずである。
ップ電圧および電流基準回路における低利得バイポーラ
トランジスタの否定的効果を減少させる補償の方法およ
び回路を提供することを目的とする。本発明の他の諸目
的および諸利点は、本技術分野において通常の習熟度を
有する者にとっては、添付図面と共に以下の詳述を参照
すれば明らかになるはずである。
【００１０】
【課題を解決するための手段】バンドギャップ基準回路
３０は、電流発生回路３２と、電流発生回路３２に接続
された電圧発生回路３４と、電流発生回路３２および電
圧発生回路３４に接続された補償回路３６とを含む。電
流発生回路３２は電流を電圧発生回路３４へ供給し、電
圧発生回路３４はその電流を電圧に翻訳する。補償回路
３６は電流発生回路３２を監視し、電圧発生回路３４へ
付加電流を供給する。電圧発生回路３４はその付加電流
を受け、それを付加電圧に翻訳する。電流発生回路３２
が受ける電流によって発生せしめられる電圧と、補償回
路３６が受ける付加電流によって発生せしめられる付加
電圧と、の和が安定した基準電圧を生じる。
３０は、電流発生回路３２と、電流発生回路３２に接続
された電圧発生回路３４と、電流発生回路３２および電
圧発生回路３４に接続された補償回路３６とを含む。電
流発生回路３２は電流を電圧発生回路３４へ供給し、電
圧発生回路３４はその電流を電圧に翻訳する。補償回路
３６は電流発生回路３２を監視し、電圧発生回路３４へ
付加電流を供給する。電圧発生回路３４はその付加電流
を受け、それを付加電圧に翻訳する。電流発生回路３２
が受ける電流によって発生せしめられる電圧と、補償回
路３６が受ける付加電流によって発生せしめられる付加
電圧と、の和が安定した基準電圧を生じる。
【００１１】
【実施例】図３は、本発明の実施例である低利得補償済
バンドギャップ電圧基準回路３０を示す概略図である。
回路３０は、Ｖccに接続されたソースと、ＰＭＯＳトラ
ンジスタＭ２のゲートに接続されたゲートと、をもった
ＰＭＯＳトランジスタＭ１を有する。Ｍ１のドレイン
は、バイポーラトランジスタＱ１のコレクタと、ＮＭＯ
ＳトランジスタＭ４のゲートと、に接続されている。Ｍ
４のソースは、Ｑ１のベースと、バイポーラトランジス
タＱ２のベースと、に接続されている。Ｑ１のエミッタ
は回路の接地に接続され、Ｑ２のエミッタは抵抗Ｒ１に
接続され、一方抵抗Ｒ１はさらに回路の接地に接続され
ている。Ｑ２のコレクタは、Ｍ２のドレインに接続され
ている。Ｍ２のゲートは、そのドレインに接続され、ま
たさらにＰＭＯＳトランジスタＭ３のゲートにも接続さ
れている。Ｍ３のソースは、Ｖccに接続され、またその
ドレインは、抵抗Ｒ２の第１端子に接続されている。Ｒ
２の第２端子は、バイポーラトランジスタＱ３のコレク
タに接続されている。Ｑ３のコレクタは、そのゲートに
接続され、Ｑ３のエミッタは、回路の接地に接続されて
いる。Ｍ４のドレインは、ＰＭＯＳトランジスタＭ５の
ドレインに接続されている。Ｍ５のドレインは、そのゲ
ートと、ＰＭＯＳトランジスタＭ６のゲートと、に接続
されている。Ｍ５のソースはＶccに接続され、Ｍ６のソ
ースもＶccに接続されている。Ｍ６のドレインはＲ２の
第１端子に接続され、回路３０の出力端子Ｖout を形成
する。
バンドギャップ電圧基準回路３０を示す概略図である。
回路３０は、Ｖccに接続されたソースと、ＰＭＯＳトラ
ンジスタＭ２のゲートに接続されたゲートと、をもった
ＰＭＯＳトランジスタＭ１を有する。Ｍ１のドレイン
は、バイポーラトランジスタＱ１のコレクタと、ＮＭＯ
ＳトランジスタＭ４のゲートと、に接続されている。Ｍ
４のソースは、Ｑ１のベースと、バイポーラトランジス
タＱ２のベースと、に接続されている。Ｑ１のエミッタ
は回路の接地に接続され、Ｑ２のエミッタは抵抗Ｒ１に
接続され、一方抵抗Ｒ１はさらに回路の接地に接続され
ている。Ｑ２のコレクタは、Ｍ２のドレインに接続され
ている。Ｍ２のゲートは、そのドレインに接続され、ま
たさらにＰＭＯＳトランジスタＭ３のゲートにも接続さ
れている。Ｍ３のソースは、Ｖccに接続され、またその
ドレインは、抵抗Ｒ２の第１端子に接続されている。Ｒ
２の第２端子は、バイポーラトランジスタＱ３のコレク
タに接続されている。Ｑ３のコレクタは、そのゲートに
接続され、Ｑ３のエミッタは、回路の接地に接続されて
いる。Ｍ４のドレインは、ＰＭＯＳトランジスタＭ５の
ドレインに接続されている。Ｍ５のドレインは、そのゲ
ートと、ＰＭＯＳトランジスタＭ６のゲートと、に接続
されている。Ｍ５のソースはＶccに接続され、Ｍ６のソ
ースもＶccに接続されている。Ｍ６のドレインはＲ２の
第１端子に接続され、回路３０の出力端子Ｖout を形成
する。
【００１２】図４は、本発明の別の実施例である低利得
補償済バンドギャップ電流基準回路４０を示す概略図で
ある。回路４０は、Ｖccに接続されたソースと、ＰＭＯ
ＳトランジスタＭ８のゲートに接続されたゲートと、を
もったＰＭＯＳトランジスタＭ７を有する。Ｍ７のドレ
インは、バイポーラトランジスタＱ４のコレクタと、Ｎ
ＭＯＳトランジスタＭ１２のゲートと、に接続されてい
る。Ｍ１２のソースは、Ｑ４のベースと、バイポーラト
ランジスタＱ５のベースと、に接続されている。Ｑ４の
エミッタは回路の接地に接続され、Ｑ５のエミッタは抵
抗Ｒ３に接続され、一方抵抗Ｒ３はさらに回路の接地に
接続されている。Ｑ５のコレクタは、Ｍ８のドレインに
接続されている。Ｍ８のドレインはまた、そのゲートに
も接続されている。Ｍ８のゲートはまた、ＰＭＯＳトラ
ンジスタＭ９のゲートにも接続されている。Ｍ９のソー
スはＶccに接続されている。Ｍ１２のドレインは、ＰＭ
ＯＳトランジスタＭ１０のドレインに接続されている。
Ｍ１０のドレインは、そのゲートと、ＰＭＯＳトランジ
スタＭ１１のゲートと、に接続されている。Ｍ１０のソ
ースはＶccに接続され、Ｍ１１のソースもＶccに接続さ
れている。Ｍ１１のドレインはＭ９のドレインに接続さ
れ、回路４０の出力端子を形成する。
補償済バンドギャップ電流基準回路４０を示す概略図で
ある。回路４０は、Ｖccに接続されたソースと、ＰＭＯ
ＳトランジスタＭ８のゲートに接続されたゲートと、を
もったＰＭＯＳトランジスタＭ７を有する。Ｍ７のドレ
インは、バイポーラトランジスタＱ４のコレクタと、Ｎ
ＭＯＳトランジスタＭ１２のゲートと、に接続されてい
る。Ｍ１２のソースは、Ｑ４のベースと、バイポーラト
ランジスタＱ５のベースと、に接続されている。Ｑ４の
エミッタは回路の接地に接続され、Ｑ５のエミッタは抵
抗Ｒ３に接続され、一方抵抗Ｒ３はさらに回路の接地に
接続されている。Ｑ５のコレクタは、Ｍ８のドレインに
接続されている。Ｍ８のドレインはまた、そのゲートに
も接続されている。Ｍ８のゲートはまた、ＰＭＯＳトラ
ンジスタＭ９のゲートにも接続されている。Ｍ９のソー
スはＶccに接続されている。Ｍ１２のドレインは、ＰＭ
ＯＳトランジスタＭ１０のドレインに接続されている。
Ｍ１０のドレインは、そのゲートと、ＰＭＯＳトランジ
スタＭ１１のゲートと、に接続されている。Ｍ１０のソ
ースはＶccに接続され、Ｍ１１のソースもＶccに接続さ
れている。Ｍ１１のドレインはＭ９のドレインに接続さ
れ、回路４０の出力端子を形成する。
【００１３】ここで、図３の回路３０の働きについて説
明する。Ｍ１およびＭ２は電流ミラーを形成する。それ
らは同じＷ／Ｌトランジスタ寸法比を有するので、それ
らは同じ量の電流を供給する。Ｑ１およびＱ２も電流ミ
ラーを形成する。しかし、Ｑ１およびＱ２の寸法は異な
り（この実施例においては、Ｑ１はＱ２の４倍大き
い）、異なる電流密度を与える。すなわち、Ｑ２の電流
密度Ｊ２は、Ｑ１の電流密度Ｊ１の４倍大きい。電流密
度の差は、Ｑ１およびＱ２のベース−エミッタ電圧（Ｖ
be）の差を与える。
明する。Ｍ１およびＭ２は電流ミラーを形成する。それ
らは同じＷ／Ｌトランジスタ寸法比を有するので、それ
らは同じ量の電流を供給する。Ｑ１およびＱ２も電流ミ
ラーを形成する。しかし、Ｑ１およびＱ２の寸法は異な
り（この実施例においては、Ｑ１はＱ２の４倍大き
い）、異なる電流密度を与える。すなわち、Ｑ２の電流
密度Ｊ２は、Ｑ１の電流密度Ｊ１の４倍大きい。電流密
度の差は、Ｑ１およびＱ２のベース−エミッタ電圧（Ｖ
be）の差を与える。
【００１４】
【数１０】Ｖb （Ｑ１）＝Ｖb （Ｑ２），
であるから、
【数１１】
Ｖbe（Ｑ１）＝Ｖbe（Ｑ２）＋Ｉe （Ｑ２）* Ｒ１
または、
【数１２】▲Ｖbe＝Ｖbe（Ｑ１）−Ｖbe（Ｑ２）＝Ｉe
（Ｑ２）* Ｒ１． となる。
（Ｑ２）* Ｒ１． となる。
【００１５】従って、Ｑ１およびＱ２のベース−エミッ
タ電圧の差（Ｖbe（Ｑ１）−Ｖbe（Ｑ２））は、Ｒ１の
両端間に存在する電圧によって示される。Ｍ２がＱ２へ
供給する電流は、Ｍ３へ鏡映される。この特定の実施例
においては、Ｍ３およびＭ２は同じＷ／Ｌ寸法比を有す
るので、それらは同じ量の電流を伝導する。Ｍ３はＲ２
およびＱ３に給電し、それはＲ２における電圧降下と、
Ｑ３におけるＶbe（Ｑ３）の電圧降下と、を与える。そ
のわけは、Ｑ３がダイオードとしてバイアスされている
からである。
タ電圧の差（Ｖbe（Ｑ１）−Ｖbe（Ｑ２））は、Ｒ１の
両端間に存在する電圧によって示される。Ｍ２がＱ２へ
供給する電流は、Ｍ３へ鏡映される。この特定の実施例
においては、Ｍ３およびＭ２は同じＷ／Ｌ寸法比を有す
るので、それらは同じ量の電流を伝導する。Ｍ３はＲ２
およびＱ３に給電し、それはＲ２における電圧降下と、
Ｑ３におけるＶbe（Ｑ３）の電圧降下と、を与える。そ
のわけは、Ｑ３がダイオードとしてバイアスされている
からである。
【００１６】Ｍ４は、Ｑ１のコレクタ電流振幅に実質的
に影響を及ぼすことなく、Ｑ１およびＱ２に対するベー
ス駆動を行う「βヘルパ」である。しかし、Ｍ４は、従
来技術のβヘルパ構成におけるようにＶccに接続されて
おらず、Ｍ５に接続されている。Ｍ５およびＭ６は、電
流ミラーとして作用し、低利得補償において決定的な役
割を演ずる。Ｍ５は、ベース駆動のためにＭ４へ電流を
供給するので、それは任意の１時刻におけるＱ１および
Ｑ２のβ（ｈFE）または利得を間接的に感知する。その
わけは、次の関係が成立するからである。
に影響を及ぼすことなく、Ｑ１およびＱ２に対するベー
ス駆動を行う「βヘルパ」である。しかし、Ｍ４は、従
来技術のβヘルパ構成におけるようにＶccに接続されて
おらず、Ｍ５に接続されている。Ｍ５およびＭ６は、電
流ミラーとして作用し、低利得補償において決定的な役
割を演ずる。Ｍ５は、ベース駆動のためにＭ４へ電流を
供給するので、それは任意の１時刻におけるＱ１および
Ｑ２のβ（ｈFE）または利得を間接的に感知する。その
わけは、次の関係が成立するからである。
【００１７】
【数１３】Ｉ（Ｍ４）＝Ｉb （Ｑ１）＋Ｉb （Ｑ２）．
【００１８】もしＩb （Ｑ１）およびＩb （Ｑ２）が大
きい電流であれば、Ｉb ＝Ｉc ／ｈ FEであるために、Ｑ
１およびＱ２のｈFEまたは利得は小さいと結論されう
る。しかし、もしＩb （Ｑ１）およびＩb （Ｑ２）が小
さい電流であれば、同じ関係から、Ｑ１およびＱ２のｈ
FEは大きいと結論されうる。いずれの場合においても、
ｈFEに比例し、温度の強い関数である誤差項が存在する
ことが知られている。この誤差項は近似的に次の関係に
よって与えられる。
きい電流であれば、Ｉb ＝Ｉc ／ｈ FEであるために、Ｑ
１およびＱ２のｈFEまたは利得は小さいと結論されう
る。しかし、もしＩb （Ｑ１）およびＩb （Ｑ２）が小
さい電流であれば、同じ関係から、Ｑ１およびＱ２のｈ
FEは大きいと結論されうる。いずれの場合においても、
ｈFEに比例し、温度の強い関数である誤差項が存在する
ことが知られている。この誤差項は近似的に次の関係に
よって与えられる。
【００１９】
【数１４】
【００２０】Ｍ４はＩb （Ｑ１）およびＩb （Ｑ２）を
供給するので、またＱ１およびＱ２はほぼ同じ電流、Ｉ
b （Ｑ１）＝Ｉb （Ｑ２）を伝導するので、Ｍ４を通る
電流は２＊Ｉb （Ｑ２）として表されうる。Ｍ５は、Ｗ
／Ｌ寸法比においてＭ６の寸法の２倍であるように設計
されており、従ってＭ６はＭ５の半分の電流を伝導す
る。Ｍ５は２＊Ｉb （Ｑ２）を伝導するので、Ｍ６はＩ
b （Ｑ２）を伝導する。Ｍ６はこの電流をＲ２へ供給
し、Ｍ３からの電流に付加する。Ｍ６の（振幅Ｉb（Ｑ
２）の）電流はＲ２に、次式によって与えられる量の追
加の電圧降下を与える。
供給するので、またＱ１およびＱ２はほぼ同じ電流、Ｉ
b （Ｑ１）＝Ｉb （Ｑ２）を伝導するので、Ｍ４を通る
電流は２＊Ｉb （Ｑ２）として表されうる。Ｍ５は、Ｗ
／Ｌ寸法比においてＭ６の寸法の２倍であるように設計
されており、従ってＭ６はＭ５の半分の電流を伝導す
る。Ｍ５は２＊Ｉb （Ｑ２）を伝導するので、Ｍ６はＩ
b （Ｑ２）を伝導する。Ｍ６はこの電流をＲ２へ供給
し、Ｍ３からの電流に付加する。Ｍ６の（振幅Ｉb（Ｑ
２）の）電流はＲ２に、次式によって与えられる量の追
加の電圧降下を与える。
【００２１】
【数１５】
【００２２】この追加の電圧降下は、Ｑ２の低ｈFEに起
因する誤差項（−Ｉb （Ｑ２）＊Ｒ２）を相殺すること
に注意すべきである。さらに、Ｑ２のｈFEは温度によ
り、または半導体処理により変化するので、Ｑ１および
Ｑ２のために必要なベース駆動もまた変化する。Ｍ４
は、必要とされるベース駆動をＭ５から動的に供給す
る。Ｍ６は、Ｍ５の半分の振幅の電流を絶えず供給する
ので、Ｍ６は誤差項を相殺するのに必要な電流を供給す
るように動的に調節を行う。このようにして、回路３０
は、１つのプロセスまたは公称温度に対して最適化され
るのではなく、プロセスおよび温度が変化しても低利得
補償を与えるように動的に調節を行う。
因する誤差項（−Ｉb （Ｑ２）＊Ｒ２）を相殺すること
に注意すべきである。さらに、Ｑ２のｈFEは温度によ
り、または半導体処理により変化するので、Ｑ１および
Ｑ２のために必要なベース駆動もまた変化する。Ｍ４
は、必要とされるベース駆動をＭ５から動的に供給す
る。Ｍ６は、Ｍ５の半分の振幅の電流を絶えず供給する
ので、Ｍ６は誤差項を相殺するのに必要な電流を供給す
るように動的に調節を行う。このようにして、回路３０
は、１つのプロセスまたは公称温度に対して最適化され
るのではなく、プロセスおよび温度が変化しても低利得
補償を与えるように動的に調節を行う。
【００２３】図３の議論から、Ｍ１、Ｍ２、Ｍ４、Ｑ
１、Ｑ２、およびＲ１が電流発生回路３２として作用
し、Ｍ２において形成される電流が、この電流発生回路
によって発生せしめられる電流であることがわかる。ま
た、Ｍ３、Ｒ２、およびＱ３が電圧発生回路３４として
作用し、この回路が、電流発生回路３２から電流を取
り、それを電圧に翻訳することもわかる。さらに、Ｍ５
およびＭ６が、電流発生回路３２内のＱ１およびＱ２の
ベース駆動を測定する補償回路３６を形成し、Ｑ１およ
びＱ２のベース電流に比例する付加電流を作り、その付
加電流を電圧発生回路３４へ供給し、電圧発生回路３４
はその付加電流を取入れて付加電圧に翻訳することがわ
かる。この付加電圧は、電流発生回路３２が、低利得バ
イポーラトランジスタＱ１およびＱ２のために生じる誤
差を相殺する。たとえ高利得バイポーラトランジスタを
用いても、バイポーラトランジスタの利得が有限である
ことにより小さい誤差が存在するはずであることに注意
すべきである。電圧調整器のような高性能のものへの応
用において、この補償方法は、電圧および電流基準回路
における有限利得のバイポーラトランジスタに関連する
誤差を解消する。
１、Ｑ２、およびＲ１が電流発生回路３２として作用
し、Ｍ２において形成される電流が、この電流発生回路
によって発生せしめられる電流であることがわかる。ま
た、Ｍ３、Ｒ２、およびＱ３が電圧発生回路３４として
作用し、この回路が、電流発生回路３２から電流を取
り、それを電圧に翻訳することもわかる。さらに、Ｍ５
およびＭ６が、電流発生回路３２内のＱ１およびＱ２の
ベース駆動を測定する補償回路３６を形成し、Ｑ１およ
びＱ２のベース電流に比例する付加電流を作り、その付
加電流を電圧発生回路３４へ供給し、電圧発生回路３４
はその付加電流を取入れて付加電圧に翻訳することがわ
かる。この付加電圧は、電流発生回路３２が、低利得バ
イポーラトランジスタＱ１およびＱ２のために生じる誤
差を相殺する。たとえ高利得バイポーラトランジスタを
用いても、バイポーラトランジスタの利得が有限である
ことにより小さい誤差が存在するはずであることに注意
すべきである。電圧調整器のような高性能のものへの応
用において、この補償方法は、電圧および電流基準回路
における有限利得のバイポーラトランジスタに関連する
誤差を解消する。
【００２４】次に、図４に示されている別の実施例の回
路４０の働きを説明する。Ｍ７およびＭ８は、電流ミラ
ーを形成する。それらの双方は同じＷ／Ｌトランジスタ
比を有するので、それらは同じ電流を伝導する。Ｑ４お
よびＱ５もまたバイポーラトランジスタ電流ミラーを形
成するが、寸法は異なる。それらの双方は、同じ電流を
伝導するが、寸法が異なるので、それらは異なる電流密
度を有する。この実施例においてはＱ５はＱ４の４倍大
きいので、Ｑ４における電流密度Ｊ４は、Ｑ５における
電流密度Ｊ５の４倍大きい。電流密度のこの差は、ベー
ス−エミッタ電圧の差を作る。このベース−エミッタ電
圧の差は、Ｒ３における電圧降下として現れる。Ｍ９
は、Ｍ７とＭ８とに接続され、それらと共に電流ミラー
を形成する。Ｍ９はＭ７と同じＷ／Ｌ寸法比を有するの
で、Ｍ９は同じ電流を伝導する。Ｍ９のドレインは、回
路４０の出力Ｉout を形成し、安定した基準電流を供給
する。
路４０の働きを説明する。Ｍ７およびＭ８は、電流ミラ
ーを形成する。それらの双方は同じＷ／Ｌトランジスタ
比を有するので、それらは同じ電流を伝導する。Ｑ４お
よびＱ５もまたバイポーラトランジスタ電流ミラーを形
成するが、寸法は異なる。それらの双方は、同じ電流を
伝導するが、寸法が異なるので、それらは異なる電流密
度を有する。この実施例においてはＱ５はＱ４の４倍大
きいので、Ｑ４における電流密度Ｊ４は、Ｑ５における
電流密度Ｊ５の４倍大きい。電流密度のこの差は、ベー
ス−エミッタ電圧の差を作る。このベース−エミッタ電
圧の差は、Ｒ３における電圧降下として現れる。Ｍ９
は、Ｍ７とＭ８とに接続され、それらと共に電流ミラー
を形成する。Ｍ９はＭ７と同じＷ／Ｌ寸法比を有するの
で、Ｍ９は同じ電流を伝導する。Ｍ９のドレインは、回
路４０の出力Ｉout を形成し、安定した基準電流を供給
する。
【００２５】Ｍ１２は、Ｑ４のコレクタから取出される
電流を著しく減少させることにより、低利得バイポーラ
トランジスタの否定的効果の減少を助け、Ｑ４およびＱ
５に対して十分なベース駆動を与えるβヘルパデバイス
である。しかし、Ｍ１２のドレインは、従来技術の構成
におけるようにＶccに接続されてはおらず、Ｍ１０に接
続されている。Ｍ１０およびＭ１１は電流ミラーを形成
し、Ｍ１０は、Ｍ１２がＱ４およびＱ５へ十分なベース
駆動を供給するのに必要とする電流を与える。Ｑ４およ
びＱ５は整合していて、同じ電流を伝導するので、Ｍ１
２が供給するベース電流はＱ４とＱ５とへ平等に配分さ
れる。従って、Ｉb （Ｑ４）＝Ｉb （Ｑ５）であり、Ｍ
１２を通る電流は、次のように表される。
電流を著しく減少させることにより、低利得バイポーラ
トランジスタの否定的効果の減少を助け、Ｑ４およびＱ
５に対して十分なベース駆動を与えるβヘルパデバイス
である。しかし、Ｍ１２のドレインは、従来技術の構成
におけるようにＶccに接続されてはおらず、Ｍ１０に接
続されている。Ｍ１０およびＭ１１は電流ミラーを形成
し、Ｍ１０は、Ｍ１２がＱ４およびＱ５へ十分なベース
駆動を供給するのに必要とする電流を与える。Ｑ４およ
びＱ５は整合していて、同じ電流を伝導するので、Ｍ１
２が供給するベース電流はＱ４とＱ５とへ平等に配分さ
れる。従って、Ｉb （Ｑ４）＝Ｉb （Ｑ５）であり、Ｍ
１２を通る電流は、次のように表される。
【００２６】
【数１６】
Ｍ１１は、Ｍ１０における半分のＷ／Ｌ寸法比を有する
ように設計されている。従って、Ｍ１１はＭ１０の半分
の電流を伝導する。
ように設計されている。従って、Ｍ１１はＭ１０の半分
の電流を伝導する。
【数１７】Ｉ（Ｍ１０）＝２* Ｉb （Ｑ５）
であるから、
【数１８】Ｉ（Ｍ１１）＝Ｉb （Ｑ５）．
である。
【００２７】Ｍ９はＭ８における電流を鏡映し、かつＩ
（Ｍ８）＝Ｉc （Ｑ５）であるから、低利得トランジス
タにおいてはＩe （Ｑ５）とＩc （Ｑ５）との間にはか
なりの偏差が存在し、Ｉe （Ｑ５）が基準電流として反
映されるべき所望電流であるから、Ｉc （Ｑ５）とＩe
（Ｑ５）との間の誤差を反映するＩb （Ｑ５）が、誤差
を解消するためにＭ９の伝導電流に加算されなくてらな
らないことは明らかである。Ｍ１１は、Ｉb （Ｑ５）を
Ｉout に与え、低利得バイポーラトランジスタＱ５にお
ける誤差を補償する。さらに、Ｉb （Ｑ５）は温度の強
い関数なので、変化に動的に反応して適切な補償を行う
機構が存在することが決定的に重要である。Ｍ１０は、
Ｍ１２へのその電流を、Ｑ４およびＱ５が必要とするベ
ース駆動に依存して動的に変化させるので、Ｍ１１の電
流もまた、回路４０が温度またはプロセスの変化に応じ
て効果的な補償を行うように、動的なＩb （Ｑ５）を供
給すべく変化する。
（Ｍ８）＝Ｉc （Ｑ５）であるから、低利得トランジス
タにおいてはＩe （Ｑ５）とＩc （Ｑ５）との間にはか
なりの偏差が存在し、Ｉe （Ｑ５）が基準電流として反
映されるべき所望電流であるから、Ｉc （Ｑ５）とＩe
（Ｑ５）との間の誤差を反映するＩb （Ｑ５）が、誤差
を解消するためにＭ９の伝導電流に加算されなくてらな
らないことは明らかである。Ｍ１１は、Ｉb （Ｑ５）を
Ｉout に与え、低利得バイポーラトランジスタＱ５にお
ける誤差を補償する。さらに、Ｉb （Ｑ５）は温度の強
い関数なので、変化に動的に反応して適切な補償を行う
機構が存在することが決定的に重要である。Ｍ１０は、
Ｍ１２へのその電流を、Ｑ４およびＱ５が必要とするベ
ース駆動に依存して動的に変化させるので、Ｍ１１の電
流もまた、回路４０が温度またはプロセスの変化に応じ
て効果的な補償を行うように、動的なＩb （Ｑ５）を供
給すべく変化する。
【００２８】以上においては、本発明をここでの実施例
に関連して説明してきたが、この説明は、限定的な意味
に解釈されるべきではない。本発明の開示された実施例
および他の実施例のさまざまな改変は、本技術分野に習
熟した者にとっては、本発明の説明を参照すれば明らか
になるはずである。従って、添付の特許請求の範囲は、
本発明の真の範囲に属するいかなるそのような改変また
は実施例をも含むように考慮されている。
に関連して説明してきたが、この説明は、限定的な意味
に解釈されるべきではない。本発明の開示された実施例
および他の実施例のさまざまな改変は、本技術分野に習
熟した者にとっては、本発明の説明を参照すれば明らか
になるはずである。従って、添付の特許請求の範囲は、
本発明の真の範囲に属するいかなるそのような改変また
は実施例をも含むように考慮されている。
【００２９】以上の説明に関して更に以下の項を開示す
る。 （１）バイポーラトランジスタを有する電流発生回路
と、該電流発生回路に接続された電圧発生回路と、前記
電流発生回路と前記電圧発生回路とに接続された補償回
路であって、該補償回路が前記電流発生回路の電流振幅
を監視し、該電流発生回路の該電流振幅に応答して前記
電圧発生回路へ付加電流を供給し、該付加電流が該電圧
発生回路に付加電圧を作り、該付加電圧が前記バイポー
ラトランジスタの有限の利得に関連する誤差を相殺する
振幅を有する、前記補償回路と、を含む、バンドギャッ
プ基準回路。
る。 （１）バイポーラトランジスタを有する電流発生回路
と、該電流発生回路に接続された電圧発生回路と、前記
電流発生回路と前記電圧発生回路とに接続された補償回
路であって、該補償回路が前記電流発生回路の電流振幅
を監視し、該電流発生回路の該電流振幅に応答して前記
電圧発生回路へ付加電流を供給し、該付加電流が該電圧
発生回路に付加電圧を作り、該付加電圧が前記バイポー
ラトランジスタの有限の利得に関連する誤差を相殺する
振幅を有する、前記補償回路と、を含む、バンドギャッ
プ基準回路。
【００３０】（２）前記電流発生回路が、第１脚および
第２脚を有する電流ミラーと、前記電流ミラーの前記第
１脚に接続されたコレクタ端子、回路の接地に接続され
たエミッタ端子、およびベース端子を有する第１バイポ
ーラトランジスタと、前記電流ミラーの前記第２脚に接
続されたコレクタ端子、前記第１バイポーラトランジス
タの前記ベース端子に接続されたベース端子、およびエ
ミッタ端子を有する第２バイポーラトランジスタであっ
て、前記第１バイポーラトランジスタと異なる寸法を有
する該第２バイポーラトランジスタと、第１端子および
第２端子を有する第１抵抗であって、該第１端子が前記
第２バイポーラトランジスタの前記エミッタ端子に接続
され、該第２端子が回路の接地に接続されている前記第
１抵抗と、第１端子、第２端子、および制御端子を有す
るβヘルパトランジスタであって、該第１端子が前記補
償回路に接続され、該第２端子が前記第１バイポーラト
ランジスタの前記ベース端子に接続され、前記制御端子
が前記第１バイポーラトランジスタのコレクタ端子に接
続され該βヘルパトランジスタが前記電流ミラーの前記
第１脚の電流を実質的に減少させることなく前記第１お
よび第２バイポーラトランジスタへベース駆動を与える
ようになっている、前記βヘルパトランジスタと、を含
み、前記電流ミラーの前記第２脚に、前記第１および第
２バイポーラトランジスタのベース−エミッタ電圧の差
と前記第１抵抗の大きさとの関数である電流を発生せし
める動作を行い、前記第１および第２バイポーラトラン
ジスタの前記ベース−エミッタ電圧の差が、前記第１お
よび第２バイポーラトランジスタにおけるそれらの寸法
の相違による電流密度の相違に起因する、第１項記載の
回路。
第２脚を有する電流ミラーと、前記電流ミラーの前記第
１脚に接続されたコレクタ端子、回路の接地に接続され
たエミッタ端子、およびベース端子を有する第１バイポ
ーラトランジスタと、前記電流ミラーの前記第２脚に接
続されたコレクタ端子、前記第１バイポーラトランジス
タの前記ベース端子に接続されたベース端子、およびエ
ミッタ端子を有する第２バイポーラトランジスタであっ
て、前記第１バイポーラトランジスタと異なる寸法を有
する該第２バイポーラトランジスタと、第１端子および
第２端子を有する第１抵抗であって、該第１端子が前記
第２バイポーラトランジスタの前記エミッタ端子に接続
され、該第２端子が回路の接地に接続されている前記第
１抵抗と、第１端子、第２端子、および制御端子を有す
るβヘルパトランジスタであって、該第１端子が前記補
償回路に接続され、該第２端子が前記第１バイポーラト
ランジスタの前記ベース端子に接続され、前記制御端子
が前記第１バイポーラトランジスタのコレクタ端子に接
続され該βヘルパトランジスタが前記電流ミラーの前記
第１脚の電流を実質的に減少させることなく前記第１お
よび第２バイポーラトランジスタへベース駆動を与える
ようになっている、前記βヘルパトランジスタと、を含
み、前記電流ミラーの前記第２脚に、前記第１および第
２バイポーラトランジスタのベース−エミッタ電圧の差
と前記第１抵抗の大きさとの関数である電流を発生せし
める動作を行い、前記第１および第２バイポーラトラン
ジスタの前記ベース−エミッタ電圧の差が、前記第１お
よび第２バイポーラトランジスタにおけるそれらの寸法
の相違による電流密度の相違に起因する、第１項記載の
回路。
【００３１】（３）前記電流ミラーが、第１端子、第２
端子、および制御端子を有する第１ＭＯＳトランジスタ
であって、該第１端子が電圧源に接続され、該第２端子
が前記第１バイポーラトランジスタの前記コレクタ端子
に接続されて前記電流ミラーの前記第１脚と、前記第１
ＭＯＳトランジスタの前記第２端子に接続された制御端
子とを形成する、前記第１ＭＯＳトランジスタと、第１
端子、第２端子、および制御端子を有する第２ＭＯＳト
ランジスタであって、該第１端子が電圧源に接続され、
該第２端子が前記第２バイポーラトランジスタの前記コ
レクタ端子に接続されて前記電流ミラーの前記第２脚
と、前記第１ＭＯＳトランジスタの前記制御端子に接続
された制御端子とを形成する、前記第２ＭＯＳトランジ
スタと、を含む、第２項記載の回路。
端子、および制御端子を有する第１ＭＯＳトランジスタ
であって、該第１端子が電圧源に接続され、該第２端子
が前記第１バイポーラトランジスタの前記コレクタ端子
に接続されて前記電流ミラーの前記第１脚と、前記第１
ＭＯＳトランジスタの前記第２端子に接続された制御端
子とを形成する、前記第１ＭＯＳトランジスタと、第１
端子、第２端子、および制御端子を有する第２ＭＯＳト
ランジスタであって、該第１端子が電圧源に接続され、
該第２端子が前記第２バイポーラトランジスタの前記コ
レクタ端子に接続されて前記電流ミラーの前記第２脚
と、前記第１ＭＯＳトランジスタの前記制御端子に接続
された制御端子とを形成する、前記第２ＭＯＳトランジ
スタと、を含む、第２項記載の回路。
【００３２】（４）前記電圧発生回路が、第１端子、第
２端子、および制御端子を有する第３ＭＯＳトランジス
タであって、該第１端子が電圧源に接続され、該制御端
子が前記電流発生回路に接続されている前記ＭＯＳトラ
ンジスタと、第１端子および第２端子を有する第２抵抗
であって、該第１端子が前記第３ＭＯＳトランジスタの
前記第２端子に接続され、該第２端子が回路の接地に接
続されている前記第２抵抗と、を含み、前記第３ＭＯＳ
トランジスタを電流ミラーとして用い、前記電流発生回
路からの電流を鏡映し、該電流発生回路からの該電流
を、該電流を前記第２抵抗を経て伝導することによっ
て、電圧に翻訳し、それによって前記第２抵抗の前記第
１端子が前記バンドギャップ電圧基準回路の出力を形成
するように動作する、第１項記載の回路。
２端子、および制御端子を有する第３ＭＯＳトランジス
タであって、該第１端子が電圧源に接続され、該制御端
子が前記電流発生回路に接続されている前記ＭＯＳトラ
ンジスタと、第１端子および第２端子を有する第２抵抗
であって、該第１端子が前記第３ＭＯＳトランジスタの
前記第２端子に接続され、該第２端子が回路の接地に接
続されている前記第２抵抗と、を含み、前記第３ＭＯＳ
トランジスタを電流ミラーとして用い、前記電流発生回
路からの電流を鏡映し、該電流発生回路からの該電流
を、該電流を前記第２抵抗を経て伝導することによっ
て、電圧に翻訳し、それによって前記第２抵抗の前記第
１端子が前記バンドギャップ電圧基準回路の出力を形成
するように動作する、第１項記載の回路。
【００３３】（５）前記第２抵抗が、第１端子および第
２端子を有する抵抗であって、該第１端子が前記第２抵
抗の前記第１端子を形成する該抵抗と、陽極および陰極
を有するダイオードであって、該陽極が前記抵抗の前記
第２端子に接続され、該陰極が前記第２抵抗の前記第２
端子を形成する、該ダイオードと、を含む、第４項記載
の回路。
２端子を有する抵抗であって、該第１端子が前記第２抵
抗の前記第１端子を形成する該抵抗と、陽極および陰極
を有するダイオードであって、該陽極が前記抵抗の前記
第２端子に接続され、該陰極が前記第２抵抗の前記第２
端子を形成する、該ダイオードと、を含む、第４項記載
の回路。
【００３４】（６）前記ダイオードが、コレクタ端子、
ベース端子、およびエミッタ端子を有するバイポーラト
ランジスタを含み、該コレクタ端子が該ベース端子に接
続されて前記ダイオードの前記陽極を形成し、該エミッ
タ端子が前記ダイオードの前記陰極を形成する、第５項
記載の回路。
ベース端子、およびエミッタ端子を有するバイポーラト
ランジスタを含み、該コレクタ端子が該ベース端子に接
続されて前記ダイオードの前記陽極を形成し、該エミッ
タ端子が前記ダイオードの前記陰極を形成する、第５項
記載の回路。
【００３５】（７）前記補償回路が、第１脚および第２
脚を有する第２電流ミラーであって、該第１脚が前記電
流発生回路に接続されて該電流発生回路の電流を発生さ
せるのに必要な駆動電流を供給し、前記第２脚が前記電
圧発生回路に接続されており、前記第２電流ミラーの前
記第２脚が、該第２電流ミラーの前記第１脚の前記駆動
電流に比例する前記付加電流を発生し、該付加電流が前
記電圧発生回路へ供給され、該電圧発生回路が該付加電
流を付加電圧に翻訳し、それによって前記電流発生回路
内の前記バイポーラトランジスタの前記有限の利得の補
償を行う、前記第２電流ミラー、を含む、第１項記載の
回路。
脚を有する第２電流ミラーであって、該第１脚が前記電
流発生回路に接続されて該電流発生回路の電流を発生さ
せるのに必要な駆動電流を供給し、前記第２脚が前記電
圧発生回路に接続されており、前記第２電流ミラーの前
記第２脚が、該第２電流ミラーの前記第１脚の前記駆動
電流に比例する前記付加電流を発生し、該付加電流が前
記電圧発生回路へ供給され、該電圧発生回路が該付加電
流を付加電圧に翻訳し、それによって前記電流発生回路
内の前記バイポーラトランジスタの前記有限の利得の補
償を行う、前記第２電流ミラー、を含む、第１項記載の
回路。
【００３６】（８）前記第２電流ミラーがさらに、第１
端子、第２端子、および制御端子を有する第４ＭＯＳト
ランジスタであって、該第１端子が電圧源に接続され、
該制御端子が該第２端子に接続され、該第２端子が前記
電流発生回路に接続されて前記第２電流ミラーの前記第
１脚を形成する、前記第４ＭＯＳトランジスタと、第１
端子、第２端子、および制御端子を有する第５ＭＯＳト
ランジスタであって、該第１端子が電圧源に接続され、
該制御端子が前記第４ＭＯＳトランジスタの前記制御端
子に接続され、該第２端子が前記電圧発生回路に接続さ
れて前記第２電流ミラーの前記第２脚を形成する、前記
第５ＭＯＳトランジスタと、を含む、第７項記載の回
路。
端子、第２端子、および制御端子を有する第４ＭＯＳト
ランジスタであって、該第１端子が電圧源に接続され、
該制御端子が該第２端子に接続され、該第２端子が前記
電流発生回路に接続されて前記第２電流ミラーの前記第
１脚を形成する、前記第４ＭＯＳトランジスタと、第１
端子、第２端子、および制御端子を有する第５ＭＯＳト
ランジスタであって、該第１端子が電圧源に接続され、
該制御端子が前記第４ＭＯＳトランジスタの前記制御端
子に接続され、該第２端子が前記電圧発生回路に接続さ
れて前記第２電流ミラーの前記第２脚を形成する、前記
第５ＭＯＳトランジスタと、を含む、第７項記載の回
路。
【００３７】（９）第１バイポーラトランジスタのベー
ス−エミッタ電圧と第２バイポーラトランジスタのベー
ス−エミッタ電圧との間のベース−エミッタ電圧差を発
生せしめるステップと、前記２つのバイポーラトランジ
スタのベース−エミッタ電圧の差を予備基準電流に翻訳
するステップであって、該予備基準電流が前記２つのバ
イポーラトランジスタのベース−エミッタ電圧の差に比
例している前記翻訳するステップと、前記第１バイポー
ラトランジスタのベース電流と、前記第２バイポーラト
ランジスタのベース電流との和を測定するステップと、
付加電流を発生せしめるステップであって、該付加電流
が２つのバイポーラトランジスタが要求する前記ベース
電流に比例する、前記付加電流を発生せしめるステップ
と、前記付加電流を前記予備基準電流に加算するステッ
プであって、該予備基準電流と該付加電流との和が前記
２つのバイポーラトランジスタの利得の変化に依存しな
い、該加算するステップと、を含む、安定した基準信号
を供給する方法。
ス−エミッタ電圧と第２バイポーラトランジスタのベー
ス−エミッタ電圧との間のベース−エミッタ電圧差を発
生せしめるステップと、前記２つのバイポーラトランジ
スタのベース−エミッタ電圧の差を予備基準電流に翻訳
するステップであって、該予備基準電流が前記２つのバ
イポーラトランジスタのベース−エミッタ電圧の差に比
例している前記翻訳するステップと、前記第１バイポー
ラトランジスタのベース電流と、前記第２バイポーラト
ランジスタのベース電流との和を測定するステップと、
付加電流を発生せしめるステップであって、該付加電流
が２つのバイポーラトランジスタが要求する前記ベース
電流に比例する、前記付加電流を発生せしめるステップ
と、前記付加電流を前記予備基準電流に加算するステッ
プであって、該予備基準電流と該付加電流との和が前記
２つのバイポーラトランジスタの利得の変化に依存しな
い、該加算するステップと、を含む、安定した基準信号
を供給する方法。
【００３８】（１０）前記ベース−エミッタ電圧差を発
生せしめるステップが、前記第１バイポーラトランジス
タが第１電流密度を示すように、前記第１バイポーラト
ランジスタを経て第１電流を伝導せしめるステップと、
前記第２バイポーラトランジスタが第２電流密度を示す
ように、前記第２バイポーラトランジスタを経て第２電
流を伝導せしめ、前記第１電流が前記第２電流とほぼ等
しい振幅を有し、前記第１電流密度が前記第２電流密度
より大きいようにするステップと、を含む、第９項記載
の方法。
生せしめるステップが、前記第１バイポーラトランジス
タが第１電流密度を示すように、前記第１バイポーラト
ランジスタを経て第１電流を伝導せしめるステップと、
前記第２バイポーラトランジスタが第２電流密度を示す
ように、前記第２バイポーラトランジスタを経て第２電
流を伝導せしめ、前記第１電流が前記第２電流とほぼ等
しい振幅を有し、前記第１電流密度が前記第２電流密度
より大きいようにするステップと、を含む、第９項記載
の方法。
【００３９】（１１）前記第１バイポーラトランジスタ
と前記第２バイポーラトランジスタとの前記ベース−エ
ミッタ電圧間の差を予備基準電流に翻訳する前記ステッ
プが、前記第１バイポーラトランジスタと前記第２バイ
ポーラトランジスタとの前記ベース−エミッタ電圧間の
差を抵抗にかけ、前記予備基準電流が、前記第１バイポ
ーラトランジスタと前記第２バイポーラトランジスタと
の前記ベース−エミッタ電圧間の差の大きさ及び前記抵
抗の大きさの関数であるようにするステップを含む、第
９項記載の方法。
と前記第２バイポーラトランジスタとの前記ベース−エ
ミッタ電圧間の差を予備基準電流に翻訳する前記ステッ
プが、前記第１バイポーラトランジスタと前記第２バイ
ポーラトランジスタとの前記ベース−エミッタ電圧間の
差を抵抗にかけ、前記予備基準電流が、前記第１バイポ
ーラトランジスタと前記第２バイポーラトランジスタと
の前記ベース−エミッタ電圧間の差の大きさ及び前記抵
抗の大きさの関数であるようにするステップを含む、第
９項記載の方法。
【００４０】（１２）前記第１バイポーラトランジスタ
のベース電流と、前記第２バイポーラトランジスタのベ
ース電流と、の和を測定する前記ステップが、該２つの
ベース電流の該和をトランジスタを経て供給するステッ
プを含む、第９項記載の方法。
のベース電流と、前記第２バイポーラトランジスタのベ
ース電流と、の和を測定する前記ステップが、該２つの
ベース電流の該和をトランジスタを経て供給するステッ
プを含む、第９項記載の方法。
【００４１】（１３）付加電流を発生せしめる前記ステ
ップが、前記第１バイポーラトランジスタのベース電流
と、前記第２バイポーラトランジスタのベース電流と、
の前記和を、前記付加電流を供給するのに適切である寸
法に作られたトランジスタへ、該付加電流が前記第１お
よび第２バイポーラトランジスタのベース電流の前記和
に比例するように鏡映するステップを含む、第９項記載
の方法。
ップが、前記第１バイポーラトランジスタのベース電流
と、前記第２バイポーラトランジスタのベース電流と、
の前記和を、前記付加電流を供給するのに適切である寸
法に作られたトランジスタへ、該付加電流が前記第１お
よび第２バイポーラトランジスタのベース電流の前記和
に比例するように鏡映するステップを含む、第９項記載
の方法。
【００４２】（１４）バンドギャップ基準回路３０は、
電流発生回路３２と、電流発生回路３２に接続された電
圧発生回路３４と、電流発生回路３２および電圧発生回
路３４に接続された補償回路３６とを含む。電流発生回
路３２は電流を電圧発生回路３４へ供給し、電圧発生回
路３４は該電流を電圧に翻訳する。補償回路３６は電流
発生回路３２を監視し、電圧発生回路３４へ付加電流を
供給する。電圧発生回路３４は該付加電流を受け、それ
を付加電圧に翻訳する。電流発生回路３２が受けた電流
によって発生せしめられた電圧と、補償回路３６が受け
た前記付加電流によって発生せしめられた前記付加電圧
と、の和が安定した基準電圧を生じる。
電流発生回路３２と、電流発生回路３２に接続された電
圧発生回路３４と、電流発生回路３２および電圧発生回
路３４に接続された補償回路３６とを含む。電流発生回
路３２は電流を電圧発生回路３４へ供給し、電圧発生回
路３４は該電流を電圧に翻訳する。補償回路３６は電流
発生回路３２を監視し、電圧発生回路３４へ付加電流を
供給する。電圧発生回路３４は該付加電流を受け、それ
を付加電圧に翻訳する。電流発生回路３２が受けた電流
によって発生せしめられた電圧と、補償回路３６が受け
た前記付加電流によって発生せしめられた前記付加電圧
と、の和が安定した基準電圧を生じる。
【図１】従来技術のバンドギャップ回路１０を示す概略
図。
図。
【図２】もう１つの従来技術のバンドギャップ回路２０
を示す概略図。
を示す概略図。
【図３】本発明の実施例である補償済バンドギャップ電
圧基準回路３０を示す概略図。
圧基準回路３０を示す概略図。
【図４】本発明の別の実施例である補償済バンドギャッ
プ電流基準回路４０を示す概略図。
プ電流基準回路４０を示す概略図。
３０ バンドギャップ電圧基準回路
３２ 電流発生回路
３４ 電圧発生回路
３６ 補償回路
４０ バンドギャップ電流基準回路
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ロス イー．テガッツ
アメリカ合衆国テキサス州ダラス，マー
クィタ アベニュー 5926
(56)参考文献 欧州特許出願公開367578（ＥＰ，Ａ
１)
米国特許4939442（ＵＳ，Ａ)
米国特許4849684（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 3/30
Claims (2)
- 【請求項１】 バイポーラトランジスタを有する電流発
生回路と、 該電流発生回路に接続された電圧発生回路と、 前記電流発生回路と前記電圧発生回路とに接続された補
償回路であって、該補償回路が前記電流発生回路の電流
振幅を監視し、該電流発生回路の該電流振幅に応答して
前記電圧発生回路へ付加電流を供給し、該付加電流が該
電圧発生回路に付加電圧を作り、該付加電圧が前記バイ
ポーラトランジスタの有限利得に関連する誤差を相殺す
る振幅を有する、前記補償回路と、を含む、バンドギャ
ップ基準回路。 - 【請求項２】 第１バイポーラトランジスタのベース−
エミッタ電圧と第２バイポーラトランジスタのベース−
エミッタ電圧との間のベース−エミッタ電圧差を発生せ
しめるステップと、 前記２つのバイポーラトランジスタのベース−エミッタ
電圧の差を予備基準電流に翻訳するステップであって、
該予備基準電流が前記２つのバイポーラトランジスタの
ベース−エミッタ電圧の差に比例している前記翻訳する
ステップと、 前記第１バイポーラトランジスタのベース電流と、前記
第２バイポーラトランジスタのベース電流との和を測定
するステップと、 付加電流を発生せしめるステップであって、該付加電流
が２つのバイポーラトランジスタが要求する前記ベース
電流に比例している、前記付加電流を発生せしめるステ
ップと、 前記付加電流を前記予備基準電流に加算するステップで
あって、該予備基準電流と該付加電流との和が前記２つ
のバイポーラトランジスタの利得の変化に依存しない、
該加算するステップと、を含む、安定した基準信号を供
給する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US079665 | 1993-06-18 | ||
| US08/079,665 US5349286A (en) | 1993-06-18 | 1993-06-18 | Compensation for low gain bipolar transistors in voltage and current reference circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07141046A JPH07141046A (ja) | 1995-06-02 |
| JP3401326B2 true JP3401326B2 (ja) | 2003-04-28 |
Family
ID=22152020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13593094A Expired - Lifetime JP3401326B2 (ja) | 1993-06-18 | 1994-06-17 | 低利得バイポーラトランジスタに対する補償を行ったバンドギャップ電圧および電流基準回路および補償方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5349286A (ja) |
| EP (1) | EP0629938B1 (ja) |
| JP (1) | JP3401326B2 (ja) |
| DE (1) | DE69430023T2 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2670338B1 (fr) * | 1990-12-07 | 1993-03-26 | Sgs Thomson Microelectronics | Circuit de protection programmable et sa realisation monolithique. |
| GB9223338D0 (en) * | 1992-11-06 | 1992-12-23 | Sgs Thomson Microelectronics | Low voltage reference current generating circuit |
| US5451860A (en) * | 1993-05-21 | 1995-09-19 | Unitrode Corporation | Low current bandgap reference voltage circuit |
| US5583514A (en) * | 1994-03-07 | 1996-12-10 | Loral Aerospace Corp. | Rapid satellite acquisition device |
| US5512815A (en) * | 1994-05-09 | 1996-04-30 | National Semiconductor Corporation | Current mirror circuit with current-compensated, high impedance output |
| US5684394A (en) * | 1994-06-28 | 1997-11-04 | Texas Instruments Incorporated | Beta helper for voltage and current reference circuits |
| JP3347896B2 (ja) * | 1994-10-21 | 2002-11-20 | 日本オプネクスト株式会社 | 定電圧源回路 |
| GB9423033D0 (en) * | 1994-11-15 | 1995-01-04 | Sgs Thomson Microelectronics | A voltage reference circuit |
| DE69434039T2 (de) * | 1994-12-30 | 2006-02-23 | Co.Ri.M.Me. | Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren |
| DE69507033T2 (de) * | 1995-10-09 | 1999-05-12 | St Microelectronics Srl | Stromkomparator |
| US5760639A (en) * | 1996-03-04 | 1998-06-02 | Motorola, Inc. | Voltage and current reference circuit with a low temperature coefficient |
| JP3525655B2 (ja) * | 1996-12-05 | 2004-05-10 | ミツミ電機株式会社 | 定電圧回路 |
| DE19705338C1 (de) * | 1997-02-12 | 1998-06-18 | Siemens Ag | Thermische Schutzschaltung |
| US6128172A (en) * | 1997-02-12 | 2000-10-03 | Infineon Technologies Ag | Thermal protection circuit with thermally dependent switching signal |
| US6018370A (en) * | 1997-05-08 | 2000-01-25 | Sony Corporation | Current source and threshold voltage generation method and apparatus for HHK video circuit |
| WO1998051071A2 (en) * | 1997-05-08 | 1998-11-12 | Sony Electronics Inc. | Current source and threshold voltage generation method and apparatus to be used in a circuit for removing the equalization pulses in a composite video synchronization signal |
| US6028640A (en) * | 1997-05-08 | 2000-02-22 | Sony Corporation | Current source and threshold voltage generation method and apparatus for HHK video circuit |
| FR2767207B1 (fr) * | 1997-08-11 | 2001-11-02 | Sgs Thomson Microelectronics | Dispositif generateur de tension constante utilisant les proprietes de dependance en temperature de semi-conducteurs |
| US6107868A (en) * | 1998-08-11 | 2000-08-22 | Analog Devices, Inc. | Temperature, supply and process-insensitive CMOS reference structures |
| US6002243A (en) * | 1998-09-02 | 1999-12-14 | Texas Instruments Incorporated | MOS circuit stabilization of bipolar current mirror collector voltages |
| US6198343B1 (en) * | 1998-10-23 | 2001-03-06 | Sharp Kabushiki Kaisha | Current mirror circuit |
| JP3977530B2 (ja) * | 1998-11-27 | 2007-09-19 | 株式会社東芝 | カレントミラー回路および電流源回路 |
| KR100278663B1 (ko) * | 1998-12-18 | 2001-02-01 | 윤종용 | 반도체 집적회로의 바이어스 회로 |
| KR100368982B1 (ko) * | 1999-11-30 | 2003-01-24 | 주식회사 하이닉스반도체 | 씨모스 정전류 레퍼런스 회로 |
| DE10032527C1 (de) * | 2000-07-05 | 2001-12-06 | Infineon Technologies Ag | Temperaturkompensationsschaltung für ein Hall-Element |
| US6388507B1 (en) * | 2001-01-10 | 2002-05-14 | Hitachi America, Ltd. | Voltage to current converter with variation-free MOS resistor |
| US6894473B1 (en) | 2003-03-05 | 2005-05-17 | Advanced Micro Devices, Inc. | Fast bandgap reference circuit for use in a low power supply A/D booster |
| US6946896B2 (en) * | 2003-05-29 | 2005-09-20 | Broadcom Corporation | High temperature coefficient MOS bias generation circuit |
| JP4212036B2 (ja) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | 定電圧発生器 |
| US6870418B1 (en) * | 2003-12-30 | 2005-03-22 | Intel Corporation | Temperature and/or process independent current generation circuit |
| US7321225B2 (en) * | 2004-03-31 | 2008-01-22 | Silicon Laboratories Inc. | Voltage reference generator circuit using low-beta effect of a CMOS bipolar transistor |
| US7091713B2 (en) * | 2004-04-30 | 2006-08-15 | Integration Associates Inc. | Method and circuit for generating a higher order compensated bandgap voltage |
| US7224210B2 (en) * | 2004-06-25 | 2007-05-29 | Silicon Laboratories Inc. | Voltage reference generator circuit subtracting CTAT current from PTAT current |
| JP2008516328A (ja) | 2004-10-08 | 2008-05-15 | フリースケール セミコンダクター インコーポレイテッド | 基準回路 |
| US7612613B2 (en) * | 2008-02-05 | 2009-11-03 | Freescale Semiconductor, Inc. | Self regulating biasing circuit |
| US9218015B2 (en) | 2009-03-31 | 2015-12-22 | Analog Devices, Inc. | Method and circuit for low power voltage reference and bias current generator |
| US8228052B2 (en) * | 2009-03-31 | 2012-07-24 | Analog Devices, Inc. | Method and circuit for low power voltage reference and bias current generator |
| IT1397432B1 (it) * | 2009-12-11 | 2013-01-10 | St Microelectronics Rousset | Circuito generatore di una grandezza elettrica di riferimento. |
| DE112013000816B4 (de) * | 2012-02-03 | 2023-01-12 | Analog Devices, Inc. | Spannungsreferenzschaltung mit ultraniedrigem Rauschen |
| CN104699164B (zh) * | 2013-12-10 | 2016-08-17 | 展讯通信（上海）有限公司 | 带隙基准电路 |
| FR3019660A1 (fr) * | 2014-04-04 | 2015-10-09 | St Microelectronics Sa | Circuit de generation d'une tension de reference |
| TWI605325B (zh) * | 2016-11-21 | 2017-11-11 | 新唐科技股份有限公司 | 電流源電路 |
| DE102018200704B4 (de) | 2018-01-17 | 2022-02-10 | Robert Bosch Gmbh | Elektrische Schaltung für den sicheren Hoch- und Runterlauf eines Verbrauchers |
| US10673415B2 (en) | 2018-07-30 | 2020-06-02 | Analog Devices Global Unlimited Company | Techniques for generating multiple low noise reference voltages |
| US10691155B2 (en) | 2018-09-12 | 2020-06-23 | Infineon Technologies Ag | System and method for a proportional to absolute temperature circuit |
| EP3683649A1 (en) | 2019-01-21 | 2020-07-22 | NXP USA, Inc. | Bandgap current architecture optimized for size and accuracy |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4362984A (en) * | 1981-03-16 | 1982-12-07 | Texas Instruments Incorporated | Circuit to correct non-linear terms in bandgap voltage references |
| US4771228A (en) * | 1987-06-05 | 1988-09-13 | Vtc Incorporated | Output stage current limit circuit |
| GB2214333B (en) * | 1988-01-13 | 1992-01-29 | Motorola Inc | Voltage sources |
| US4906863A (en) * | 1988-02-29 | 1990-03-06 | Texas Instruments Incorporated | Wide range power supply BiCMOS band-gap reference voltage circuit |
| US4890052A (en) * | 1988-08-04 | 1989-12-26 | Texas Instruments Incorporated | Temperature constant current reference |
| US4866312A (en) * | 1988-09-06 | 1989-09-12 | Delco Electronics Corporation | Differential voltage to current converter |
| KR900007190A (ko) * | 1988-10-31 | 1990-05-09 | 쥬디스 알 낼슨 | Cmos 호환성 밴드갭 기준전압 제공회로 및 그 방법 |
| US4849684A (en) * | 1988-11-07 | 1989-07-18 | American Telephone And Telegraph Company, At&T Bell Laaboratories | CMOS bandgap voltage reference apparatus and method |
| US4939442A (en) * | 1989-03-30 | 1990-07-03 | Texas Instruments Incorporated | Bandgap voltage reference and method with further temperature correction |
| EP0443239A1 (en) * | 1990-02-20 | 1991-08-28 | Precision Monolithics Inc. | Current mirror with base current compensation |
| US5121049A (en) * | 1990-03-30 | 1992-06-09 | Texas Instruments Incorporated | Voltage reference having steep temperature coefficient and method of operation |
| JP2763393B2 (ja) * | 1990-09-26 | 1998-06-11 | 富士通株式会社 | 定電流回路および発振回路 |
| US5109187A (en) * | 1990-09-28 | 1992-04-28 | Intel Corporation | CMOS voltage reference |
| DE69212889T2 (de) * | 1991-05-17 | 1997-02-20 | Rohm Co Ltd | Konstantspannungsschaltkreis |
| US5168209A (en) * | 1991-06-14 | 1992-12-01 | Texas Instruments Incorporated | AC stabilization using a low frequency zero created by a small internal capacitor, such as in a low drop-out voltage regulator |
| US5245273A (en) * | 1991-10-30 | 1993-09-14 | Motorola, Inc. | Bandgap voltage reference circuit |
-
1993
- 1993-06-18 US US08/079,665 patent/US5349286A/en not_active Expired - Lifetime
-
1994
- 1994-06-09 EP EP94304159A patent/EP0629938B1/en not_active Expired - Lifetime
- 1994-06-09 DE DE69430023T patent/DE69430023T2/de not_active Expired - Fee Related
- 1994-06-17 JP JP13593094A patent/JP3401326B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0629938A2 (en) | 1994-12-21 |
| EP0629938A3 (en) | 1997-08-20 |
| US5349286A (en) | 1994-09-20 |
| EP0629938B1 (en) | 2002-03-06 |
| JPH07141046A (ja) | 1995-06-02 |
| DE69430023T2 (de) | 2002-09-19 |
| DE69430023D1 (de) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3401326B2 (ja) | 低利得バイポーラトランジスタに対する補償を行ったバンドギャップ電圧および電流基準回路および補償方法 | |
| US6642699B1 (en) | Bandgap voltage reference using differential pairs to perform temperature curvature compensation | |
| US6737908B2 (en) | Bootstrap reference circuit including a shunt bandgap regulator with external start-up current source | |
| US6891358B2 (en) | Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction | |
| Tham et al. | A low supply voltage high PSRR voltage reference in CMOS process | |
| US5245273A (en) | Bandgap voltage reference circuit | |
| EP0714055A1 (en) | Proportional to absolute temperature current source | |
| EP0778509B1 (en) | Temperature compensated reference current generator with high TCR resistors | |
| US7224210B2 (en) | Voltage reference generator circuit subtracting CTAT current from PTAT current | |
| EP0358266B1 (en) | Operational amplifier circuit | |
| US7253597B2 (en) | Curvature corrected bandgap reference circuit and method | |
| JP3097899B2 (ja) | Ｃｍｏｓ電流源回路 | |
| US6002243A (en) | MOS circuit stabilization of bipolar current mirror collector voltages | |
| US6373330B1 (en) | Bandgap circuit | |
| US6118266A (en) | Low voltage reference with power supply rejection ratio | |
| JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
| US6232828B1 (en) | Bandgap-based reference voltage generator circuit with reduced temperature coefficient | |
| US7332965B2 (en) | Gate leakage insensitive current mirror circuit | |
| WO1984003372A1 (en) | A current source circuit having reduced error | |
| US5684394A (en) | Beta helper for voltage and current reference circuits | |
| JP3357689B2 (ja) | 定電圧出力回路 | |
| US6323732B1 (en) | Differential amplifiers having β compensation biasing circuits therein | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| JP2757747B2 (ja) | ベータ補償を有する温度補償型電圧レギュレータ | |
| US5739682A (en) | Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140221 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |