JP3399418B2 - 表面実装型半導体装置の実装構造 - Google Patents

表面実装型半導体装置の実装構造

Info

Publication number
JP3399418B2
JP3399418B2 JP30331999A JP30331999A JP3399418B2 JP 3399418 B2 JP3399418 B2 JP 3399418B2 JP 30331999 A JP30331999 A JP 30331999A JP 30331999 A JP30331999 A JP 30331999A JP 3399418 B2 JP3399418 B2 JP 3399418B2
Authority
JP
Japan
Prior art keywords
semiconductor device
printed wiring
wiring board
mounting
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30331999A
Other languages
English (en)
Other versions
JP2001127113A (ja
Inventor
一郎 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30331999A priority Critical patent/JP3399418B2/ja
Publication of JP2001127113A publication Critical patent/JP2001127113A/ja
Application granted granted Critical
Publication of JP3399418B2 publication Critical patent/JP3399418B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント配線基板
の表面に直接電極接合し表面実装型半導体装置を実装す
る表面実装型半導体装置の実装構造に関する。
【0002】
【従来の技術】近年、パソコンや携帯電話などの電子機
器の軽薄短小の急激な傾向は、ICの実装方法にも影響
を与え、従来のリ−ド接続方式から、リ−ドを用いるこ
となく直接プリント配線板の電極に直接電極を接続して
パッケ−ジを実装する表面実装型半導体装置に移行しつ
つある。この表面実装型半導体装置の代表的なものとし
て、例えば、BGA(BaIl Grid Arra
y)やCSP(ChipSizePackage)など
がある。
【0003】表面実装型半導体装置であるBGAは、パ
ッケ−ジ体の面から突出し縦横に並べ配置された半田ボ
−ルをもつ構造を有している。そして、プリント配線基
板の電極のそれぞれに対応する半田ボ−ルを接続しプリ
ント配線基板に実装していた。
【0004】しかしながら、電子機器の使用環境によっ
ては、実装されたBGAのパッケ−ジの温度が摂氏10
0度以上になり、材質の熱膨張差による熱応力が大きく
なる。この熱応力が半田ボ−ルと電極との接合部に働く
ことになる。このため、熱応力を吸収するリ−ドをもつ
半導体装置と異なり、直接接合部に熱応力が働き接合部
に半田クラックを生じさせ断線するという問題が起きて
いた。
【0005】特に、基板の中心から遠く離れた最外郭の
接合部には、最も大きな応力が生じ、四隅に位置する接
合部は破壊され易い。かかる問題を解消するBGAパッ
ケ−ジの実装構造が特開平11−163494号公報に
開示されている。
【0006】図6(a)および(b)は特開平11−1
63494号公報に開示されたBGAパッケ−ジの実装
構造を示す図である。このBGAパッケ−ジの実装構造
は、図6に示すように、プリント配線基板22に実装さ
れたBGAパッケ−ジ20を跨るように保護カバ−21
を取り付けている。このことによりBGAパッケ−ジ2
0内の半導体チップ24の発熱に対してその熱応力を緩
和している。
【0007】また、半導体チップ24の発熱は導電ペ−
スト25を介して保護カバ−21から外気に放出してい
る。この保護カバ−21は、図6(b)に示すように、
四方を囲むような箱形やあるいは図面に示していないが
二方だけ囲む形状に製作されたりしている。そして、こ
の保護カバ−21の固定は、プリント配線基板22に予
め形成されたパタ−ンに半田23で接着固定されてい
る。
【0008】このように、保護カバ−21を設けること
により、外部接合端子である半田ボ−ル26にかかるス
トレスをそれ以前に保護カバ−21で受け、外部接合端
子にかかるストレスを緩和することを特徴としている。
【0009】
【発明が解決しようとする課題】上述した従来のBGA
パッケ−ジの実装構造では、柔軟性のない箱状のリジッ
ドな保護カバ−がパッケ−ジに対して一様に押さえられ
るかが問題になる。何となれば、保護カバ−取付時に一
様に保護カバ−を押圧しても、パッケ−ジと保護カバ−
の裏面と隙間無く密着させることが難しく、堅い保護カ
バ−故に、必ず隙間が明くことになる。特に、保護カバ
−の四隅の部分に隙間があると、最も大きな応力がかか
るこの部分の外部接合部のストレスを緩和することがで
きず、接合部にクラックを発生させるという問題があ
る。
【0010】また。温度が上昇したり下降したりする温
度サイクルを受けたとき、このようなリジッドな保護カ
バ−は温度による基板の伸びや反り並びに収縮に追従で
きず、半田接合部に繰り返し応力を与えることとなり、
接合部が疲労破壊を起こすことになる。
【0011】保護カバ−の材質は、導電ペ−ストに対し
て濡れ性が良くしかも熱伝導性の良い金属であるという
条件から選ばれ金属に限定されるということと、平板の
金属板からカバ−に成形しなければならない、しかも、
高価な導電ペ−ストを使用していることから実装コスト
が高くなるという欠点がある。
【0012】さらに、カバ−取付け部がBGAパッケ−
ジの外郭よりはみ出すため、高密度実装に制約し、高い
密度の実装ができなくなるという欠点がある。しかも、
プリント配線基板に取付用のパタ−ンを設けなければな
らず、プリント配線基板への部品実装にますます制約を
与えることになる。
【0013】一方、半導体チップ上のカバ−プレ−トと
保護カバ−との接着に導電ペ−ストを塗布し溶融接着し
ているが、導電ペ−ストをリフロ−するのに、再度、リ
フロ−炉に投入しなければならず、しかも半田ボ−ルが
再溶解しない程度の温度でリフロ−する導電ペ−ストを
使用しなければならない。
【0014】また、導電ペ−ストと半田ボ−ルを同時に
リフロ−する場合でも、半田ボ−ルの高さ維持のための
治具が保護カバ−と干渉し、製造工程にも問題を起こす
ことになる。
【0015】従って、本発明の目的は、クラックの原因
ともなる接合部における熱応力を減じプリント配線基板
に半導体装置を安価に実装できる表面実装型半導体装置
を提供することにある。
【0016】
【課題を解決するための手段】本発明の特徴は、プリン
ト配線基板の複数の電極のそれぞれにICパッケ−ジよ
り突出する半田ボ−ルを対向させ前記電極と前記半田ボ
−ルと接合し前記プリント配線基板に表面実装型半導体
装置を実装する表面実装型半導体装置の実装構造におい
て、前記ICパッケ−ジに載せられるとともに四隅に孔
と該孔の付近に窪みが形成される金属製の押圧板と、
記プリント配線基板に下端が固着され上端にフックが形
成される複数のばね部材とを備え、前記ばね部材のそれ
ぞれの前記フックを前記押圧板の四隅のそれぞれの前記
孔を通しかつそれぞれの前記フックを対応する前記窪み
に係止する表面実装型半導体装置の実装構造である。ま
た、前記ばね部材がコイルスプリングであるか、または
板ばねであることが望ましい。
【0017】本発明の第2の特徴は、プリント配線基板
の複数の電極のそれぞれにICパッケ−ジより突出する
半田ボ−ルを対向させ前記電極と前記半田ボ−ルと接合
し前記プリント配線基板に表面実装型半導体装置を実装
する表面実装型半導体装置の実装構造において前記I
Cパッケ−ジに載せられるとともに四隅に孔が形成され
る金属製の押圧板と、前記プリント配線基板に下端が固
着され上端にネジ部が形成される複数の板ばねとを備
え、前記板ばねのそれぞれの前記ネジ部を前記押圧板の
四隅のそれぞれの前記孔を通しかつ前記ネジ部のそれぞ
れにナットを噛み合わせる表面実装型半導体装置の実装
構造である。また、本発明の第3の特徴は、プリント配
線基板の複数の電極のそれぞれにICパッケ−ジより突
出する半田ボ−ルを対向させ前記電極と前記半田ボ−ル
と接合し前記プリント配線基板に表面実装型半導体装置
を実装する表面実装型半導体装置の実装構造において、
熱膨張係数の小さい板部材が前記ICパッケ−ジに接す
るバイメタル部材と、このバイメタル板部材の四隅から
突出する第1のボルトと、前記プリント配線基板の四隅
から突出する第2のボルトと、前記第1のボルトのネジ
部と前記第2のボルトのネジ部とに噛み合って前記第1
のボルトと前記第2のボルトとを連結するナットとを備
える表面実装型半導体装置の実装構造である
【0018】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
【0019】図1は本発明の一実施の形態における表面
実装型半導体装置の実装構造を示す部分破断断面図であ
る。この表面実装型半導体装置の実装構造は、図1に示
すように、プリント配線基板5の複数の電極パッド18
のそれぞれにBGAパッケ−ジ4より突出する半田ボ−
ル8を対向させ電極パッド18と半田ボ−ル8とを接合
しプリント配線基板5に実装し、BGAパッケ−ジ4に
載せられる金属製の押圧板1と、BGAパッケ−ジ4の
外周囲に配置されるとともに押圧板1とプリント配線基
板5とに圧縮力を与える複数のコイルスプリング2を設
けている。
【0020】また、コイルスプリング2の位置は、最も
応力のかかるBGAパッケ−ジ4の四隅の最外郭に位置
する半田ボ−ル8と電極パッド18との接合部に圧縮力
を与えるように、押圧板1の四隅に配置することが望ま
しい。
【0021】ここで、与えるべき圧縮力について説明す
ると、いま、コイルスプリング2の自然長をhとし、押
圧板1とプリント配線基板との間隔をjとし、さらに、
コイルスプリング2のバネ定数k、コイルスプリングの
数m、コイルスプリング2の一本当たりの力fとし、一
方、温度上昇によるプリント配線基板5の反りにより発
生する引張応力σt、半田ボ−ル8の総受圧面積s、必
要とする圧縮応力σcとすれば、当然、jはhより大き
く(j>h)、f=k(j−h)、σc=mf/s=m
k(j−h)/sとなる。
【0022】従って、発生する引張応力より大きく圧縮
応力が得られるように、コイルスプリング2のバネ定数
を設定することが望ましい。また、押圧板1は、BGA
パッケ−ジ4に接触するだけで済むので、導電ペ−スト
に対して濡れ性が必要なく、単に熱伝導性が良い材料で
あれば良い。従って、安価なアルミや銅でも適用でき
る。
【0023】このBGAパッケ−ジ4である表面実装型
半導体装置をプリント配線基板5に実装するには、ま
ず、半田ボ−ル8をそれぞれに対応する電極パッド18
に合わせ、BGAパッケ−ジ4をプリント配線基板5に
載せる。
【0024】次に、プリント配線基板5に設けられたラ
ウンド部材7にコイルスプリング2の一端がロ−付けさ
れロ−付け部6で抜けないようにされたコイルスプリン
グ2の他端を引っ張り、通し穴10にコイルスプリング
2の他端を通し、他端にあるフック3を押圧板1の窪み
9に引掛ける。
【0025】このことによりBGAパッケ−ジ4を介し
て半田ボ−ル8に圧縮力を与える。そして、押圧板1と
プリント配線基板5との間に半田ボ−ル8の高さを維持
するためのスペ−サを入れる。
【0026】このように仮組されたプリント配線基板5
を赤外線リフロ−炉に入れ、従来、必要であった重しを
取付板1に載せることなく半田ボ−ルを溶融させ、半田
ボ−ル8と電極パッド18とを接合する。勿論、この赤
外線リフロ−炉では、ダイオ−ドや抵抗など表面実装型
電気部品も同時にプリント配線基板5に実装できる。
【0027】このように、コイルスプリング2により押
圧板1を介して半田接合部に圧縮力を与えれば、半導体
チップ19の発熱による生じる熱膨張差で起きる基板の
反りを矯正し、反りによって起きる接合部のせん断応力
τを減ずることができ、接合部のクラックは無くなる。
また、オンオフなどによる半導体チップ19の急激な温
度変化によるプリント配線基板5の伸縮量にも追従し、
コイルスプリング2の圧縮力も変化するので、過酷な温
度サイクルを受けても、接合部にクラックが発生しな
い。
【0028】図2は図1の表面実装型半導体装置の実装
構造の変形例を示す部分破断断面図である。この表面実
装型半導体装置の実装構造は、図2に示すように、前述
のコイルスプリングの代わりに板ばね11を適用したこ
とである。それ以外の押圧板1は前述の実施の形態と同
じである。
【0029】この板ばね11は、ばね鋼を湾曲部をもた
せて成形し、しかる後、熱処理したものである。湾曲部
をパッケ−ジ側に設ければ、コイルスプリングの場合よ
りもより狭いスペ−スで済むという利点がある。また、
この図では一つの湾曲部をもっているが、湾曲度の小さ
い複数の湾曲を形成し、スペ−スをより狭くし、バネ定
数を向上させても良い。
【0030】図3は図2の板ばねに反発力調整手段を設
けた変形例を示す部分破断断面図である。一般にばね部
材は同じ設計で同じ製作方法によっても、ばねの反発力
にバラツキが生じる。そこで、この実施例では、ばねの
反発力を調節する手段を設けたことである。
【0031】この調節手段は、図3に示すように、一端
がロ−付け部6に固定せれた板ばね11の他端にネジ部
を形成し、このネジ部にワッシャ−13を入れてナット
12で噛み合うようにし、ばね圧縮力の設定ができるト
ルクレンチなどによりナット12を回し、板ばね11を
伸ばすなりあるいは緩めて板ばね11の圧縮力を調節す
ることである。
【0032】また、この圧縮力の調整には、別の方法と
して、プリント配線基板5とBGAパッケ−ジ4との間
隔を測定しながら行うことでも良い。さらに、この反発
力調整手段は、前述のコイルスプリングにも適用でき
る。この板ばね11とネジ部は一体で製作しても良い
し、あるいは、ネジ部と板ばね11の他端を溶接しても
良い。
【0033】図4は本発明の他の実施の形態における表
面実装型半導体装置の実装構造を示す部分破断断面図で
ある。この表面実装型半導体装置の実装構造は、図4に
示すように、BGAパッケ−ジ4を覆う押圧板14を設
けたことである。
【0034】この押圧板14は、上側に熱膨張係数の大
きい金属板と、下側、すなわちBGAパッケ−ジ側に熱
膨張係数の小さい金属板とを接合したバイメタル板であ
る。そして、プリント配線基板にロ−付け部17に固定
され立てられた連結棒15によって押圧板16が固定さ
れる。また、この連結棒15は、最も応力のかかるBG
Aパッケ−ジ4の四隅の半田ボ−ル8に対応する押圧板
16の四隅に配置することが望ましい。
【0035】また、連結棒15と押圧板14の固定は、
常温時に、BGAパッケ−ジ4に押圧板を載せ、連結棒
15の先端を押圧板14の取付け穴から突出させロ−材
を溶かして肉盛り部16を形成し固定する。この押圧板
14であるバイメタルは、安価な黄銅−ニッケル鋼を使
用することが望ましい。
【0036】このようにBGAパッケ−ジ4に載せられ
た押圧板14は、温度上昇に伴って上に凸に湾曲し、押
圧板14の四隅がBGAパッケ−ジ4の四隅を押し、最
外郭にある半田ボ−ル8に圧縮力を与える。このことに
より熱膨張差によって生じる半田ボ−ル8の接合部に作
用する引っ張り応力は緩和され、接合部にクラックが生
じ無くなる。
【0037】図5は図4の表面実装型半導体装置の実装
構造の変形例を説明するため断面図である。この表面実
装型半導体装置の実装構造は、図5に示すように、押圧
板14とプリント配線基板5の逃げ穴に差し込まれたボ
ルト15aおよび15bを連結するナット15cを設け
たことである。それ以外は図4に示したとおりである。
【0038】この実装構造では、ボルト15aとボルト
15bとがねじ込むナット15cを回すことで、押圧板
14とプリント配線基板5との間隔を調節ができる。ま
た、いままで説明してきた連結部材の固定をロ−付けな
どで行う必要がなく、BGAパッケ−ジの実装がより簡
単に済むという利点がある。
【0039】ボルト15aとボルト15b及びナット1
5cで構成される連結棒は、連結棒の長さを変えるだけ
で、半田ボ−ルへの圧縮力を設定できる。これには、例
えば、常温時に押圧板が載せられた状態、すなわち、単
に押圧板14とBGAパッケ−ジ4とは接触している状
態のとき、温度100度に上昇したとき発生する引っ張
り応力に打ち勝つ圧縮力が与えられないとすれば、予め
常温時に連結棒を短くし予圧を与えれば良い。
【0040】これには、ナット15cをトルクレンチで
回転させ、ボルト15aとボルト15bを近づけさせ、
連結棒を短くし、トルクレンチのトルク計を読みながら
予圧を設定すれば良い。
【0041】
【発明の効果】以上説明したように本発明は、温度上昇
に伴って増大する熱膨張差によって生ずる半田ボ−ルの
接合部の引張り応力に、その引張り応力の大きさに応じ
て緩和する静的圧縮応力を与えるばね圧印加手段を設け
ることにより、従来、起きていた半田ボ−ルの接合部の
クラックが皆無となり、極めて信頼性の高い実装構造が
得られるという効果がある。
【0042】また、パッケ−ジより稍大きめの押圧板の
四隅にばね部材を取り付けるだけで済み、構造が簡単
で、実装スペ−スが小さくて済み、実装し易くコストも
安価になるという効果もある。さらに、構造が簡単で組
立し易く、実装に一度のリフロ−で済みコストを大幅に
低減できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施の形態における表面実装型半導
体装置の実装構造を示す部分破断断面図である。
【図2】図1の表面実装型半導体装置の実装構造の変形
例を示す部分破断断面図である。
【図3】図2の板ばねに反発力調整手段を設けた変形例
を示す部分破断断面図である。
【図4】本発明の他の実施の形態における表面実装型半
導体装置の実装構造を示す部分破断断面図である。
【図5】図4の表面実装型半導体装置の実装構造の変形
例を説明するため断面図である。
【図6】特開平11−163494号公報に開示された
BGAパッケ−ジの実装構造を示す図である。
【符号の説明】
1,14 押圧板 2 コイルスプリング 3 フック 4 BGAパッケ−ジ 5 プリント配線基板 6 ロ−付け部 7 ラウンド部材 8 半田ボ−ル 9 窪み 10 通し穴 11 板ばね 12,15b ナット 13 ワッシャ− 15 連結棒 15a,15b ボルト 16 肉盛り部 18 電極パッド 19 半導体チップ 20 BGAパッケ−ジ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−163249(JP,A) 特開 平9−64096(JP,A) 特開 平6−97227(JP,A) 特開 平6−181301(JP,A) 特開 平11−163494(JP,A) 特開 平5−6919(JP,A) 特開 平8−340022(JP,A) 特開 平11−111776(JP,A) 特開 昭62−160735(JP,A) 特開 平10−275892(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 311 H05K 1/18 H05K 3/34 512

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 プリント配線基板の複数の電極のそれぞ
    れにICパッケ−ジより突出する半田ボ−ルを対向させ
    前記電極と前記半田ボ−ルと接合し前記プリント配線基
    板に表面実装型半導体装置を実装する表面実装型半導体
    装置の実装構造において、前記ICパッケ−ジに載せら
    れるとともに四隅に孔と該孔の付近に窪みが形成される
    金属製の押圧板と、前記プリント配線基板に下端が固着
    され上端にフックが形成される複数のばね部材とを備
    え、前記ばね部材のそれぞれの前記フックを前記押圧板
    の四隅のそれぞれの前記孔を通しかつそれぞれの前記フ
    ックを対応する前記窪みに係止することを特徴とする表
    面実装型半導体装置の実装構造。
  2. 【請求項2】 前記ばね部材がコイルスプリングである
    ことを特徴とする請求項1記の表面実装型半導体装置
    の実装構造。
  3. 【請求項3】 前記ばね部材が板ばねであることを特徴
    とする請求項1記の表面実装型半導体装置の実装構
    造。
  4. 【請求項4】 プリント配線基板の複数の電極のそれぞ
    れにICパッケ−ジより突出する半田ボ−ルを対向させ
    前記電極と前記半田ボ−ルと接合し前記プリント配線基
    板に表面実装型半導体装置を実装する表面実装型半導体
    装置の実装構造において、前記ICパッケ−ジに載せら
    れるとともに四隅に孔が形成される金属製の押圧板と、
    前記プリント配線基板に下端が固着され上端にネジ部が
    形成される複数の板ばねとを備え、前記板ばねのそれぞ
    れの前記ネジ部を前記押圧板の四隅のそれぞれの前記孔
    を通しかつ前記ネジ部のそれぞれにナットを噛み合わせ
    ることを特徴とする表面実装型半導体装置の実装構造。
  5. 【請求項5】 プリント配線基板の複数の電極のそれぞ
    れにICパッケ−ジより突出する半田ボ−ルを対向させ
    前記電極と前記半田ボ−ルと接合し前記プリント配線基
    板に表面実装型半導体装置を実装する表面実装型半導体
    装置の実装構造において、熱膨張係数の小さい板部材が
    前記ICパッケ−ジに接するバイメタル部材と、このバ
    イメタル板部材の四隅から突出する第1のボルトと、前
    記プリント配線基板の四隅から突出する第2のボルト
    と、前記第1のボルトのネジ部と前記第2のボルトのネ
    ジ部とに噛み合って前記第1のボルトと前記第2のボル
    とを連結するナットとを備えることを特徴とする表面
    実装型半導体装置の実装構造。
JP30331999A 1999-10-26 1999-10-26 表面実装型半導体装置の実装構造 Expired - Fee Related JP3399418B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30331999A JP3399418B2 (ja) 1999-10-26 1999-10-26 表面実装型半導体装置の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30331999A JP3399418B2 (ja) 1999-10-26 1999-10-26 表面実装型半導体装置の実装構造

Publications (2)

Publication Number Publication Date
JP2001127113A JP2001127113A (ja) 2001-05-11
JP3399418B2 true JP3399418B2 (ja) 2003-04-21

Family

ID=17919548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30331999A Expired - Fee Related JP3399418B2 (ja) 1999-10-26 1999-10-26 表面実装型半導体装置の実装構造

Country Status (1)

Country Link
JP (1) JP3399418B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372147B2 (en) * 2003-07-02 2008-05-13 Hewlett-Packard Development Company, L.P. Supporting a circuit package including a substrate having a solder column array
JP4930049B2 (ja) 2006-12-27 2012-05-09 富士通株式会社 高さ調節装置及び実装方法
CN109699127B (zh) * 2017-10-24 2020-12-01 泰科电子(上海)有限公司 模块化固定装置
US11183438B1 (en) * 2020-05-14 2021-11-23 Google Llc Compression-loaded printed circuit assembly for solder defect mitigation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160735A (ja) * 1986-01-09 1987-07-16 Fuji Electric Co Ltd フリツプチツプ素子のボンデイング方式
JPH056919A (ja) * 1991-06-27 1993-01-14 Sharp Corp フリツプチツプボンデイング方法
JPH0697227A (ja) * 1992-09-10 1994-04-08 Fujitsu Ltd ベアチップの実装構造
JPH06181301A (ja) * 1992-12-14 1994-06-28 Fujitsu Ltd 固体撮像素子
JPH08340022A (ja) * 1995-06-12 1996-12-24 Citizen Watch Co Ltd 半導体チップの実装方法
JPH0964096A (ja) * 1995-08-28 1997-03-07 Hitachi Ltd 半導体装置
US5894173A (en) * 1996-11-27 1999-04-13 Texas Instruments Incorporated Stress relief matrix for integrated circuit packaging
JPH10275892A (ja) * 1997-03-31 1998-10-13 Toshiba Corp 半導体装置
US5964396A (en) * 1997-08-12 1999-10-12 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with clip
JPH11163494A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 表面実装デバイスの実装方法、bgaパッケージの実装構造、及び電子機器

Also Published As

Publication number Publication date
JP2001127113A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
US5863814A (en) Electronic package with compressible heatsink structure
US7486516B2 (en) Mounting a heat sink in thermal contact with an electronic component
US6483708B2 (en) Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
JP3109479B2 (ja) 放熱体及び放熱体を装着したメモリモジュール
JP3368177B2 (ja) 基板の構造要素への効果的なヒートシンク接触を可能にする装置および方法
US7906845B1 (en) Semiconductor device having reduced thermal interface material (TIM) degradation and method therefor
JP4393312B2 (ja) 半導体装置
US8549737B2 (en) Method of connecting a grid array package to a printed circuit board
US8508031B2 (en) Electronic device and method of producing the same
JP3399418B2 (ja) 表面実装型半導体装置の実装構造
JP2000022034A (ja) 電子回路装置の接続構造
US9648729B1 (en) Stress reduction interposer for ceramic no-lead surface mount electronic device
US7888790B2 (en) Bare die package with displacement constraint
JP2006339491A (ja) 半導体パッケージと回路基板のリフローハンダ付け方法および半導体装置
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
JP3492504B2 (ja) 電子部品の放熱装置
JP2762982B2 (ja) 半導体装置
KR100220153B1 (ko) 반도체 패키지
KR100233862B1 (ko) 반도체 패키지
JPS5968998A (ja) 混成集積回路装置
JPH11176981A (ja) 半導体チップ搭載用パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130221

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140221

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees