JP3398422B2 - クロック回復型位相検出器 - Google Patents
クロック回復型位相検出器Info
- Publication number
- JP3398422B2 JP3398422B2 JP17170293A JP17170293A JP3398422B2 JP 3398422 B2 JP3398422 B2 JP 3398422B2 JP 17170293 A JP17170293 A JP 17170293A JP 17170293 A JP17170293 A JP 17170293A JP 3398422 B2 JP3398422 B2 JP 3398422B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- symbol clock
- sampling time
- phase
- phase detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル通信システム
に関し、特に、送信されたデジタル通信信号からシンボ
ルクロックを回復するための方法及びその装置に関す
る。
に関し、特に、送信されたデジタル通信信号からシンボ
ルクロックを回復するための方法及びその装置に関す
る。
【０００２】
【従来の技術】デジタル通信用の多くのシステムが知ら
れており、様々な技術を用いてデジタルデータの送信が
なされている。システムによって用いられる特定の技術
では、送信される信号におけるデータのエンコード方法
を決定することが可能であり、また送信された信号にお
けるデータの受信機によるデコード方法を決定すること
が可能である。用いられる特定の技術に拘らず、一般
に、送信信号の受信機が、情報を送るためのクロック信
号に対応してクロック信号を再構成する必要がある。送
信された信号における情報が、クロックサイクル中のあ
る一瞬でしか有効にならない可能性があるという事実に
より、正確なクロックの再構成は複雑になることがあ
る。
れており、様々な技術を用いてデジタルデータの送信が
なされている。システムによって用いられる特定の技術
では、送信される信号におけるデータのエンコード方法
を決定することが可能であり、また送信された信号にお
けるデータの受信機によるデコード方法を決定すること
が可能である。用いられる特定の技術に拘らず、一般
に、送信信号の受信機が、情報を送るためのクロック信
号に対応してクロック信号を再構成する必要がある。送
信された信号における情報が、クロックサイクル中のあ
る一瞬でしか有効にならない可能性があるという事実に
より、正確なクロックの再構成は複雑になることがあ
る。
【０００３】一般に、デジタル通信システムは、シンボ
ルと呼ばれる単位で情報を送る。各シンボル毎に、帯域
制限(band-limited)波形が送信される。これらの波形
は、システムにより、所定速度（シンボル速度）で送信
される。しかし、波形が帯域制限されているため、それ
らは一般に１つのシンボルの期間よりも遥かに長い期間
を有している。従って、あらゆる特定の時点において、
そのシステムにより送られた信号は、それらの多数の波
形の総和となる。しかし、送信される波形がそのシンボ
ル速度において周期的なゼロ交差を有している限り、依
然としてシンボルをデコードすることが可能である。シ
ンボルをデコードすることは、送信された信号のサンプ
リング時期を決定することになる。これにより、送信さ
れた信号が、１つのシンボルからの情報だけを含むよう
になり、また、少なくとも、その他のシンボルからの干
渉が最小限となるようになる。換言すれば、１つのシン
ボルをデコードするには、受信機は、他のシンボルから
の干渉が最小限になる時点で、送信された信号をサンプ
リングするためのシンボルクロックを生成しなければな
らない。
ルと呼ばれる単位で情報を送る。各シンボル毎に、帯域
制限(band-limited)波形が送信される。これらの波形
は、システムにより、所定速度（シンボル速度）で送信
される。しかし、波形が帯域制限されているため、それ
らは一般に１つのシンボルの期間よりも遥かに長い期間
を有している。従って、あらゆる特定の時点において、
そのシステムにより送られた信号は、それらの多数の波
形の総和となる。しかし、送信される波形がそのシンボ
ル速度において周期的なゼロ交差を有している限り、依
然としてシンボルをデコードすることが可能である。シ
ンボルをデコードすることは、送信された信号のサンプ
リング時期を決定することになる。これにより、送信さ
れた信号が、１つのシンボルからの情報だけを含むよう
になり、また、少なくとも、その他のシンボルからの干
渉が最小限となるようになる。換言すれば、１つのシン
ボルをデコードするには、受信機は、他のシンボルから
の干渉が最小限になる時点で、送信された信号をサンプ
リングするためのシンボルクロックを生成しなければな
らない。
【０００４】送信された波形が、そのシンボル速度にお
いて周期的なゼロ交差を有している場合、その送信信号
は、１シンボル期間中の特定時点において１つのシンボ
ルのみの波形を含む。例えば、シンボルｓの波形がｓ*
ｈ(ｔ)であり、そのシンボル速度が１シンボル／Ｔ秒で
ある場合には、送信される信号ｘは次式で与えられる 。 ｘ(ｔ)＝Σｓ(ｉ)*ｈ(ｔ−ｉＴ) (1) その波形がそのシンボル速度において周期的なゼロ交差
を有している場合には、ｈ(ｔ)は次の通りとなる。
いて周期的なゼロ交差を有している場合、その送信信号
は、１シンボル期間中の特定時点において１つのシンボ
ルのみの波形を含む。例えば、シンボルｓの波形がｓ*
ｈ(ｔ)であり、そのシンボル速度が１シンボル／Ｔ秒で
ある場合には、送信される信号ｘは次式で与えられる 。 ｘ(ｔ)＝Σｓ(ｉ)*ｈ(ｔ−ｉＴ) (1) その波形がそのシンボル速度において周期的なゼロ交差
を有している場合には、ｈ(ｔ)は次の通りとなる。
【０００５】
ｈ(ｔ)＝０ （ｔ＝ｎ*Ｔ（ｎは０以外の整数）） (2)
次いで、時刻ｔ＝ｎＴでは、送信信号ｘ(ｔ)は、１つの
シンボルｓ(ｎ)からの寄与によるものだけを含む。これ
らの時期に送信される信号をサンプリングすることによ
り、シンボルのデコードを正しく行うことができる。
シンボルｓ(ｎ)からの寄与によるものだけを含む。これ
らの時期に送信される信号をサンプリングすることによ
り、シンボルのデコードを正しく行うことができる。
【０００６】送信された信号が、シンボルのデコード中
の搬送波をある程度含むことがあるという事実より、シ
ンボルクロックの回復に関する問題が更に複雑になる。
より詳細にいえば、受信機は、送信信号ｘ(ｔ)を受信す
る代わりに、信号ｘ(ｔ)*ｅｘｐ(−ｊｗｔ＋ｐ)を受信
することになる。ここで、ｗ及びｐは未知のものであ
り、変動する可能性がある。
の搬送波をある程度含むことがあるという事実より、シ
ンボルクロックの回復に関する問題が更に複雑になる。
より詳細にいえば、受信機は、送信信号ｘ(ｔ)を受信す
る代わりに、信号ｘ(ｔ)*ｅｘｐ(−ｊｗｔ＋ｐ)を受信
することになる。ここで、ｗ及びｐは未知のものであ
り、変動する可能性がある。
【０００７】デジタル通信システムの従来の実施におい
ては、シンボルクロックの回復に関する問題が様々な方
法で解決されている。一般に、その解決策は、特定のシ
ステムの何らかの特徴を伴うものである。例えば、ある
システムは、既知のシンボルパターンで始動し、また
は、その既知のパターンを周期的に挿入する。これらの
システム用の受信機は、その既知のパターンを探し、そ
の情報を用いて、シンボルクロックのサンプリング時期
を生成する局部発振器を「同期(sync up)」させる。他
のシステムの受信機は、送信信号の特定のゼロ交差を探
し、それからタイミングデータを生成する。ほとんどの
現行システムの欠点は、それらの受信機が、シンボルク
ロックを生成するための特定の通信機構の何らかの特性
に依存していることである。このため、受信機は、異な
る通信機構に用いた場合には動作しないことになる。
ては、シンボルクロックの回復に関する問題が様々な方
法で解決されている。一般に、その解決策は、特定のシ
ステムの何らかの特徴を伴うものである。例えば、ある
システムは、既知のシンボルパターンで始動し、また
は、その既知のパターンを周期的に挿入する。これらの
システム用の受信機は、その既知のパターンを探し、そ
の情報を用いて、シンボルクロックのサンプリング時期
を生成する局部発振器を「同期(sync up)」させる。他
のシステムの受信機は、送信信号の特定のゼロ交差を探
し、それからタイミングデータを生成する。ほとんどの
現行システムの欠点は、それらの受信機が、シンボルク
ロックを生成するための特定の通信機構の何らかの特性
に依存していることである。このため、受信機は、異な
る通信機構に用いた場合には動作しないことになる。
【０００８】
【発明が解決しようとする課題】従って、本発明の１つ
の目的は、極めて多数の異なる通信システムと互換性を
有するシンボルクロックを生成するための技術を提供す
ることにある。
の目的は、極めて多数の異なる通信システムと互換性を
有するシンボルクロックを生成するための技術を提供す
ることにある。
【０００９】少なくとも１つのデジタル通信システムに
おいて、その受信機は位相検出器を備える。この位相検
出器は、シンボルクロックのサンプリング時期から１シ
ンボル期間の１／４だけ離れた時期に、送信信号の実部
及び虚部の振幅を調べるものである。この位相検出器
は、合成されたクロック信号を送信信号のシンボル速度
に同期させるために用いられる。しかし、そのようなシ
ステムは、シンボルクロックのサンプリング時期の前後
では送信信号自体の振幅を比較しないので、その位相検
出器は、送信信号に残留しているいずれの搬送波にも影
響されて不正確になることがある。このようなシステム
の一例として、Stanford Telecomによって製造されたST
EL-2110Aチップが挙げられる。
おいて、その受信機は位相検出器を備える。この位相検
出器は、シンボルクロックのサンプリング時期から１シ
ンボル期間の１／４だけ離れた時期に、送信信号の実部
及び虚部の振幅を調べるものである。この位相検出器
は、合成されたクロック信号を送信信号のシンボル速度
に同期させるために用いられる。しかし、そのようなシ
ステムは、シンボルクロックのサンプリング時期の前後
では送信信号自体の振幅を比較しないので、その位相検
出器は、送信信号に残留しているいずれの搬送波にも影
響されて不正確になることがある。このようなシステム
の一例として、Stanford Telecomによって製造されたST
EL-2110Aチップが挙げられる。
【００１０】
【課題を解決するための手段】本発明は、「Clock Reco
very Phase Detector」と題する論文に記述された原理
に基づくものである。同論文で導出されているように、
送信信号の自乗された振幅（以下、自乗振幅と称す）の
期待値は、サンプリング速度の周期と共に正弦的に変動
する。その正弦曲線は、正確なサンプリング時期で最大
となり、また、正確なサンプリング時期の間の１／２だ
けずれた時点で最小となる。従って、シンボルクロック
の正確なサンプリング時期は、送信信号の自乗振幅の最
大値を探すことによって見いだすことができる。
very Phase Detector」と題する論文に記述された原理
に基づくものである。同論文で導出されているように、
送信信号の自乗された振幅（以下、自乗振幅と称す）の
期待値は、サンプリング速度の周期と共に正弦的に変動
する。その正弦曲線は、正確なサンプリング時期で最大
となり、また、正確なサンプリング時期の間の１／２だ
けずれた時点で最小となる。従って、シンボルクロック
の正確なサンプリング時期は、送信信号の自乗振幅の最
大値を探すことによって見いだすことができる。
【００１１】本発明によれば、シンボルクロックを送信
信号の自乗振幅の最大値と同期させるための位相検出器
を設けることにより、シンボルクロックの回復に関する
問題が解決される。この位相検出器は、送信信号の自乗
振幅の比較を所定時点で行う。ここで、前記所定時点と
は、シンボルクロックのサンプリング時期から１シンボ
ルクロック周期の等分の１だけ離れた時点である。ま
た、前記位相検出器は、そのような時点における送信信
号の自乗振幅間の差に比例した位相誤差信号を生成す
る。例えば、本発明による位相検出器は、シンボルクロ
ックのサンプリング時期から１シンボル期間の１／４及
び３／４だけ前の時点で送信信号をサンプリングするこ
とができる。この位相検出器により生成される位相誤差
信号は、数学的には次のように表現することができる。
信号の自乗振幅の最大値と同期させるための位相検出器
を設けることにより、シンボルクロックの回復に関する
問題が解決される。この位相検出器は、送信信号の自乗
振幅の比較を所定時点で行う。ここで、前記所定時点と
は、シンボルクロックのサンプリング時期から１シンボ
ルクロック周期の等分の１だけ離れた時点である。ま
た、前記位相検出器は、そのような時点における送信信
号の自乗振幅間の差に比例した位相誤差信号を生成す
る。例えば、本発明による位相検出器は、シンボルクロ
ックのサンプリング時期から１シンボル期間の１／４及
び３／４だけ前の時点で送信信号をサンプリングするこ
とができる。この位相検出器により生成される位相誤差
信号は、数学的には次のように表現することができる。
【００１２】
位相誤差＝｜ｘ(ｔ−Ｔ／４)｜2−｜ｘ(ｔ−３Ｔ／４)｜2 (3)
ここで、｜ｘ｜2は自乗振幅、即ち共役複素数ｘのｘ倍
であり、ｔはシンボルクロックのサンプリング時期であ
り、Ｔはシンボル期間である。
であり、ｔはシンボルクロックのサンプリング時期であ
り、Ｔはシンボル期間である。
【００１３】自乗振幅の比較を行うことにより、シンボ
ルクロックの周波数が送信信号のシンボル速度と同期さ
れたかどうかを位相検出器により決定することが可能と
なる。それらの時点において送信信号の自乗振幅が等し
い場合、シンボルクロックは同期がとれている。また、
それらの時点において送信信号の自乗振幅が異なる場合
には、シンボルクロックは位相がずれている。位相ロッ
クループ構成中の位相検出器をシンボルクロック生成器
に接続することにより、位相誤差信号は、送信信号のシ
ンボル速度と同期するようにシンボルクロックの周波数
を調節するためのフィードバック信号として作用するこ
とが可能となる。
ルクロックの周波数が送信信号のシンボル速度と同期さ
れたかどうかを位相検出器により決定することが可能と
なる。それらの時点において送信信号の自乗振幅が等し
い場合、シンボルクロックは同期がとれている。また、
それらの時点において送信信号の自乗振幅が異なる場合
には、シンボルクロックは位相がずれている。位相ロッ
クループ構成中の位相検出器をシンボルクロック生成器
に接続することにより、位相誤差信号は、送信信号のシ
ンボル速度と同期するようにシンボルクロックの周波数
を調節するためのフィードバック信号として作用するこ
とが可能となる。
【００１４】上述の位相検出器には２個の欠点がある。
即ちその欠点とは、(１)位相検出器の利得が送信信号の
レベルに関連していることと、(２)自乗振幅の関数のた
め、直線振幅ベースのシステムと比べて２倍のビット数
の精度が必要になることである。このため、十分な機能
を得るためには、送信信号のレベルを一定に維持するた
めに何らかの形態の自動利得制御手段が必要となる。し
かし、位相検出器に対する別の修正により、それら問題
の双方が排除される。修正された位相検出器において
は、自乗振幅ではなく、シンボル期間の等分の１だけサ
ンプリング時期から離れた時点において送信信号の振幅
の対数をとる。従って、位相誤差信号は次のように表さ
れる。
即ちその欠点とは、(１)位相検出器の利得が送信信号の
レベルに関連していることと、(２)自乗振幅の関数のた
め、直線振幅ベースのシステムと比べて２倍のビット数
の精度が必要になることである。このため、十分な機能
を得るためには、送信信号のレベルを一定に維持するた
めに何らかの形態の自動利得制御手段が必要となる。し
かし、位相検出器に対する別の修正により、それら問題
の双方が排除される。修正された位相検出器において
は、自乗振幅ではなく、シンボル期間の等分の１だけサ
ンプリング時期から離れた時点において送信信号の振幅
の対数をとる。従って、位相誤差信号は次のように表さ
れる。
【００１５】位相誤差＝ｌｏｇ(｜ｘ(ｔ−Ｔ／４)｜)−
ｌｏｇ(｜ｘ(ｔ−３Ｔ／４)｜) (4) ここで、垂直バー(‖)は振幅を意味し、またｌｏｇの底
は任意である。自乗振幅の関数ではなく振幅の対数の関
数を用いる利点は、位相誤差信号が送信信号の利得に依
存しないことである。また、この対数の関数は、位相検
出器で必要とされる精度のビット数を削減するものであ
る。自乗振幅の関数に代えて振幅の対数の関数を用いる
別の利点は、Ｓ／Ｎ比が増大することである。
ｌｏｇ(｜ｘ(ｔ−３Ｔ／４)｜) (4) ここで、垂直バー(‖)は振幅を意味し、またｌｏｇの底
は任意である。自乗振幅の関数ではなく振幅の対数の関
数を用いる利点は、位相誤差信号が送信信号の利得に依
存しないことである。また、この対数の関数は、位相検
出器で必要とされる精度のビット数を削減するものであ
る。自乗振幅の関数に代えて振幅の対数の関数を用いる
別の利点は、Ｓ／Ｎ比が増大することである。
【００１６】本発明の他の特徴及び利点は、図面を参照
してなされる以下の好適実施例の説明より明かとなろ
う。
してなされる以下の好適実施例の説明より明かとなろ
う。
【００１７】
【実施例】図１を参照する。本発明の好適実施例による
位相検出器10は、送信信号の実数成分及び虚数成分のサ
ンプルを入力14,16でそれぞれ受信する。そのサンプル
は、シンボルクロックのサンプリング時期から１サンプ
リング期間の１／４及び３／４だけ前の時点において抽
出される。このサンプルは32ビットのデジタル値であ
る。そのサンプルから、位相検出器は、上記式(4)に従
って、送信信号に関連する位相誤差信号を出力20に生成
する。
位相検出器10は、送信信号の実数成分及び虚数成分のサ
ンプルを入力14,16でそれぞれ受信する。そのサンプル
は、シンボルクロックのサンプリング時期から１サンプ
リング期間の１／４及び３／４だけ前の時点において抽
出される。このサンプルは32ビットのデジタル値であ
る。そのサンプルから、位相検出器は、上記式(4)に従
って、送信信号に関連する位相誤差信号を出力20に生成
する。
【００１８】位相誤差信号を生成する第１のステップ
は、前記実数成分及び虚数成分の絶対値を得ることであ
る。位相検出器10内の２つの絶対値論理回路26,28は、
符号ビットを有する32ビット値のＸＯＲを実行すること
により、各成分の絶対値を決定する。ＸＯＲ操作の結果
は３１ビットの絶対値となり、この絶対値は、その最下
位ビットにおいて実際の絶対値とは異なっている。しか
し、この誤差は、本用途では無視できるものである。
は、前記実数成分及び虚数成分の絶対値を得ることであ
る。位相検出器10内の２つの絶対値論理回路26,28は、
符号ビットを有する32ビット値のＸＯＲを実行すること
により、各成分の絶対値を決定する。ＸＯＲ操作の結果
は３１ビットの絶対値となり、この絶対値は、その最下
位ビットにおいて実際の絶対値とは異なっている。しか
し、この誤差は、本用途では無視できるものである。
【００１９】また、第２のステップは、絶対値の内の１
つがその最上位ビットに「１」を有するまで、実数及び
虚数の絶対値におけるビットを左シフトさせることであ
る。ＯＲ論理ゲート32及び優先エンコーダ34は、実数ま
たは虚数の絶対値のいずれかにおける最初の（最上位
の）ビット１のビット位置を探し出す。ＯＲ論理ゲート
32は、ＯＲ論理機能を用いて、２つの31ビットの絶対値
を組み合わせる。優先エンコーダ34は、その組み合わさ
れた値における最上位ビットと最初のビット１との間の
ビット位置の数を決定する。この数は、実行すべきビッ
トシフトの数であり、５ビットのデジタル値として表さ
れる。２つのバレル(barrel)シフタ40,42は、優先エン
コーダ34で決定されたビットシフトの数により、絶対値
のビットを左側へ（最上位ビットへ向かって）シフトさ
せる。その５ビットのビットシフト数は、レジスタ46に
格納される。
つがその最上位ビットに「１」を有するまで、実数及び
虚数の絶対値におけるビットを左シフトさせることであ
る。ＯＲ論理ゲート32及び優先エンコーダ34は、実数ま
たは虚数の絶対値のいずれかにおける最初の（最上位
の）ビット１のビット位置を探し出す。ＯＲ論理ゲート
32は、ＯＲ論理機能を用いて、２つの31ビットの絶対値
を組み合わせる。優先エンコーダ34は、その組み合わさ
れた値における最上位ビットと最初のビット１との間の
ビット位置の数を決定する。この数は、実行すべきビッ
トシフトの数であり、５ビットのデジタル値として表さ
れる。２つのバレル(barrel)シフタ40,42は、優先エン
コーダ34で決定されたビットシフトの数により、絶対値
のビットを左側へ（最上位ビットへ向かって）シフトさ
せる。その５ビットのビットシフト数は、レジスタ46に
格納される。
【００２０】次に、位相検出器10は、テーブルルックア
ップＲＯＭ50を用いて自乗振幅の対数値を得る。この位
相検出器10は、シフトされた各絶対値の６つの最上位ビ
ットをとって12ビットのアドレスを形成する。シフトさ
れた実数絶対値の６つの最上位ビットは、アドレスの６
つの最上位ビットになり、一方、シフトされた虚数絶対
値の６つの最上位ビットは、アドレスの６つの最下位ビ
ットになる。この12ビットのアドレスを用いることによ
り、位相検出器10は、ＲＯＭ50中の８ビット値にアクセ
スする。好適には、ＲＯＭ50は、12ビットのアドレスで
アクセス可能な２12のアドレス可能位置を提供する４ｋ
×８ビットのＰＲＯＭを用いて実施される。ＲＯＭ50中
の各アドレスは、ｌｏｇ2(Ａ2＋Ｂ2)に等しい８ビット
値でプログラムされる。ここで、Ａはアドレスの６つの
最上位ビットに等しく、Ｂはアドレスの６つの最下位ビ
ットに等しい値である。
ップＲＯＭ50を用いて自乗振幅の対数値を得る。この位
相検出器10は、シフトされた各絶対値の６つの最上位ビ
ットをとって12ビットのアドレスを形成する。シフトさ
れた実数絶対値の６つの最上位ビットは、アドレスの６
つの最上位ビットになり、一方、シフトされた虚数絶対
値の６つの最上位ビットは、アドレスの６つの最下位ビ
ットになる。この12ビットのアドレスを用いることによ
り、位相検出器10は、ＲＯＭ50中の８ビット値にアクセ
スする。好適には、ＲＯＭ50は、12ビットのアドレスで
アクセス可能な２12のアドレス可能位置を提供する４ｋ
×８ビットのＰＲＯＭを用いて実施される。ＲＯＭ50中
の各アドレスは、ｌｏｇ2(Ａ2＋Ｂ2)に等しい８ビット
値でプログラムされる。ここで、Ａはアドレスの６つの
最上位ビットに等しく、Ｂはアドレスの６つの最下位ビ
ットに等しい値である。
【００２１】好適実施例では、各々のシフトされた絶対
値成分の内の６ビットをとってルックアップ用アドレス
を形成するが、当業者には容易に明白となるように、ビ
ット数Ｎとしては任意の値を取ることができる。それに
従い、ＲＯＭ50のサイズ及びプログラミングを、２2Nの
アドレス可能位置を提供するように変動させる必要があ
り、その各アドレス可能位置は、ｌｏｇ2(Ａ2＋Ｂ2)を
表すのに十分な数のビットを含む。ここで、Ａはアドレ
スのＮの最上位ビットに等しく、また、Ｂはアドレスの
Ｎの最下位ビットに等しい値である。
値成分の内の６ビットをとってルックアップ用アドレス
を形成するが、当業者には容易に明白となるように、ビ
ット数Ｎとしては任意の値を取ることができる。それに
従い、ＲＯＭ50のサイズ及びプログラミングを、２2Nの
アドレス可能位置を提供するように変動させる必要があ
り、その各アドレス可能位置は、ｌｏｇ2(Ａ2＋Ｂ2)を
表すのに十分な数のビットを含む。ここで、Ａはアドレ
スのＮの最上位ビットに等しく、また、Ｂはアドレスの
Ｎの最下位ビットに等しい値である。
【００２２】また、位相検出器10の好適実施例では、シ
フトされた絶対値の内の１つの最上位ビットが「１」に
等しいことが既知である、という事実に基づき、ＲＯＭ
50のサイズを縮小させることも可能である。従って、ア
ドレスのＮの最上位ビットは、シフトされた実数絶対値
がその最上位ビットとして「１」を有する場合、そのシ
フトされた実数絶対値から選択することができ、また、
シフトされた実数絶対値がその最上位ビットとして
「１」を有さない場合には、シフトされた虚数絶対値か
ら選択することができる。これは、アドレスの最上位ビ
ットが「１」であることを保証するように働く。アドレ
スの最上位ビットが常に［１］である場合には、そのビ
ットをアドレスから落として、ＲＯＭ50のサイズを２
2N-1のアドレス可能位置まで縮小させることができる。
フトされた絶対値の内の１つの最上位ビットが「１」に
等しいことが既知である、という事実に基づき、ＲＯＭ
50のサイズを縮小させることも可能である。従って、ア
ドレスのＮの最上位ビットは、シフトされた実数絶対値
がその最上位ビットとして「１」を有する場合、そのシ
フトされた実数絶対値から選択することができ、また、
シフトされた実数絶対値がその最上位ビットとして
「１」を有さない場合には、シフトされた虚数絶対値か
ら選択することができる。これは、アドレスの最上位ビ
ットが「１」であることを保証するように働く。アドレ
スの最上位ビットが常に［１］である場合には、そのビ
ットをアドレスから落として、ＲＯＭ50のサイズを２
2N-1のアドレス可能位置まで縮小させることができる。
【００２３】対数値の決定を完了させるために、８ビッ
トの出力値がビットシフト数に加算される。この加算
は、インクリメンタ54を用いて行われる。このインクリ
メンタ54は、８ビットのＲＯＭ出力値の最上位ビットを
５ビットのシフト数に加算する。その加算結果は６ビッ
トとなり、13ビットの対数値の６つの最上位ビットとな
る。８ビットのＲＯＭ出力値の７つの最下位ビットは、
その対数値の７つの最下位ビットになる。
トの出力値がビットシフト数に加算される。この加算
は、インクリメンタ54を用いて行われる。このインクリ
メンタ54は、８ビットのＲＯＭ出力値の最上位ビットを
５ビットのシフト数に加算する。その加算結果は６ビッ
トとなり、13ビットの対数値の６つの最上位ビットとな
る。８ビットのＲＯＭ出力値の７つの最下位ビットは、
その対数値の７つの最下位ビットになる。
【００２４】上述のステップは、各サンプリング期間中
に位相検出器により２回実行される。そのステップは、
シンボルクロックのサンプリング時期から１サンプリン
グ期間の３／４だけ前の時期に、送信信号の（実数成分
及び虚数成分を有する）サンプルについて最初に実行さ
れる。その結果として、位相検出器は「−３／４」の対
数値を生成する。位相検出器が２度目のステップを実行
する際には、シンボルクロックのサンプリング時期から
１サンプリング期間の１／４だけ前の時期で得た送信信
号のサンプルを用いて、「−１／４」の対数値を生成す
る。
に位相検出器により２回実行される。そのステップは、
シンボルクロックのサンプリング時期から１サンプリン
グ期間の３／４だけ前の時期に、送信信号の（実数成分
及び虚数成分を有する）サンプルについて最初に実行さ
れる。その結果として、位相検出器は「−３／４」の対
数値を生成する。位相検出器が２度目のステップを実行
する際には、シンボルクロックのサンプリング時期から
１サンプリング期間の１／４だけ前の時期で得た送信信
号のサンプルを用いて、「−１／４」の対数値を生成す
る。
【００２５】最終ステップでは、位相検出器10は、「−
１／４」の対数値から「−３／４」の対数値を減算して
位相誤差信号を生成する。最初に決定されるのは「−３
／４」の対数値である。従って、その対数値は、「−１
／４」の対数値が決定されるまで遅延されなければなら
ない。２つの遅延ラッチ60,62は、それぞれ、「−３／
４」の対数値をサンプリング期間の１／４だけ遅延させ
た後に、加算器68の第１の入力66にその値を出力する。
「−３／４」の対数値が加算器に到達する時点までに、
「−１／４」の対数値が決定されて、パス72に沿って第
２の入力70に同時に到達することになる。双方の対数値
が到達すると、加算器68は、「−１／４」の対数値から
「−３／４」の対数値を減算する。この減算から、加算
器68が位相誤差信号を生成し、その信号が位相検出器10
の出力20に現れる。
１／４」の対数値から「−３／４」の対数値を減算して
位相誤差信号を生成する。最初に決定されるのは「−３
／４」の対数値である。従って、その対数値は、「−１
／４」の対数値が決定されるまで遅延されなければなら
ない。２つの遅延ラッチ60,62は、それぞれ、「−３／
４」の対数値をサンプリング期間の１／４だけ遅延させ
た後に、加算器68の第１の入力66にその値を出力する。
「−３／４」の対数値が加算器に到達する時点までに、
「−１／４」の対数値が決定されて、パス72に沿って第
２の入力70に同時に到達することになる。双方の対数値
が到達すると、加算器68は、「−１／４」の対数値から
「−３／４」の対数値を減算する。この減算から、加算
器68が位相誤差信号を生成し、その信号が位相検出器10
の出力20に現れる。
【００２６】ここで図２を参照する。位相検出器10は、
デジタル通信システムからの送信信号におけるシンボル
に対してシンボルクロック信号94を正しく同期させるた
めに位相ロックループ90内で使用可能なものである。位
相ロックループ90は、従来のデジタル通信用受信機（図
示せず）の一構成部分であり、その受信機の目的は、送
信信号を受信し、その送信信号上の変調されたシンボル
をデコードすることにある。この受信機は、送信信号を
受信して実数成分信号及び虚数成分信号に分離する。こ
の受信機は、位相ロックループ90へのＩチャネル入力10
2に実数成分信号を送る。また、虚数成分信号はＱチャ
ネル入力104に送られる。
デジタル通信システムからの送信信号におけるシンボル
に対してシンボルクロック信号94を正しく同期させるた
めに位相ロックループ90内で使用可能なものである。位
相ロックループ90は、従来のデジタル通信用受信機（図
示せず）の一構成部分であり、その受信機の目的は、送
信信号を受信し、その送信信号上の変調されたシンボル
をデコードすることにある。この受信機は、送信信号を
受信して実数成分信号及び虚数成分信号に分離する。こ
の受信機は、位相ロックループ90へのＩチャネル入力10
2に実数成分信号を送る。また、虚数成分信号はＱチャ
ネル入力104に送られる。
【００２７】チャネル入力102,104は、デジタルリサン
プラ108,110に接続されている。これらのデジタルリサ
ンプラは、シンボルクロック信号94によってクロックさ
れ、シンボルクロックのサンプリング時期において実数
成分信号及び虚数成分信号をサンプリングするようにな
っている。シンボルクロックのサンプリング時期は、他
のシンボルからの干渉を最小限として１つのシンボルを
デコードすることができる時点である。シンボルクロッ
クのサンプリング時期における実数成分信号及び虚数成
分信号のサンプルは、出力114,116においてシンボルの
デコードをそれぞれ行うために受信機に供給される。ま
た、シンボルクロック信号94は、デジタルリサンプラも
クロックしており、シンボルクロックのサンプリング時
期から１サンプリング期間の１／４及び３／４だけ前の
時期に、実数成分信号及び虚数成分信号をサンプリング
するようになっている。これらのサンプルは、入力14,1
6においてロギング位相検出器10に供給される。そのサ
ンプルを用いて、ロギング位相検出器10が、上述のよう
にして、その出力20に位相誤差信号を生成する。
プラ108,110に接続されている。これらのデジタルリサ
ンプラは、シンボルクロック信号94によってクロックさ
れ、シンボルクロックのサンプリング時期において実数
成分信号及び虚数成分信号をサンプリングするようにな
っている。シンボルクロックのサンプリング時期は、他
のシンボルからの干渉を最小限として１つのシンボルを
デコードすることができる時点である。シンボルクロッ
クのサンプリング時期における実数成分信号及び虚数成
分信号のサンプルは、出力114,116においてシンボルの
デコードをそれぞれ行うために受信機に供給される。ま
た、シンボルクロック信号94は、デジタルリサンプラも
クロックしており、シンボルクロックのサンプリング時
期から１サンプリング期間の１／４及び３／４だけ前の
時期に、実数成分信号及び虚数成分信号をサンプリング
するようになっている。これらのサンプルは、入力14,1
6においてロギング位相検出器10に供給される。そのサ
ンプルを用いて、ロギング位相検出器10が、上述のよう
にして、その出力20に位相誤差信号を生成する。
【００２８】位相ロックループ90の残りの部分は、従来
の第２次位相ロックループの構成を有するものである。
この構成には、シンボルクロック信号94を調節する(reg
ulate)周波数レジスタ120及び時間レジスタ122が含まれ
ている。この周波数レジスタ120及び時間レジスタ122
は、Ｄフリップフロップを用いて実施されたものであ
る。これらのレジスタは、局部クロック信号124によっ
てそれぞれクロックされる。位相検出器10からの位相誤
差信号により、シンボルクロック信号94を調節するため
のフィードバックがそれらのレジスタに提供される。
の第２次位相ロックループの構成を有するものである。
この構成には、シンボルクロック信号94を調節する(reg
ulate)周波数レジスタ120及び時間レジスタ122が含まれ
ている。この周波数レジスタ120及び時間レジスタ122
は、Ｄフリップフロップを用いて実施されたものであ
る。これらのレジスタは、局部クロック信号124によっ
てそれぞれクロックされる。位相検出器10からの位相誤
差信号により、シンボルクロック信号94を調節するため
のフィードバックがそれらのレジスタに提供される。
【００２９】位相誤差信号は、位相誤差信号に定数εを
乗算するスケーリング回路130,132を駆動する。この定
数εは次の通りである。
乗算するスケーリング回路130,132を駆動する。この定
数εは次の通りである。
【００３０】
ε＝２-n≪１ (5)
これにより、単にｎビット位置だけビットを右シフトさ
せるだけで１つのデジタル値について乗算を行うことが
可能となる。
せるだけで１つのデジタル値について乗算を行うことが
可能となる。
【００３１】加算器138,140,142によって位相ロックル
ープ90が完成する。加算器138〜142は、各レジスタ120,
122の出力をその入力にフィードバックするように接続
されている。より詳細にいえば、加算器138は、スケー
リング回路132からのスケーリングされた位相誤差信号
を周波数レジスタ120のＱ出力146からの出力と加算し、
その加算結果を周波数レジスタ120のＤ入力148に供給す
る。また加算器140,142は、時間レジスタ122のＱ出力15
2からの出力と、スケーリング回路130からのスケーリン
グされた位相誤差信号と、周波数レジスタ120の出力と
を加算する。この加算結果は、時間レジスタ122のＤ入
力154に供給される。
ープ90が完成する。加算器138〜142は、各レジスタ120,
122の出力をその入力にフィードバックするように接続
されている。より詳細にいえば、加算器138は、スケー
リング回路132からのスケーリングされた位相誤差信号
を周波数レジスタ120のＱ出力146からの出力と加算し、
その加算結果を周波数レジスタ120のＤ入力148に供給す
る。また加算器140,142は、時間レジスタ122のＱ出力15
2からの出力と、スケーリング回路130からのスケーリン
グされた位相誤差信号と、周波数レジスタ120の出力と
を加算する。この加算結果は、時間レジスタ122のＤ入
力154に供給される。
【００３２】位相検出器10の好適実施例では、位相誤差
信号は、上記方程式(4)による対数関数に基づいて決定
される。本発明の別の実施例では、上記方程式(3)で与
えられる自乗振幅関数に基づいて位相誤差信号を決定す
る位相検出器が設けられる。しかしながら、対数関数を
用いる好適実施例によれば、自乗振幅関数に基づく実施
例に優る利点がもたらされる。
信号は、上記方程式(4)による対数関数に基づいて決定
される。本発明の別の実施例では、上記方程式(3)で与
えられる自乗振幅関数に基づいて位相誤差信号を決定す
る位相検出器が設けられる。しかしながら、対数関数を
用いる好適実施例によれば、自乗振幅関数に基づく実施
例に優る利点がもたらされる。
【００３３】位相検出器において自乗振幅関数に代えて
対数関数を用いる１つの利点は、ＳＮ比が増大すること
である。位相検出器においてＳＮ比が増大するというこ
とは、その処理能力が増大することを意味している。Ｓ
Ｎ比の測度は、ＤＣ値により除算された関数の集団(ens
emble)平均のピーク間変動に相当する。従って、２つの
関数を介して利用可能なＳＮ比は、それらの集団平均を
調べることで比較することができる。
対数関数を用いる１つの利点は、ＳＮ比が増大すること
である。位相検出器においてＳＮ比が増大するというこ
とは、その処理能力が増大することを意味している。Ｓ
Ｎ比の測度は、ＤＣ値により除算された関数の集団(ens
emble)平均のピーク間変動に相当する。従って、２つの
関数を介して利用可能なＳＮ比は、それらの集団平均を
調べることで比較することができる。
【００３４】前記の「Clock Recovery Phase Detecto
r」と題する論文で導出されているように、自乗振幅関
数の集団平均は次式の通りである。
r」と題する論文で導出されているように、自乗振幅関
数の集団平均は次式の通りである。
【００３５】
Ｅ｛｜ｘ(ｔ)｜2｝＝Ａ＋Ｂｃｏｓ(２πｔ／Ｔ) (6)
式(6)において、自乗振幅は常に負でないことから、そ
の期待値は負でない値でなければならない。このため、
ＡはＢよりも大でなければならないことになる。
の期待値は負でない値でなければならない。このため、
ＡはＢよりも大でなければならないことになる。
【００３６】図３を参照する。同図には、４つの波形30
0について、自乗振幅−時間のグラフが示されている。
これらの４つの波形300は、送信信号の自乗振幅｜ｘ
(ｔ)｜2を集団的に表した波形例を示すものである。ま
た、図４は、波形300の相加平均即ち集団平均400を示し
ている。
0について、自乗振幅−時間のグラフが示されている。
これらの４つの波形300は、送信信号の自乗振幅｜ｘ
(ｔ)｜2を集団的に表した波形例を示すものである。ま
た、図４は、波形300の相加平均即ち集団平均400を示し
ている。
【００３７】自乗振幅関数及び対数関数の集団平均を比
較するために、まず、自乗振幅関数の対数の集団平均を
考える。対数関数の周知の特性から、次式が成立する。
較するために、まず、自乗振幅関数の対数の集団平均を
考える。対数関数の周知の特性から、次式が成立する。
【００３８】
Ｅ｛ｌｏｇ(｜ｘ(ｔ)｜2)｝＝２Ｅ｛ｌｏｇ(｜ｘ(ｔ)｜)｝ (7)
従って、対数関数の集団平均は、自乗振幅関数の対数の
集団平均に関連していることになる。
集団平均に関連していることになる。
【００３９】対数関数の集団平均をとることは、対数関
数のオペランドの相乗平均の対数をとることと等価であ
る。従って、自乗振幅関数の対数の集団平均は、自乗振
幅関数の相乗平均の対数と等しいことになる。従って、
方程式(7)より、対数関数の集団平均が自乗振幅関数の
相乗平均に関連していることが分かる。
数のオペランドの相乗平均の対数をとることと等価であ
る。従って、自乗振幅関数の対数の集団平均は、自乗振
幅関数の相乗平均の対数と等しいことになる。従って、
方程式(7)より、対数関数の集団平均が自乗振幅関数の
相乗平均に関連していることが分かる。
【００４０】図４は、自乗振幅関数の例示的な集団の相
乗平均402を表している。シンボルクロックのサンプリ
ング時期（ｔ＝ｎＴ）において送信信号（ｘ(ｔ)）がシ
ンボル値に等しいことが示されている。従って、シンボ
ルクロックのサンプリング時期406,408における自乗振
幅関数の相乗平均402は、相加平均400と等しいことにな
る。従って、 Ｅ｛ｌｏｇ(｜ｘ(ｎＴ)｜2)｝＝ｌｏｇ［Ｅ｛(｜ｘ(ｔ)｜2)｝］ (8) となる。これは、それぞれの最大ピーク値において、自
乗振幅関数の対数の集団平均が自乗振幅関数の集団平均
の対数に等しいことを示している。
乗平均402を表している。シンボルクロックのサンプリ
ング時期（ｔ＝ｎＴ）において送信信号（ｘ(ｔ)）がシ
ンボル値に等しいことが示されている。従って、シンボ
ルクロックのサンプリング時期406,408における自乗振
幅関数の相乗平均402は、相加平均400と等しいことにな
る。従って、 Ｅ｛ｌｏｇ(｜ｘ(ｎＴ)｜2)｝＝ｌｏｇ［Ｅ｛(｜ｘ(ｔ)｜2)｝］ (8) となる。これは、それぞれの最大ピーク値において、自
乗振幅関数の対数の集団平均が自乗振幅関数の集団平均
の対数に等しいことを示している。
【００４１】シンボルクロックのサンプリング時期以外
の時点（ｔ＜＞ｎＴ）については、送信信号の自乗振幅
の相乗平均402は、その相加平均400以下となる。従っ
て、 Ｅ｛ｌｏｇ(｜ｘ(ｔ)｜2)｝≦ｌｏｇ［Ｅ｛｜ｘ(ｔ)｜2｝］ (9) となる。なお、等しくなることは余りない。ＳＮ比は、
関数の集団平均のピーク間変動のＤＣレベルに対する比
である。従って、対数関数のＳＮ比は、ＤＣレベル414
に対する相乗平均波形402のピーク間変動412に関連する
ものである。相加平均及び相乗平均のピーク値が同じで
あり、相乗平均の「俯角(dip)」の方が深いので、対数
関数は自乗振幅関数よりＳＮ比が高くなる。
の時点（ｔ＜＞ｎＴ）については、送信信号の自乗振幅
の相乗平均402は、その相加平均400以下となる。従っ
て、 Ｅ｛ｌｏｇ(｜ｘ(ｔ)｜2)｝≦ｌｏｇ［Ｅ｛｜ｘ(ｔ)｜2｝］ (9) となる。なお、等しくなることは余りない。ＳＮ比は、
関数の集団平均のピーク間変動のＤＣレベルに対する比
である。従って、対数関数のＳＮ比は、ＤＣレベル414
に対する相乗平均波形402のピーク間変動412に関連する
ものである。相加平均及び相乗平均のピーク値が同じで
あり、相乗平均の「俯角(dip)」の方が深いので、対数
関数は自乗振幅関数よりＳＮ比が高くなる。
【００４２】例示的な具体例に関して本発明の原理を説
明及び例示してきたが、その原理から逸脱することなく
本発明の構成及び詳細について修正を施すことが可能な
ことが理解されよう。従って、特許請求の範囲及びそれ
に等価なものの範囲及び思想内に包含されるそのような
実施例の全てを本発明として請求することとする。
明及び例示してきたが、その原理から逸脱することなく
本発明の構成及び詳細について修正を施すことが可能な
ことが理解されよう。従って、特許請求の範囲及びそれ
に等価なものの範囲及び思想内に包含されるそのような
実施例の全てを本発明として請求することとする。
【００４３】
【発明の効果】本発明は上述のように構成したので、極
めて多数の異なる通信システムと互換性を有するシンボ
ルクロックを生成するための技術を提供することができ
る。
めて多数の異なる通信システムと互換性を有するシンボ
ルクロックを生成するための技術を提供することができ
る。
【図１】本発明の好適実施例による位相検出器を示すブ
ロック図である。
ロック図である。
【図２】第２次位相ロックループにおける図１の位相検
出器を示すブロック図である。
出器を示すブロック図である。
【図３】典型的な波形を送信信号の自乗振幅の集団で示
すグラフである。
すグラフである。
【図４】図３の波形の集団の平均を示すグラフである。
10 位相検出器10
14,16 入力
20 出力
50 テーブルルックアップＲＯＭ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ハワード・イー・ヒルトン
アメリカ合衆国ワシントン州98290スノ
ウホミッシュ・セヴンティ・セカンド・
アヴェニュー・サウス・イースト・7303
(56)参考文献 米国特許4805191（ＵＳ，Ａ)
米国特許4344176（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/38
H04L 7/00
Claims (7)
- 【請求項１】シンボルクロックのサンプリング時間と被
送信信号のシンボル時間との間の位相差を検出するため
の位相検出器において、 被送信データ信号の第１及び第２のサンプルを受信する
ための入力手段であって、前記第１のサンプルは、シン
ボルクロックのサンプリング時間から１シンボル期間の
数分の１の期間後に取得され、前記第２のサンプルは、
シンボルクロックのサンプリング時間よりも前記と等し
い１シンボル期間の数分の１の期間だけ前に取得される
ことからなる、入力手段と、 前記入力手段に結合されて、前記被送信データ信号の前
記第１及び第２のサンプルの振幅の対数関数に関連する
第１及び第２の振幅信号を生成するための振幅手段と、 前記振幅手段の出力に結合された入力を有し、前記第１
の振幅信号と前記第２の振幅信号との差に対応する位相
差信号を生成するための位相差手段であって、この位相
差信号は、シンボルクロックのサンプリング時間と被送
信信号のシンボル時間との位相差に関連していることか
らなる、位相差手段とからなる、位相検出器。 - 【請求項２】前記振幅手段が、 関数の計算値の表が書き込まれたテーブルルックアップ
ROMであって、前記第１及び第２のサンプルの振幅に関
連したアドレス値を与えられると、該アドレス値の関数
に等しい結果値を返すことからなる、前記ROMを備え
る、請求項１の位相検出器。 - 【請求項３】前記入力手段が、 被送信信号の前記第１及び第２のサンプルの各々の実数
成分を受信するための第１の入力と、 被送信信号の前記第１及び第２のサンプルの各々の虚数
成分を受信するための第２の入力を備える、請求項１ま
たは２の位相検出器。 - 【請求項４】前記振幅手段が、 前記実数成分とその符号ビットのＸＯＲ論理演算を実行
することにより、前記各サンプルの実数成分の絶対値を
決定するための第１のＸＯＲ回路と、 前記虚数成分とその符号ビットのＸＯＲ論理演算を実行
することにより、前記各サンプルの虚数成分の絶対値を
決定するための第２のＸＯＲ回路を備える、請求項３の
位相検出器。 - 【請求項５】前記第１のサンプルが、第１のシンボルク
ロックのサンプリング時間から１シンボル期間の４分の
１の期間後に取得され、前記第２のサンプルが、第２の
シンボルクロックのサンプリング時間よりも１シンボル
期間の４分の１の期間だけ前に取得され、前記第２のシ
ンボルクロックのサンプリング時間が、前記第１のシン
ボルクロックのサンプリング時間の１シンボル期間後に
生じることからなる、請求項１乃至４のいずれかの位相
検出器。 - 【請求項６】デジタル通信システムにおいて、シンボル
クロックの回復のために位相ロックループ内に含まれる
位相検出器において、該位相ロックループが、 第１及び第２のサンプリング時間において、被送信信号
の第１及び第２のサンプルをそれぞれ取得するためのサ
ンプラであって、前記第１のサンプリング時間が、シン
ボルクロックのサンプリング時間よりも１シンボル期間
の数分の１だけ前であり、前記第２のサンプリング時間
が、シンボルクロックのサンプリング時間から１シンボ
ル期間の数分の１だけ後であることからなる、サンプラ
と、 シンボルクロックのサンプリング時間においてレベル遷
移を伴うシンボルクロックを生成するためのシンボルク
ロック生成器と、 前記位相差信号に応答して、前記シンボルクロックの位
相を制御するシンボルクロック位相制御回路とを備える
ことからなる、請求項１乃至５のいずれかの位相検出
器。 - 【請求項７】前記第１及び第２のサンプルの実数成分及
び虚数成分をそれぞれ受信するための第１及び第２の入
力と、 前記実数成分及び虚数成分の絶対値を生成するために、
前記第１及び第２の入力にそれぞれ接続された第１及び
第２のＸＯＲ論理回路と、 前記絶対値の大きい方の絶対値のビットのうちの最も大
きなビット位置にある１のビットを最上位ビットまでシ
フトするのに必要な左シフトの数だけ、前記絶対値のビ
ットを左シフトするための第１及び第２のバレルシフタ
と、 対数関数の計算値の表が書き込まれたテーブルルックア
ップROMであって、アドレス値を与えられると、前記絶
対値に関連する前記アドレス値の対数関数に等しい結果
値を返すことからなる、前記ROMと、 前記バレルシフタによって前記絶対値に対して実施され
る左シフトの数に前記結果値を加えて、各サンプルの振
幅値の対数を生成するための第１の加算回路と、 前記第１のサンプルの振幅値の対数と前記第２のサンプ
ルの振幅値の対数との差を決定するための第２の加算回
路とを備える、請求項１乃至６のいずれかの位相検出
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/911,860 US5455847A (en) | 1992-07-10 | 1992-07-10 | Clock recovery phase detector |
| US911860 | 1992-07-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164658A JPH06164658A (ja) | 1994-06-10 |
| JP3398422B2 true JP3398422B2 (ja) | 2003-04-21 |
Family
ID=25430994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17170293A Expired - Fee Related JP3398422B2 (ja) | 1992-07-10 | 1993-07-12 | クロック回復型位相検出器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5455847A (ja) |
| EP (1) | EP0578489B1 (ja) |
| JP (1) | JP3398422B2 (ja) |
| DE (1) | DE69324529T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI97183C (fi) * | 1994-02-15 | 1996-10-25 | Nokia Telecommunications Oy | Menetelmä vastaanottimen synkronoimiseksi vastaanotetun signaalin taajuuteen ja vaiheeseen |
| US5657021A (en) * | 1994-06-30 | 1997-08-12 | Ehsani Engineering Enterprises, Inc. | System and method for radar-vision for vehicles in traffic |
| US5524120A (en) * | 1994-07-05 | 1996-06-04 | Rockwell International Corporation | Digital low power symbol rate detector |
| JP3382745B2 (ja) * | 1995-02-24 | 2003-03-04 | 松下電器産業株式会社 | データ再生方法およびデータ再生装置 |
| US5875218A (en) * | 1995-03-31 | 1999-02-23 | Unisys Corporation | Variable rate clock for timing recovery and method therefor |
| US5671257A (en) * | 1995-06-06 | 1997-09-23 | Sicom, Inc. | Symbol timing recovery based on complex sample magnitude |
| WO1997016002A1 (en) * | 1995-10-25 | 1997-05-01 | Philips Electronics N.V. | Clock signal recovery system for communication systems using pulse amplitude modulation/quadrature amplitude modulation |
| US6393067B1 (en) * | 1996-03-06 | 2002-05-21 | Matsushita Electric Industrial Co., Ltd. | Differential detection receiver |
| TW355884B (en) * | 1997-10-30 | 1999-04-11 | Winbond Electronic Corp | Analog signal deviation calibration circuit and process for the same |
| US6081822A (en) * | 1998-03-11 | 2000-06-27 | Agilent Technologies, Inc. | Approximating signal power and noise power in a system |
| US20020093986A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Forward data de-skew method and system |
| US20020093994A1 (en) * | 2000-12-30 | 2002-07-18 | Norm Hendrickson | Reverse data de-skew method and system |
| US20020090045A1 (en) * | 2001-01-10 | 2002-07-11 | Norm Hendrickson | Digital clock recovery system |
| WO2002062004A1 (en) | 2001-02-01 | 2002-08-08 | Vitesse Semiconductor Corporation | Rz recovery |
| US8542778B2 (en) * | 2005-10-26 | 2013-09-24 | Zenith Electronics Llc | Closed loop power normalized timing recovery for 8 VSB modulated signals |
| US8189724B1 (en) | 2005-10-26 | 2012-05-29 | Zenith Electronics Llc | Closed loop power normalized timing recovery for 8 VSB modulated signals |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4344176A (en) * | 1980-04-03 | 1982-08-10 | Codex Corporation | Time recovery circuitry in a modem receiver |
| US4416017A (en) * | 1981-01-05 | 1983-11-15 | Motorola, Inc. | Apparatus and method for attenuating interfering signals |
| US4376309A (en) * | 1981-05-29 | 1983-03-08 | Bell Telephone Laboratories, Incorporated | Method and apparatus for signal-eye tracking in digital transmission systems |
| NL8402352A (nl) * | 1984-07-26 | 1986-02-17 | Philips Nv | Inrichting voor het terugwinnen van een kloksignaal uit een hoekgemoduleerd draaggolfsignaal met een modulatie-index m = 0,5. |
| US4727508A (en) * | 1984-12-14 | 1988-02-23 | Motorola, Inc. | Circuit for adding and/or subtracting numbers in logarithmic representation |
| CH669489A5 (ja) * | 1986-01-17 | 1989-03-15 | Bbc Brown Boveri & Cie | |
| US4805191A (en) * | 1987-11-25 | 1989-02-14 | Motorola, Inc. | Modem with improved timing recovery using equalized data |
| US4910465A (en) * | 1988-10-31 | 1990-03-20 | Hewlett-Packard Company | Phase detector |
| US5001724A (en) * | 1989-01-13 | 1991-03-19 | Hewlett-Packard Company | Method and apparatus for measuring phase accuracy and amplitude profile of a continuous-phase-modulated signal |
| CA2025135C (en) * | 1989-09-13 | 1993-06-29 | Shousei Yoshida | Frequency tracking circuit using samples equalized at different sampling instants of same clock period |
-
1992
- 1992-07-10 US US07/911,860 patent/US5455847A/en not_active Expired - Lifetime
-
1993
- 1993-07-07 DE DE69324529T patent/DE69324529T2/de not_active Expired - Fee Related
- 1993-07-07 EP EP93305329A patent/EP0578489B1/en not_active Expired - Lifetime
- 1993-07-12 JP JP17170293A patent/JP3398422B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5455847A (en) | 1995-10-03 |
| EP0578489B1 (en) | 1999-04-21 |
| JPH06164658A (ja) | 1994-06-10 |
| DE69324529D1 (de) | 1999-05-27 |
| DE69324529T2 (de) | 1999-08-26 |
| EP0578489A1 (en) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3398422B2 (ja) | クロック回復型位相検出器 | |
| CN111512369B (zh) | 多通道数据接收器的时钟数据恢复装置及方法 | |
| US8165252B2 (en) | Signal processing device and method, and program | |
| EP0877505B1 (en) | Synchronous circuit controller for controlling data transmission between asynchronous circuits | |
| US20050265487A1 (en) | Method of sampling data and a circuit for sampling data | |
| JPH0621982A (ja) | Ｇｍｓｋ信号復調方法及びその装置 | |
| US5105447A (en) | Demodulated data recognition and decision device | |
| US5465059A (en) | Method and apparatus for timing acquisition of partial response class IV signaling | |
| JPH0621988A (ja) | Ｄｑｐｓｋ遅延検波回路 | |
| JPS61296843A (ja) | コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法 | |
| GB2359706A (en) | Synchronising data and clock signals using a programmable delay circuit | |
| US5103465A (en) | Symbol synchronization circuit | |
| US6845490B2 (en) | Clock switching circuitry for jitter reduction | |
| US6310925B1 (en) | Phase angle detector and frequency discriminator employing the same | |
| JPH09214574A (ja) | データ同期装置の位相検出器およびその動作方法 | |
| KR100247349B1 (ko) | 심볼타이밍복구장치 | |
| JP2001230824A (ja) | データ受信方式 | |
| JP2000059350A (ja) | チップ・ストリ―ムの復号化 | |
| JP2007511926A (ja) | 適応的補間を用いた受信信号の位相追跡 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| JP3228361B2 (ja) | ディジタル処理型直交検波回路 | |
| US6011808A (en) | Redundant codes for clock recovery in serial links | |
| JPH05260107A (ja) | 直交検波器 | |
| US7006585B2 (en) | Recovering data encoded in serial communication channels | |
| JP3260691B2 (ja) | ユニークワード検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |