JP3397048B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタの作
製プロセス途中で、既存の技術を使って容易にＳＯＩ型
の素子分離が実現できるトランジスタ構造を有する半導
体装置及びその製造方法に関し、特に、トランジスタご
とに分離された能動領域の放熱性改善に関する。

【０００２】

【従来の技術】従来から、主にＭＯＳ（Metal Oxide Se
miconductor ）型ＬＳＩのデバイス・プロセス分野にお
いて、消費電力低減や高速化を目的として、ＳＯＩ（Si
liconOn Insulator）基板上にデバイスを作り込み、そ
の寄生容量の低減と低電源電圧化を図るＳＯＩ技術が注
目を集めている。

【０００３】ＳＯＩ基板では、能動領域の下に絶縁層が
介在されていることから、能動領域に作り込んだＭＯＳ
ＦＥＴのソース・ドレイン容量，ゲート容量及び配線容
量を大幅に低減できる、この容量低減が低電源電圧ほど
図り易い、或いは素子分離が容易であるなど、数々の利
点を有する。このＳＯＩ基板としては、酸素イオンをシ
リコン基板に高濃度にイオン注入し基板奥側に埋込酸化
膜を形成したＳＩＭＯＸ（Separation by Implanted Ox
ygen）基板や、一方のシリコン基板表面に酸化膜を形成
し他の基板と貼り合わせた貼合わせ基板などが用いられ
る。しかし、ＳＩＭＯＸ基板では、酸素イオン注入時の
ダメージにより素子能動領域の結晶性が害され、また貼
合わせ基板では膜厚制御性や低コスト化に難点があるな
ど、それぞれ課題を有している。

【０００４】そこで、ＳＯＩ基板を用いないで、トラン
ジスタの作製プロセス途中で、既存の技術を使って容易
にＳＯＩ型の素子分離を実現する試みとして、例えば
「ＩＥＤＭ８９−８３３，１９８９，ＩＥＥＥ」には、
新たな構造のＭＯＳトランジスタが提案されている。図
８は、このＭＯＳトランジスタの概略断面図である。こ
のＭＯＳＦＥＴ２は、ｐ型の単結晶シリコン基板４の上
に、酸化シリコン膜からなる絶縁層６が形成され、絶縁
層６上に、単結晶シリコンからなる突起状の能動領域８
が、絶縁層６により下方から支持されるようにして形成
されている。これにより、ＳＯＩ型の素子分離が達成さ
れている。能動領域８の上面と互いに対向した２つの側
面とには、ゲート酸化膜１０を介して、ポリシリコン膜
からなるゲート電極１２が形成されている。一方、特に
図示しないが、この図に垂直な手前側及び奥側の能動領
域８には、それぞれゲート電極１２と所定距離をおいて
ソース／ドレイン領域が形成され、それぞれ電極が引き
出されている。

【０００５】この素子分離構造は、トランジスタごとに
設けられており、しかも通常のＬＯＣＯＳ法などと同様
な厚い熱酸化膜の形成技術によって実現される。すなわ
ち、まず、通常のリソグラフィ技術を用いて、単結晶シ
リコン基板４上の上記能動領域８となる部分に、窒化シ
リコン膜等のパターンを形成した後、このパターンをマ
スクとして通常の異方性エッチングを行なうことによ
り、単結晶シリコン基板４上に突起状の能動領域８を形
成する。そして、この能動領域８の側壁を窒化シリコン
膜等で保護した後、ウエット熱酸化を行なうと、表面に
露出した単結晶シリコンが酸化される。熱酸化が進行す
るにつれて、図８中に矢印で示すように、能動領域８の
幅方向両側の下部付近から酸化膜が能動領域８の根元に
廻り込み、遂には図示のように、これが能動領域８下側
でつながって、能動領域８を単結晶シリコン基板４と絶
縁分離する絶縁層６が形成される。

【０００６】このような構造のＭＯＳＦＥＴ２は、前述
したＳＯＩ基板を用いる場合に比較すると、結晶性の良
好な単結晶シリコンにより能動領域８が形成され、しか
も通常の厚い熱酸化膜の形成法で容易にＳＯＩ型の素子
分離が達成されている。したがって、このＭＯＳＦＥＴ
２を用いれば、高品質でコスト的にも有利に各種ＬＳＩ
の低消費電力化および高速化を図ることができる。ま
た、能動領域８の上面及び両側面にチャネルが立体的に
形成され、単位面積当たりの電流駆動能力が高いことか
ら、高集積化にも有利である。以下、このようなトラン
ジスタ構造を「立体チャネル構造」と称する。

【０００７】

【発明が解決しようとする課題】しかし、この立体チャ
ネル構造のＭＯＳＦＥＴでは、チャネルが形成される能
動領域８の周囲を熱伝導特性の悪い酸化膜（絶縁層６お
よびゲート酸化膜１０）で覆う構造となっているため、
電流を多く流した場合に放熱が悪く、セルフヒーティン
グ効果により特性が劣化するといった課題があった。

【０００８】すなわち、絶縁層６およびゲート酸化膜１
０を構成する酸化シリコン膜は、シリコンより熱伝導率
が２桁程度小さいため、ドレイン電流によるジュール熱
の放熱が悪くなり、チャネルの温度が上昇してキャリア
の移動度が低下し、この結果、温度が上昇しドレイン電
流の減少をもたらしていた。図９は、この様子を模式的
に示すＭＯＳＦＥＴのドレイン電流電圧特性図である。
この特性図では、ゲートを開けてドレイン電圧Ｖ_ＤＳを
高くしたときに負性抵抗として特性劣化が現れている。

【０００９】このようなセルフヒーティング効果による
特性劣化は、ＳＯＩ基板を用いた場合でも問題となり、
埋込酸化膜等を薄くするなどで対処していた。これに対
し、立体チャネル構造のＭＯＳＦＥＴでは、図８の絶縁
層６が形成法の特殊性から余り薄くできない、またチャ
ネルが立体的で単位面積当たりの電流駆動能力が高い分
だけ熱も逃げにくいことから、ＳＯＩ基板を用いた場合
よりも放熱性の改善を進める必要があった。

【００１０】本発明は、このような実情に鑑みてなさ
れ、半導体基板表面側に突出する能動領域を、既存の技
術を使って容易に半導体基板から分離形成したＳＯＩ型
の素子分離構造について、その能動領域の放熱性を高め
た半導体装置及びその製造方法を提供することを目的と
する。

【００１１】

【課題を解決するための手段】上述した従来技術の問題
点を解消し、上記目的を達成するために、本発明に係る
半導体装置は、半導体基板と、前記半導体基板上の絶縁
層と、前記半導体基板に対し前記絶縁層で絶縁されてい
る半導体からなる突起状の能動領域とから構成される素
子分離構造を有し、前記能動領域にトランジスタが形成
されている半導体装置であって、前記トランジスタのゲ
ート電極が前記能動領域の上面の一部と側面の一部とに
直接接触し、その接触面にショットキー接合が形成さ
れ、前記ゲート電極が接触していない前記能動領域の部
分に、ソース領域又はドレイン領域となる２つの不純物
領域が、前記ゲート電極を挟み、かつ、それぞれ前記ゲ
ート電極と所定距離をおいて形成されている。

【００１２】この半導体装置では、放熱性の悪いＭＯＳ
構造の代わりに、ショットキー電極構造のゲートを有す
るＭＥＳＦＥＴ(Metal-Semiconductor Field-Effect Tr
ansistor)を用いて半導体基板と絶縁分離して形成され
た突起状の能動領域に、トランジスタが形成されてい
る。動作時にチャネル部で発生するジュール熱は、その
発生箇所に近接したゲート電極を介して能動領域外部に
容易に、しかも効果的に逃げる。

【００１３】本発明に係る半導体装置の製造方法では、
絶縁層により半導体基板から絶縁されながら突出した能
動領域を半導体基板上に形成し、その後、能動領域の表
面に接触させてゲート電極を形成し、その接触面にショ
ットキー接合を形成する。絶縁層の形成法としては、能
動領域を形成し、その上面及び側面を保護パターンで覆
った後に選択酸化や斜めイオン注入で半導体基板と絶縁
分離する方法、或いは、予め半導体基板内の所定深さに
絶縁層を形成しておき、その後に能動領域を形成する方
法がある。選択酸化や斜めイオン注入による方法は、能
動領域の結晶性を損なうことなく既存の技術で容易に絶
縁層の形成ができ、予め半導体基板内の所定深さに絶縁
層を形成しておく方法は、能動領域の側面保護の必要が
なく製造プロセスを簡略化できる。

【００１４】

【発明の実施の形態】以下、本発明の半導体装置につい
て、図面を参照しながら詳細に説明する。第１実施形態 図１は、本実施形態に係わる半導体装置の概略を示し、
同図（ａ）は断面図、同図（ｂ）は正面図である。図
中、符号２０は、例えばｐ型の単結晶シリコンからなる
半導体基板を示し、この半導体基板２０上には、酸化シ
リコン膜からなる絶縁層２２が形成され、絶縁層２２上
に、単結晶シリコンからなる突起状の能動領域２４が、
絶縁層２２により下方から支持されるようにして形成さ
れている。これにより、ＳＯＩ型の素子分離が達成され
ている。

【００１５】能動領域２４の上面と互いに対向した２つ
の側面とには、これにゲート電極２６が直接接触して形
成されている。ゲート電極２６は、能動領域２４とのシ
ョットキー接合を所定高さのショットキーバリアで形成
するためのショットキー電極層２６ａと、上層側のゲー
ト電極層２６ｂとから構成されている。ショットキー電
極層２６ａは、例えばＰｔＳｉから構成され、ゲート電
極層２６ｂは、導電化ポリシリコン膜から構成される。
図示のように、このショットキー接合に沿った能動領域
２４の表面側に、断面コ字状のチャネル領域２４ａが形
成される。

【００１６】ゲート電極２６の一方方向両側の能動領域
２４には、ゲート電極と所定距離をおいて、それぞれｎ
型不純物を高濃度に導入した２つの不純物領域（ソース
領域２８及びドレイン領域３０）が形成されている。

【００１７】本半導体装置では、この立体チャネル構造
のトランジスタを、それぞれ素子分離させながら集積化
できる。この場合、とくに図示しないが、トランジスタ
同士の間隔内は層間絶縁層で埋め込まれ、各トランジス
タのゲート電極２６，ソース領域２８及びドレイン領域
３０が、電極配線層を介して互いに接続され、或いは電
極の取り出しがなされている。

【００１８】このような立体チャネル構造のトランジス
タでは、チャネル領域２４ａが能動領域２４の上面及び
側面に形成できることから、特にサブスレッシュホール
ド領域におけるゲートの制御性が良好で、電流駆動能力
が高い。よって、個々のトランジスタ占有面積の縮小化
が図れ、高集積化に有利である。また、ソース領域２８
及びドレイン領域３０は、互いに対向して形成され、そ
の対向面それぞれが、上記した断面コ字状のチャネル領
域２４ａの端面に面状に等距離で臨むことから、ソース
領域２８及びドレイン領域３０の寄生抵抗が小さく、高
速化が図りやすい。

【００１９】つぎに、この立体チャネル構造のトランジ
スタを有する半導体装置の製造方法について、図２〜５
に沿って説明する。まず、ｐ型の単結晶シリコンからな
る半導体基板２０を用意し、この半導体基板２０上に窒
化シリコン膜を成膜し、通常のフォトリソグラフィ加工
技術を用いて、図２（ａ）のような細長い上部保護パタ
ーン３２を形成する。この上部保護パターン３２をエッ
チングマスクとして、半導体基板２０に異方性エッチン
グを施すと、図２（ｂ）に示すように、半導体基板２０
上に突起状の能動領域２４が形成される。能動領域２４
の大きさは、例えば、高さが０．５μｍ，幅が０．２μ
ｍ，長さが１μｍ程度である。

【００２０】次いで、図３（ｃ）に示すように、窒化シ
リコン膜製の上部保護パターン３２を残したまま、全面
に窒化シリコン膜等の側壁保護膜３４ａを成膜し、能動
領域２４を窒化シリコン膜で覆う。全面にＲＩＥ（Reac
tive Ion Etching）等の異方性エッチングを行い、能動
領域２４周囲の半導体基板２０表面を露出させる。これ
により、図３（ｄ）に示すように、能動領域２４の側壁
に側壁保護パターン３４が形成される。この状態で、露
出した半導体基板２０の表面を等方的にエッチングす
る。この等方性エッチングは、例えば、水酸化カリウム
のエッチャントを用いたウエットエッチング等により行
なう。これにより、図３（ｅ）に示すように、能動領域
２４の根元部分が表面に露出される。

【００２１】この状態で、通常のＬＯＣＯＳ（Local Ox
idation of Silicon）酸化などの厚い酸化膜の形成法を
用いて、半導体基板２０表面のみを選択的に熱酸化す
る。この熱酸化としては、例えば８５０〜１０００℃程
度の温度で行なうウェット酸化が用いられる。これによ
り、半導体基板２０表面に、例えば１５０〜２００ｎｍ
程度の厚みの絶縁層２２が形成される。また、熱酸化が
進行するにつれて、図４（ｆ）に示すように、能動領域
２４の幅方向両側の下部付近から酸化膜が能動領域２４
の根元に廻り込み、遂には図示のように、これが能動領
域２４下側でつながる。すなわち、この絶縁層２２によ
って、能動領域２４が単結晶シリコン製の半導体基板２
０から絶縁分離される。図４（ｇ）の工程で、能動領域
２４の表面を保護していた上部保護パターン３２及び側
壁保護パターン３４を選択的に除去すると、半導体基板
２０上にＳＯＩ型の絶縁分離構造が得られる。この絶縁
分離構造は、トランジスタごとに形成される。

【００２２】つぎに、このようにして半導体基板２０か
ら絶縁分離された能動領域２４に、ソース領域及びドレ
イン領域を形成する。具体的には、図５（ｈ）に示すよ
うに、まず、通常のフォトリソグラフィ技術を用いて、
能動領域２４の長さ方向両端から所定幅だけ開口したレ
ジストパターン３８を形成する。そして、このレジスト
パターン３８をマスクとして、イオン注入等により、例
えばＰ（リン）等のｎ型の不純物を能動領域２４の両端
部側に導入する。これにより、ｎ型の不純物が高濃度に
導入されたソース領域２８及びドレイン領域３０が、能
動領域２４の長さ方向両端部側に互いに対向して形成さ
れる。

【００２３】レジストパターン３８を除去後、図５
（ｉ）に示すように、ソース領域２８及びドレイン領域
３０の対向間隔内で、上記レジストパターン３８により
マスクされていた能動領域２４部分に、ショットキー電
極層２６ａとゲート電極層２６ｂとから構成された２層
メタル構造のゲート電極２６を形成する。具体的は、ま
ず、ショットキー障壁形成用のＰｔＳｉ膜と、ゲート電
極の主構成膜のＡｌ膜とを、この順で蒸着法やスパッタ
法等で成膜する。つぎに、通常のフォトリソグラフィ技
術を用いて、ゲート電極形成用のレジストパターン（不
図示）を形成する。このゲート電極形成用のレジストパ
ターンは、ソース領域２８及びドレイン領域３０のエッ
ジより内側に形成する。そして、形成したゲート電極形
成用のレジストパターンをマスクとして、Ａｌ膜及びＰ
ｔＳｉ膜を順次、エッチング加工する。これにより、ソ
ース領域２８及びドレイン領域３０の対向間隔内で、こ
れらの不純物領域から所定距離をおいて、能動領域２４
の表面に直接接触したゲート電極２６が得られ、その接
触面にショットキー接合が形成される。なお、ゲート電
極２６を、ソース領域２８及びドレイン領域３０から離
して形成したのは、これらがオーミック接触してショー
トするのを防ぐためである。

【００２４】なお、上記説明において特に言及した以外
の事項について、特に限定はなく、本発明の範囲内で種
々に改変できる。たとえば、ショットキー電極層２６ａ
は、ＰｔＳｉに限定されず、半導体基板２０も単結晶シ
リコンに限らない。半導体基板２０として、化合物半導
体（例えば、ＧａＡｓ）基板を用いた場合、ショットキ
ー電極層２６ａとしては、Ｔｉ／Ａｕ，Ｔｉ／Ｐｔ／Ａ
ｕ等の積層金属膜等を用いることができる。

【００２５】発明では、半導体装置の製造プロセス途中
で、選択酸化といた既存の技術を用いてＳＯＩ型の素子
分離が容易に形成できる。とくに、従来ではゲート酸化
膜を介してゲート電極を能動領域上に形成するＭＯＳ構
造が採られていたのに対し、本発明では、能動領域２４
表面に金属製のゲート電極２６を直接接触させたショッ
トキー電極構造が形成されていることから、このトラン
ジスタの動作時にドレイン電流によるジュール熱が、ソ
ース領域２８やドレイン領域３０からだけでなく、ゲー
ト電極２６を介しも放熱される。

【００２６】第２実施形態 本実施形態は、いわゆる斜めイオン注入法で、絶縁層を
形成する場合である。図６は、本実施形態の製造方法の
製造過程のうち要部を示し、同図（ｊ），（ｋ）は、そ
れぞれ第１実施形態を示す図４（ｆ），（ｇ）に対応す
る。なお、前述した第１実施形態と同様な構成について
は、同一符号を付し、その説明を省略する。上述した第
１実施形態では、絶縁層２２の形成は選択酸化法によっ
て行なうとした。

【００２７】これに対し、本実施形態では、図３（ｅ）
の工程までは第１実施形態と同様に行い、図６（ｊ）に
示すように、その状態で酸素イオン¹⁶Ｏ⁺ を能動領域２
４の両側から斜めにイオン注入して、能動領域２４の根
元部分を含む半導体基板２０の表面に酸化剤を導入す
る。その後、熱処理を施すと、同図（ｋ）に示すよう
に、能動領域２４を半導体基板２０と絶縁分離する絶縁
層２２が、能動領域２４の根元部分を含む半導体基板２
０の表面側に形成される。以後は、第１実施形態と同様
にして、ソース領域２８及びドレイン領域３０を形成
し、ショットキー接合型のゲート電極２６を形成する
（図５参照）。なお、本実施形態では、斜めイオン注入
の角度を極端に浅くできるのであれば、図３（ｅ）に示
すような、等方性エッチングによる能動領域２４の根元
部分の表面露出工程は省略してもよい。

【００２８】本実施形態においても、第１実施形態と同
様な効果を奏する。すなわち、半導体装置の製造プロセ
ス途中で、斜めイオン注入といた既存の技術を用いてＳ
ＯＩ型の素子分離が容易に形成でき、また、ショットキ
ー接合型のゲート電極構造が形成されていることから、
能動領域２４の放熱性が良好である。

【００２９】第３実施形態 本実施形態は、能動領域の形成に先立って、ＳＩＭＯＸ
法により半導体基板奥側に絶縁層を予め形成しておく場
合である。図７は、本実施形態の製造方法の製造過程の
うち要部を示し、同図（ｌ），（ｍ）は、それぞれ第１
実施形態を示す図２（ａ），（ｂ）に対応する。なお、
前述した第１実施形態と同様な構成については、同一符
号を付し、その説明を省略する。

【００３０】本実施形態では、能動領域２４を形成する
まえに、酸素イオンを半導体基板２０の基板奥側の所定
深さにイオン注入し、熱酸化して絶縁層２２を予め半導
体基板２０内に埋め込むように形成しておく。そして、
図７（ｌ），（ｍ）に示すように、第１実施形態と同様
な方法で能動領域２４を形成する。すなわち、この半導
体基板２０上に窒化シリコン膜から構成される細長い上
部保護パターン３２を形成し、これをエッチングマスク
として、半導体基板２０に異方性エッチングを施して、
半導体基板２０上に突起状の能動領域２４を形成する。
この異方性エッチングは、同図（ｍ）に示すように、予
め埋込み形成しておいた絶縁層２２が能動領域２４の根
元部分に位置するまで行なう。

【００３１】本実施形態では、ＳＩＭＯＸ法を用いてい
るのでイオン注入時のダメージが能動領域２４の表面に
導入されるおそれがあるものの、図７（ｍ）の能動領域
２４形成工程で、絶縁層２２が能動領域２４の根元部分
に位置する程度まで半導体基板をエッチングするだけで
ＳＯＩ型の素子分離が容易に達成できる。すなわち、能
動領域２４をエッチング加工するだけで、第１実施形態
でいうと図４（ｇ）の工程まで一気に進み、その途中の
図３（ｃ）〜図４（ｆ）の諸工程が省略でき、これによ
り製造工程の簡略化が可能となるといった利点がある。

【００３２】

【発明の効果】以上説明してきたように、本発明の半導
体装置によれば、ゲート電極金属と能動領域（例えば、
半導体基板と同じ単結晶シリコン）との直接接合によっ
てショットキー接合型のゲート電極構造を形成すること
ができるので、チャネル部で発生するジュール熱を、そ
の発生箇所に近接したゲート電極を介して能動領域外部
に容易に、しかも効果的に逃がすことができる。したが
って、ドレイン電流を多く流しても、従来のようなドレ
イン電流の低下といった特性劣化が起きない。この放熱
性の良さにより、高集積化及び高速動作といったＳＯＩ
型の素子分離構造の特長が生かされる。

【００３３】また、通常のＭＯＳ構造のようにゲート酸
化膜を必要とせず、ショットキー電極層を能動領域上に
直接、蒸着等により形成するので、低温でのゲート電極
の形成が可能である、またゲート電極によるチャネル制
御が、不純物制御でなく空乏層制御なので微細化に有利
といった利点も有する。

【００３４】本発明の半導体装置の製造方法によれば、
半導体装置の製造プロセス途中で既存の技術を用いてＳ
ＯＩ型の素子分離が容易に形成でき、或いは通常のＳＩ
ＭＯＸ法を用いて絶縁分離構造の製造工程を簡素化でき
る。

【００３５】以上より、半導体基板表面側に突出する能
動領域を、既存の技術を使って容易に半導体基板から分
離形成したＳＯＩ型の素子分離構造について、その能動
領域の放熱性を高めた半導体装置及びその製造方法を提
供することができる。よって、この種の半導体装置の高
集積化及び高速化が、本発明により進展する。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係わる半導体装置の概
略構成を示し、図１（ａ）は断面図、図１（ｂ）は正面
図である。

【図２】図１の半導体装置の各製造過程の概略を示す断
面図及び正面図であり、特に能動領域のエッチング加工
工程までを示す。

【図３】図２に続く同断面図及び正面図であり、特に能
動領域の側壁保護及び根元部分の露出工程までを示す。

【図４】図３に続く同断面図及び正面図であり、特にＳ
ＯＩ型の素子分離工程までを示す。

【図５】図４に続く同断面図及び正面図であり、特にソ
ース／ドレイン領域及びゲート電極の形成工程までを示
す。

【図６】本発明の第２実施形態に係わる半導体装置の各
製造過程の概略を示す断面図及び正面図であり、第１実
施形態を示す図４（ｆ），（ｇ）に対応し、斜めイオン
注入法を用いた能動領域の形成法を示す。

【図７】本発明の第３実施形態に係わる半導体装置の各
製造過程の概略を示す断面図及び正面図であり、第１実
施形態を示す図２（ａ），（ｂ）に対応し、ＳＩＭＯＸ
法を用いた能動領域の形成法を示す。

【図８】従来の半導体装置の構成を示す概略断面図であ
る。

【図９】従来技術の問題点を説明するためのＭＯＳＦＥ
Ｔのドレイン電流電圧特性図である。

【符号の説明】

２０…半導体基板、２２…絶縁層、２４…能動領域、２
４ａ…チャネル領域、２６…ゲート電極、２６ａ…ショ
ットキー電極層、２６ｂ…ゲート電極層、２８…ソース
領域、３０…ドレイン領域、３２…上部保護パターン、
３４…側壁保護パターン、３４ａ…側壁保護膜。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 29/872 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/338 H01L 27/095 H01L 29/80 H01L 29/812

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板と、前記半導体基板上の絶縁層
   と、前記半導体基板に対し前記絶縁層で絶縁されている
   半導体からなる突起状の能動領域とから構成される素子
   分離構造を有し、前記能動領域にトランジスタが形成さ
   れている半導体装置であって、 前記トランジスタのゲート電極が前記能動領域の上面の
   一部と側面の一部とに直接接触し、その接触面にショッ
   トキー接合が形成され、 前記ゲート電極が接触していない前記能動領域の部分
   に、ソース領域又はドレイン領域となる２つの不純物領
   域が、前記ゲート電極を挟み、かつ、それぞれ前記ゲー
   ト電極と所定距離をおいて形成されている半導体装置。
2. 【請求項２】半導体基板上に上部保護パターンを形成し
   た後、エッチング加工して半導体基板上に突出する能動
   領域を形成し、前記上部保護パターン を残したまま能動領域の側面に側
   壁保護パターンを形成した後、半導体表面を選択酸化し
   て能動領域を半導体基板から絶縁する絶縁層を形成し、 その後、能動領域の表面に接触させてゲート電極を形成
   し、その接触面にショットキー接合を形成する半導体装
   置の製造方法。
3. 【請求項３】半導体基板上に上部保護パターンを形成し
   た後、エッチング加工して半導体基板上に突出する能動
   領域を形成し、前記上部保護パターン を残したまま能動領域の側面に側
   壁保護パターンを形成した後、能動領域の幅方向両側か
   ら斜めに酸素イオンをイオン注入して、能動領域を半導
   体基板から絶縁する絶縁層を形成し、 その後、能動領域の表面に接触させてゲート電極を形成
   し、その接触面にショットキー接合を形成する半導体装
   置の製造方法。
4. 【請求項４】半導体基板表面から酸素イオンをイオン注
   入して、前記半導体基板内の所定深さに絶縁層を形成
   し、 前記半導体基板上に上部保護パターンを形成し、 前記上部保護パターンの周囲で前記半導体基板の前記絶
   縁層上の部分をエッチングにより除去し、前記絶縁層に
   より半導体基板と絶縁されながら突出する能動領域を形
   成し、 前記能動領域の表面に接触させてゲート電極を形成し、
   その接触面にショットキー接合を形成する半導体装置の
   製造方法。