JP3391003B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JP3391003B2 JP3391003B2 JP18645495A JP18645495A JP3391003B2 JP 3391003 B2 JP3391003 B2 JP 3391003B2 JP 18645495 A JP18645495 A JP 18645495A JP 18645495 A JP18645495 A JP 18645495A JP 3391003 B2 JP3391003 B2 JP 3391003B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- etching
- layer
- layer wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- ing And Chemical Polishing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
る。この配線基板は、セラミック基板などの支持基板の
上に、ポリイミドなどの有機質絶縁膜と配線とを交互に
積層して得られる高密度多層配線基板に好適に利用され
うる。
の耐熱性樹脂からなる絶縁膜を介して積層し、コンタク
トホールを通じて接続する高密度基板においては、コン
タクトホールでの接触抵抗を低減させるために、コンタ
クトホール形成時に露出する下層配線を清浄化する技術
が種々提案されている。
では、下層配線及び絶縁膜を順に設けた基板をアルカリ
溶液に浸漬して、清浄化した後、上層配線が形成されて
いる。また、特開平5−291416号公報では、下層
配線及び絶縁膜を順に設けた基板をArガスでスパッタ
クリーニング(イオンミリング)することにより、清浄
化している。そしてこの状態のまま上層配線を形成した
のでは、スパッタクリーニング時に絶縁膜表面に生じた
変質層を介して上層配線間にリーク電流が流れるので、
これを防止するため、その変質層をO2プラズマを用い
たスパッタクリーニング(酸素プラズマエッチング)し
て清浄化した後、上層配線材料をスパッタリングにより
形成している。
3−140552号公報に記載の技術では、清浄化のた
めに、ウェットプロセスを用いる上、清浄度が十分でな
い。また、前記特開平5−291416号公報に記載の
技術では、折角清浄化した下層配線まで酸素プラズマエ
ッチングされ、その表面が酸化されたり、汚れが付着さ
れたりする。結局、いずれの方法も接続の信頼性に劣
る。それ故、この発明の目的は、従来とは異なる工程を
経ることにより、上下配線間の接続の信頼性に優れた多
層配線基板を提供することにある。
は、下層配線の上にコンタクトホールを有する有機質の
絶縁膜を形成し、さらにその上に上層配線を形成するこ
とにより、該コンタクトホールを通じて該上層配線と該
下層配線とが接続された多層配線基板を製造する方法に
おいて、前記上層配線および下層配線が、薄膜層とメッ
キ層とからなり、該コンタクトホールを有する絶縁膜を
形成後、下記の工程を順に経ることを特徴とする多層配
線基板の製造方法である。
層配線を非反応性ドライエッチングにより清浄化する工
程。 (b)該絶縁膜の表面に所定パターンの該上層配線を形
成する工程。 (c)露出している該絶縁膜の表面の変質層を反応性ド
ライエッチングにより除去する工程。
して、イオンミリングを用いるのが好ましい。イオン加
速電圧や照射強度等の調整が容易で、下層配線の表面を
清浄化する作用が強いからである。
て、プラズマエッチングを用いるのが好ましい。化学的
エッチング機構によりエッチングが進むので、変質層を
除去し、しかも、プラズマエッチングにより逆に処理面
を変質させることがないからである。
薄膜層とメッキ層とからなる組合せであるので、メッキ
層の付加により上層及び下層配線層は厚く、従って配線
抵抗が低くなり、多層配線基板の電気的特性が向上する
。また、有機質の絶縁層としては、ポリイミド、BC
B樹脂、エポキシ樹脂等が挙げられる。
クトホールに露出していた下層配線は、(c)工程の反
応性ドライエッチングの際には、すでに上層配線で覆わ
れている。従って、(c)工程では、下層配線を損傷さ
せることなく、露出した絶縁膜表面を清浄化することが
できる。即ち、(a)工程において劣化した絶縁層表面
のうち上層配線間に位置し、露出している部分を(c)
工程により除去することができる。
れることがあっても、その影響は上層配線の表面のみに
とどまるので配線抵抗に影響を及ぼさない。また、上層
配線がさらに上の配線と接続される場合には、上層配線
は(a)工程の非反応性ドライエッチングで清浄化され
るので、表面酸化の影響を生ずることはない。
高温にて反応させる気相エッチング、低温ガスプラズマ
を用いたプラズマエッチング、イオンのスパッタリング
効果を利用したスパッタエッチング、イオン電子銃を用
いたイオンビームエッチングに大別される。更に、スパ
ッタエッチングは、不活性ガスを用いたスパッタエッチ
ングと、反応性ガスを用いた反応性スパッタエッチング
(反応性イオンエッチング;RIE)に分けられる。ま
た、イオンビームエッチングも、不活性ガスを使用する
イオンビームエッチング(イオンミリング)と反応性ガ
スを用いる反応性イオンビームエッチングに分けられ
る。
ライエッチングと、非反応性ドライエッチングに分ける
方法もある。反応性ドライエッチングには、プラズマエ
ッチング、反応性スパッタエッチング、反応性イオンビ
ームエッチングが含まれ、非反応性ドライエッチングに
は、不活性ガスを用いたスパッタエッチングやイオンビ
ームエッチング(イオンミリング)が含まれる。ここ
で、反応性ドライエッチングは、O2や反応性ガスなど
との反応により対象物と化学的に反応することで、対象
物をガス化する等してエッチングが進行する化学的エッ
チング機構の側面があり、非反応性ドライエッチング
が、物理的に対象物の原子を除去していく物理的エッチ
ング機構とは異なる。
ば、コンタクトホール底面の下層配線表面は、汚れと共
に下層配線表面もわずかに除去され、新生面が露出す
る。この新生面は活性が高く、この面にスパッタリング
等により薄膜層を形成すれば、下層配線表面(新生面)
と薄膜層は、強固に結合し、かつ、その間の導通は良好
となる。しかし一方で、かかる物理的機構によるエッチ
ングは、同時に照射されるポリイミド等の有機質の絶縁
膜にとっては、分子間の結合や分子中の結合を切断し、
また、炭化させる等のダメージを与える作用をし、変質
層を形成することとなる。
特にイオンミリングは、イオンの加速電圧、照射強度の
調整が容易である。また、イオンをビーム状にして照射
するので、下層配線の表面を清浄化する作用が強い。
機構によるエッチングが並行して進行する場合もある
が、化学的反応によってエッチングが進行するので、非
反応性ドライエッチングと異なり、変質層を化学的反応
によって、例えば、CO2等にガス化して除去する。従
って、変質層を生成せず、変質層を除去することができ
る。
ズマエッチングは、エッチング機構の大半が化学的であ
り、物理的エッチングの側面が少ないので、変質層を除
去する能力に優れ、逆に、絶縁膜に作用して表面を変質
させることが少ない、即ち、変質層の除去に適する。な
お、不活性ガスとしては、Arが多くの場合に用いられ
るが、Ne、He等でも良い。
反応性ガスとしては、CH4、CHF3、SF6等の対象
物との反応性に富むガスが挙げられる。また、プラズマ
エッチングには、O2や、O2とCHF3やSF6等の前述
の反応性ガスとの混合ガスが用いられる。なお、これら
のガスの選択は、絶縁膜の材質や除去する変質層の厚さ
等により適宜決定すればよい。この中で、プラズマエッ
チングをO2ガスを使用して行う場合には、O2ガスが安
価で取り扱いも容易である利点がある。
面に沿って説明する。図1〜図19は実施例の製造工程
を順に示す断面図、図20は図1〜図19の工程を経て
得られた絶縁評価用の配線基板を示す平面図、図21は
図20の配線基板の上下配線のみを透視したところを示
す斜視図、図22はコンタクトホール導通評価用の配線
基板を示す平面図、図23は図22のCD断面図であ
る。なお、図1〜図19は図20のAB線断面の形成過
程に相当する。
Ti0.2μm及びCu0.2μmからなる下地層31
をスパッタリングし、その上にフォトレジストR1を塗
布し(図1)、パターン感光を行った後、現像処理によ
り、下層配線が形成される部分のみフォトレジストR1
を除去した(図2)。フォトレジストR1が除去された
部分にCu7μm及びNi1μmからなるメッキ層32
を順に電解メッキにて形成し(図3)、残ったフォトレ
ジストR1を除去し(図4)、さらにフォトレジストR
1が除去された部分の下地層31をエッチングすること
により、下地層31及びメッキ層32からなる厚さ8μ
mの下層配線3を形成した(図5)。
板2上に、ポリイミド前駆体Pをスピンコートし、温度
80℃でプリベークさせた後(図6)、フォトレジスト
R2を塗布し(図7)、コンタクトホール部を露光、現
像し(図8)、さらにその部分のポリイミド前駆体Pを
エッチングすることにより、開口径50μmのコンタク
トホール51を各配線パターンの両端に各4個設けた
(図9なお、図20参照)。残ったフォトレジストR2
を除去し、窒素雰囲気中350℃でポリイミド前駆体P
を硬化させてポリイミド樹脂5とした(図10)。
ンバー内に置き、チャンバー内を1×10-5Torrまで真
空引きし、アルゴンガスを導入して3.0×10-4Torr
に設定した。そして、イオン化したAr粒子を加速電圧
600Vで150秒間照射するイオンミリングを施した
(図11)。これにより、コンタクトホール51の底面
部に露出する下層配線3(メッキ層32)の表面に付着
した汚れが除去され、清浄化された。しかし、同時にポ
リイミド樹脂5上には、ポリイミドの変質層52が生じ
ている(図12)。
μmからなる下地層41をスパッタリングし(図1
3)、その上にフォトレジストR3を塗布し(図1
4)、パターン感光を行った後、現像処理により、上層
配線が形成される部分のみフォトレジストR3を除去し
た(図15)。フォトレジストR3が除去された部分に
Cu7μm及びNi1μmからなるメッキ層42を順に
電解メッキにて形成し(図16)、残ったフォトレジス
トR3を除去し(図17)、さらにフォトレジストR3
が除去された部分の下地層41をエッチングすることに
より、下地層41及びメッキ層42からなる厚さ8μ
m、幅50μm、長さ(紙面垂直方向)34mm、配線
間間隔150μmの上層配線4を形成した(図18な
お、図20参照)。形成された下層配線3及び上層配線
4は、基板2の縦方向に2対、横方向に2対の合計4対
である。
43間に25Vの電圧を10秒間加えて絶縁抵抗を測定
したところ、それぞれ1.0×109Ω、1.6×109
Ω、1.7×108Ω、3.5×108Ωの低い値であっ
た。上層配線4,4の間には変質層52が有るからであ
る。
空引きし、流量500cc/min.で酸素ガスを流
し、出力700Wで酸素プラズマエッチングを10分間
行って露出している変質層52を除去した(図19)。
得られた配線基板1の平面図は、図20に示すとおりで
あり、要部を透視したのが図21である。再び各対の上
層配線4の対向するパッド43,43間に25Vの電圧
を10秒間加えて抵抗を測定したところ、いずれも1×
1012Ω以上であり、ポリイミド樹脂5表面に充分な絶
縁抵抗が確保されていることが判った。
コンタクトホール導通評価用の配線基板1を製造した。
この試料は上層配線4と下層配線3との間の接続(導
通)の良否を判定するもので、一本当たり200ヶ所の
接続箇所が形成されている。上層配線4の両端のパッド
44,44間の抵抗を測定したところ、1Ω以下であ
り、上層及び下層配線3,4がコンタクトホール51を
通じて良好に接続していることが判った。
好に接続し、ポリイミド樹脂5表面では絶縁性が維持さ
れている理由を考察すると次のようである。配線基板1
は、アルミナ基板2上に下層配線3及び上層配線4がポ
リイミド樹脂5を介して形成され、コンタクトホール5
1を通じて上層及び下層配線3,4が接続した構造をも
っている。そして、上層配線4が形成される前にコンタ
クトホール51に露出した下層配線3の表面は、イオン
ミリングによって清浄化されている。従って、清浄化さ
れた状態で上層配線4が形成されるので、下層配線3と
上層配線4とは良好に接続している。一方、このイオン
ミリングの際に、ポリイミド樹脂5表面が茶色に変色す
るので、変質層52が生じているものと思われる。この
変質層は、イオンミリングによるArイオンの照射によ
り、炭化あるいは原子間の結合の切断されるために生じ
たものであると考えられ、照射前に比して絶縁抵抗が劣
化している。しかし、上層配線4形成後の酸素プラズマ
エッチングによって、上層配線4,4間に露出している
ポリイミド樹脂5表面は、清浄化され、変質層は酸素と
反応して除去される。従って、上層配線4,4間の絶縁
性が維持される。しかもコンタクトホール51は、上層
配線4によって塞がれているので、酸素プラズマエッチ
ングの際に下層配線3が酸化等されることはない。
さは、次の測定方法により0.06μm程度と推定され
た。先ず、上記配線基板1より上層配線4をエッチング
除去して、表面粗さ計(ULVAC製Dektak8000)を用いて
ポリイミド樹脂5の表面粗さを測定した。上層配線4の
形成された部分とそうでない部分との段差は、約0.1
5μmであった。一方、イオンミリングをしない、すな
わち変質層52を生じない以外は、上記配線基板1と同
一条件で対照用の配線基板を製造し、その上層配線をエ
ッチング除去して、表面粗さ計(ULVAC製Dektak8000)
を用いてポリイミド樹脂の表面粗さを測定した。上層配
線の形成された部分と層でない部分との段差は、約0.
09μmであった。上記配線基板と対照基板との工程上
の違いは、イオンミリングの有無のみであるから、それ
らの段差寸法の差0.06μmは変質層52の有無によ
ると推定されるのである。
4の直下には変質層52が残っているが、上層配線4,
4間の絶縁抵抗には無関係である。また、上層配線4が
酸素プラズマエッチングで酸化などされることがあって
も、上層配線4の表面のみであるので配線抵抗に影響を
及ぼさない。また、上層配線4がさらに上の配線と接続
される場合には、上層配線4はイオンミリングにより清
浄化されるので、表面酸化の影響を生ずることはない。
の製造方法によれば、上層および下層配線を確実に接続
できるとともに、同一面内(上層)の配線間で絶縁抵抗
の低下を生じることもないので、多層配線が可能とな
る。
下層配線の下地層およびフォトレジストを形成した状態
を示す断面図である。
成した状態を示す断面図である。
を被着した状態を示す断面図である。
態を示す断面図である。
をエッチング除去した状態を示す断面図である。
を示す断面図である。
形成した状態を示す断面図である。
成した状態を示す断面図である。
ールを形成した状態を示す断面図である。
ストを除去した状態を示す断面図である。
示す断面図である。
面に変質層が生じた状態を示す断面図である。
た状態を示す断面図である。
を形成した状態を示す断面図である。
を形成した状態を示す断面図である。
ッキを施した状態を示す断面図である。
た状態を示す断面図である。
下地層をエッチング除去した状態を示す断面図である。
を施す状態を示す断面図である。
の平面図である。
るための配線基板の平面図である。
Claims (3)
- 【請求項1】 下層配線の上にコンタクトホールを有す
る有機質の絶縁膜を形成し、さらにその上に上層配線を
形成することにより、該コンタクトホールを通じて該上
層配線と該下層配線とが接続された多層配線基板を製造
する方法において、前記上層配線および下層配線が、薄
膜層とメッキ層とからなり、該コンタクトホールを有す
る絶縁膜を形成後、下記の工程を順に経ることを特徴と
する多層配線基板の製造方法。 (a)該コンタクトホールに露出した該下層配線を非反
応性ドライエッチングにより清浄化する工程。 (b)該絶縁膜の表面に所定パターンの該上層配線を形
成する工程。 (c)露出している該絶縁膜の表面の変質層を反応性ド
ライエッチングにより除去する工程。 - 【請求項2】 前記非反応性ドライエッチングが、イオ
ンミリングである請求項1に記載の多層配線基板の製造
方法。 - 【請求項3】 前記反応性ドライエッチングが、プラズ
マエッチングである請求項1または2に記載の多層配線
基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18645495A JP3391003B2 (ja) | 1995-06-28 | 1995-06-28 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18645495A JP3391003B2 (ja) | 1995-06-28 | 1995-06-28 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0917903A JPH0917903A (ja) | 1997-01-17 |
JP3391003B2 true JP3391003B2 (ja) | 2003-03-31 |
Family
ID=16188748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18645495A Expired - Fee Related JP3391003B2 (ja) | 1995-06-28 | 1995-06-28 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3391003B2 (ja) |
-
1995
- 1995-06-28 JP JP18645495A patent/JP3391003B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0917903A (ja) | 1997-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0046525B1 (en) | Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure | |
KR100554856B1 (ko) | 시료의 처리방법, 처리장치 및 자기헤드의 제작방법 | |
US4428796A (en) | Adhesion bond-breaking of lift-off regions on semiconductor structures | |
TW202109622A (zh) | 製造印刷電路板的方法及依照該方法製造之印刷電路板 | |
EP0255911A2 (en) | Metal-dielectric-metal layer structure with low resistance via connections | |
JP3391003B2 (ja) | 多層配線基板の製造方法 | |
KR20010050907A (ko) | 시료의 처리방법과 처리장치 및 자기헤드의 제작방법 | |
JPH01130529A (ja) | チタン/窒化チタン層上のタングステンのもどしエツチング方法 | |
JPH11214850A (ja) | プリント基板の製造方法及びプリント基板 | |
JP3888168B2 (ja) | 磁気トンネル接合素子の製法 | |
JP2004363447A (ja) | 半導体装置およびその製造方法 | |
JPH1041276A (ja) | 半導体装置の製造方法 | |
JPH05152268A (ja) | レジスト残渣物の除去方法 | |
JPS61290740A (ja) | 半導体装置の製造方法 | |
JPH0864676A (ja) | 半導体装置の製造方法 | |
JP2875029B2 (ja) | 多層薄膜基板の製造方法 | |
JPH0669307A (ja) | Al系材料形成不良検出方法及びAl系材料形成方法 | |
JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
JPH07170043A (ja) | 配線基板 | |
JPH0758198A (ja) | 半導体装置の製造方法 | |
JPH04346230A (ja) | 集積回路の製造方法 | |
JPH0424940A (ja) | Rf出力測定方法 | |
JPH05243217A (ja) | 半導体装置の製造方法 | |
JPH06260456A (ja) | 多層配線構造の製造方法 | |
JPH056939A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090124 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100124 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100124 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110124 |
|
LAPS | Cancellation because of no payment of annual fees |