JP3381784B2 - 光半導体素子、該光半導体素子を用いた光通信モジュール、および光半導体素子の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光通信技術で用い
られる光半導体素子、その光半導体素子を用いた光通信
モジュール、および光半導体素子の製造方法に関し、特
に、信号光の増幅や消光を機能とする光半導体素子、そ
の光半導体素子を用いた光通信モジュール、および光半
導体素子の製造方法に関する。

【０００２】

【従来の技術】光半導体素子である半導体光増幅素子
（ＳＯＡ: Semiconductor Optical Amplifier）は、導
波路を構成するための光増幅媒体を有し、信号光を電気
信号に変換することなく、信号光を増幅するものであ
る。その半導体光増幅素子の構造は半導体レーザと基本
的に共通であるが、半導体光増幅素子の端部における光
反射率を無反射被膜などで抑制し、光が共振しないよう
に構成されている。このため、半導体光増幅素子では、
電流を注入しても半導体光増幅素子自体のレーザ発振は
抑えられ、半導体光増幅素子に入力された信号光による
誘導放出で、増幅された光が半導体光増幅素子から出力
される仕組みとなっている。

【０００３】半導体光増幅素子が記載された文献として
は、 （１）I. Cha. et al., Electron. Lett. Vol. 25, pp.
1241-1242, 1989. （２）C. E. Zah, et. al., Electron. Lett. Vol. 23,
pp. 990-991, 1987. （３）S. Kitamura, et. al., IEEE Phonics Technol.
Lett. Vol.7, pp.147-148,1995 （４）L. F. Tiemeijer, OAA’94 Technical Digest 34
/WD1-1, 1994 （５）P. Doussiere, et. al., ECOC’96 Proceeding V
ol. 3, WeD 2.4, 1996. （６）S. Chelles, et. al., ECOC’96 Proceeding, Vo
l.4 ThB 2.5, 1996. などが挙げられる。

【０００４】これらのうち（４）〜（６）の文献には、
半導体光増幅素子と光ファイバを用いて半導体光増幅素
子をモジュール化することが記載されている。この場
合、入力側の光ファイバに入力した光の強度と、出力側
のファイバから出力された光の強度との比であるモジュ
ール利得を２０ｄＢ以上とすることができ、半導体光増
幅素子により増幅された信号光の飽和出力は１０ｄＢｍ
近くになることが記載されている。

【０００５】一方、半導体光増幅素子の機能としては、
上述した光増幅機能の他に、半導体光増幅素子がキャリ
ア注入型の光ゲートとして機能することが挙げられる。
つまり、半導体光増幅素子の活性層は、電流を注入して
いるオンの時に光を増幅する一方、電流を注入していな
いオフの時に高い光吸収特性を示すため、半導体光増幅
素子に注入する電流を制御することにより、半導体光増
幅素子への入力光のオン・オフを制御することができ
る。将来の大容量光通信ネットワークでは、信号光経路
の切り替え接続（クロスコネクト）用にマトリクス型光
スイッチが強く望まれており、このマトリクス型光スイ
ッチの光ゲートエレメントとして、半導体光増幅素子が
現在有望とされている。半導体光増幅素子は、電界吸収
型の半導体変調器や光結合カップラー型のスイッチに比
べて、オン時とオフ時の光出力強度の比である消光比が
大きい。このため、半導体光増幅素子をゲートエレメン
トとしてマトリクス光型スイッチを構成することによ
り、漏話（クロストーク）が大変小さく、通信エラーが
起こりにくい光ネットワークを実現することができる。
半導体光増幅素子の光ゲート機能が記載されている文献
としては、上記の文献（４）〜（６）や、 （７）S. Kitamura, et. al., ECOC’96 Proceeding Vo
l. 3, WeP 17, 1996. （８）G. Soulage, et. al., ECOC’96 Proceeding, Vo
l. 4, ThD 2.1, 1996. などが挙げられる。上記の文献（４）〜（８）のぞれぞ
れに開示された半導体光増幅素子は、レンズ光学系を用
いて光ファイバからの光を半導体光増幅素子へ結合する
ことによって半導体光増幅素子がモジュール化されてお
り、このモジュール化された半導体光増幅素子では、光
の結合効率が極めて高いことから５０ｄＢ以上の消光比
を容易に実現している。

【０００６】しかし、このようにレンズを用いた結合方
法では、レンズを含む光学系の構造が複雑で、しかも部
品点数も多く生産性が低いため、半導体光増幅素子と光
ファイバとを直接、光結合することが近年取り組まれて
いる。その場合、光ファイバからの光をレンズを用いず
に半導体光増幅素子へと結合するため、結合損失が比較
的高いという問題点がある。その光ファイバと半導体光
増幅素子との光結合における光損失を補うため、光ファ
イバの半導体光増幅素子側の先端を球状に加工すること
や、半導体光増幅素子に光スポットサイズの変換構造を
集積することなどが試みられている。

【０００７】また、レンズ系を用いずに半導体光増幅素
子の両端に光ファイバを直接接続した場合、レンズ系を
用いた場合のように光結合効率がそれほど高くならない
ので、一方の光ファイバから半導体光増幅素子に入射し
た信号光の一部が半導体光増幅素子の光導波路である活
性層に伝搬されず、その活性層に伝搬されなかった光が
非導波光となって活性層の周囲を透過した後に、透過し
た非導波光が他方の光ファイバに直接到達して結合して
しまう。ここで、半導体光増幅素子をスイッチングゲー
トとして利用した場合、この非導波光は、半導体光増幅
素子に電流を注入していないオフの時にも半導体光増幅
素子の活性層へと伝搬されずに、すなわちその活性層で
吸収されることなく出力側光ファイバから出力されるた
め、結果として消光比を劣化させることになる。

【０００８】レンズ系を用いずに半導体光増幅素子に光
ファイバを直接接続する場合に消光比を向上させる方法
が記載された文献としては、 （９）玉貫岳正らによる、電子情報通信学会、1998年総
合大会、C-4-35が挙げられる。この文献（９）に開示さ
れた半導体光増幅素子では、導波路を湾曲した形状にす
ることで光入射側と光出射側の光軸にオフセットを持た
せている。この半導体光増幅素子では、活性層へと伝搬
されない非導波光が出力側の光ファイバに直接結合する
ことを防止できることから、５０ｄＢ以上の消光比を実
現している。次では、このような湾曲した導波路を有す
る半導体光増幅素子について図２０および図２１を参照
して説明する。

【０００９】図２０は、上記の文献（９）に記載された
従来の光半導体素子を示す平面図であり、図２１は図２
０のＡ−Ａ’線断面図である。図２１に示されるよう
に、従来の光半導体素子である半導体光増幅素子１０１
では、基板１０２の裏面にｎ側電極１０６が形成され、
基板１０２の表面における所定の部分にバッファ層１０
５を介して導波コア層１０３が形成されている。この導
波コア層１０３を被覆するように、基板１０２の表面に
おける導波コア層１０３の周囲の部分、および導波コア
層１０３の表面にクラッド層１０４が形成されている。
従って、導波コア層１０３はクラッド層１０４内に埋め
込まれていて、導波コア層１０３によって半導体光増幅
素子１０１内の光導波路が構成されている。

【００１０】また、基板１０２の表面には、クラッド層
１０４から距離をおいて配置された外側クラッド層１３
１が形成されている。この外側クラッド層１３１は、ク
ラッド層１０４の両外側に配置されており、クラッド層
１０４の外側クラッド層１３１側の側面と、外側クラッ
ド層１３１のクラッド層１０４側の側面と、基板１０２
の表面におけるクラッド層１０４と外側クラッド層１３
１との間の部分とから溝１０８が構成されている。すな
わち、クラッド層１０４と外側クラッド層１３１の間に
溝１０８が設けられている。

【００１１】クラッド層１０４および外側クラッド層１
３１の表面にはキャップ層１０７が形成されている。ク
ラッド層１０４上のキャップ層１０７の表面における導
波コア層１０３に対応する部分、およびその部分の周囲
を除く部分、すなわちクラッド層１０４上のキャップ層
１０７の表面における外側クラッド層１３１側の部分
や、溝１０８の内壁全体、外側クラッド層１３１上のキ
ャップ層１０７の表面には絶縁膜１０９が形成されてい
る。クラッド層１０４上のキャップ層１０７の表面にお
ける絶縁膜１０９を除く部分、およびクラッド層１０４
上のキャップ層１０７の表面に形成された絶縁膜１０９
の表面の一部にｐ側電極１１０が形成されている。

【００１２】このように積層された半導体光増幅素子１
０１では、図２０に示されるように、導波コア層１０３
が、光入力側導波路領域１１１と光出力側導波路領域１
１２の部分が利得領域１１３に対して傾斜したＳ字形状
に湾曲している。より詳細には、導波コア層１０３の光
入力側導波路領域１１１の部分と光出力側導波路領域１
１２の部分とは２７０μｍの長さの直線状に形成され、
かつ、それら２つの領域の部分が互いに平行な状態で２
４μｍの距離にオフセットされており、導波コア層３
の、光入力側導波路領域１１１と光出力側導波路領域１
１２との間に挟まれる光増幅領域としての利得領域１１
３の部分が半径１．２ｍｍの曲率でＳ字状に湾曲してい
る。また、導波コア層１０３の、光入力側導波路領域１
１１および光出力側導波路領域１１２のそれぞれの部分
は、半導体光増幅素子１０１の端面に対して垂直な方向
から７°傾けて形成されている。

【００１３】また、図２０に示されるように、導波コア
層１０３を覆うクラッド層の、導波コア層１０３の両外
側には、導波コア層１０３から一定の距離で離れて導波
コア層１０３に沿うように溝１０８が形成されている。
溝１０８は、導波コア層１０３の光入力側導波路領域１
１１、利得領域１１３および光出力側導波路１１２の部
分、すなわち導波コア層１０３の全ての部分の両外側に
形成されている。

【００１４】上述したように構成された半導体光増幅素
子１０１の両端には、端面が平坦な光ファイバ１１５，
１１６が直接に光接続され、ｐ側電極１１０からｎ側電
極１０６へ流れる電流を制御することにより、入力側光
ファイバ１１５から入力される信号光を増幅して出力側
光ファイバ１１６に出力することや、入力される信号光
を消光させて出力しないことができる。この時、入力側
光ファイバ１１５から入力された光で、導波コア層１０
３に結合されない非導波光は、直進する非導波光１２１
のように伝搬し再び出力側光ファイバ１６に結合しな
い。このように、光導波路を構成する導波コア層１０３
を湾曲した形状にし、光入射側と光出射側の光ファイバ
の光軸にオフセットを持たせたことにより、非導波光が
出力側の光ファイバに直接結合することを防ぐことがで
きることから、高い消光比を実現している。

【００１５】一方、大容量の信号をクロスコネクトで経
路切り替えするためには、非同期転送モード（ＡＴＭ：
Asynchronous Transfer Mode）のスイッチシステムに
代表されるように経路の切り替えが非常に高速でなけれ
ばならない。このため半導体光増幅素子を光ゲートエレ
メントとして用いてマトリクス光スイッチを構成した場
合、半導体光増幅素子がオンからオフ、オフからオンへ
切り替わる時間を短くすれば、信号光を伝送できる能力
（スループット）が大変大きく、輻輳が起こりにくい光
クロスコネクトを実現することができる。半導体光増幅
素子を高速スイッチ動作させるためには、その素子の静
電容量を低減することによって駆動電流の変化に対する
素子の応答速度を向上させる必要がある。

【００１６】半導体光増幅素子の高速スイッチ機能に関
することが記載された文献としては、 （１０）T. Kato et. al., OFC’98, PD3, pp. PD3-1-P
D3-4, 1998. （１１）M. Bachmann et. al., Electron. Lett., vol.
32 pp. 206-2078, 1996. などが挙げられる。上記の文献（１０）には、前記の文
献（３）に記載されているものと同様の構成の半導体光
増幅素子を平面型光回路（PLC: Planer Lightwave Circ
uit）に実装して構成されたマトリク光スイッチが記載
されている。この半導体光増幅素子の構造は図２１に示
した構造と同じであり、導波コア層の近傍に半導体クラ
ッド層を選択的に形成した構造であって、導波コア層近
傍の半導体クラッド層の周囲に形成された溝によって外
側クラッド層がその半導体クラッド層から隔てられてい
る。この半導体光増幅素子では、導波コア層近傍のｐ／
ｎ接合の面積が狭いため、素子容量が低く、１ナノ秒以
下のスイッチング特性が得られることが記載されてい
る。

【００１７】また、文献（１１）に記載の半導体光増幅
素子では、導波コア層の近傍の領域にプロトンを打ち込
み、その領域を絶縁化することによって高速なスイッチ
ングが可能な構造が採用されている。このように、半導
体光増幅素子の静電容量を低減させるためには、導波コ
ア層の利得領域における導波コア層近傍以外の領域を絶
縁化し、導波コア層近傍のｐ／ｎ接合の領域を狭くする
ことが行われている。

【００１８】

【発明が解決しようとする課題】上述の文献（１１）に
開示された半導体光増幅素子では導波コア層の近傍にプ
ロトンを打ち込み、この領域を絶縁化することによって
高速スイッチングできる構造を採用している。

【００１９】しかしながら、このようにプロトンの打ち
込みで半導体光増幅素子の静電容量を低減させる方法で
は、プロトン打ち込みのための高価な設備が必要である
ためにコストがかかること、プロトンを打ち込む領域を
正確に制御することが困難であり高い生産歩留まりが得
られにくいこと、打ち込まれたプロトンが経時的に移動
するため、長期的な信頼性に欠けること等の問題点があ
った。

【００２０】また、上述の文献（９），（１０）に開示
された半導体光増幅素子は、導波コア層を含む光導波路
の近傍にクラッド層を選択的に形成することによって高
速スイッチが可能となるような構成を採用している。さ
らに、導波路を、Ｓ字形状に湾曲した形状にすること
で、光入射側と光出射側の光軸にオフセットを持たせて
おり、非導波光が出力側の光ファイバに直接結合するこ
とを防げる構造になっていることから５０ｄＢ以上の消
光比を実現しているが、一部の素子において、消光比が
４０ｄＢ程度の場合があった。この原因について図２０
を参照して説明する。

【００２１】図２０および図２１に示した半導体光増幅
素子１０１では、入力側光ファイバ１１５から入力され
た光で、導波コア層１０３に結合されない非導波光は、
直進する非導波光１２１の他に、クラッド層を伝搬する
非導波光１２２、溝を伝搬する非導波路光１２３も存在
する。これらのうち、直進する非導波光１２１は再び出
力側光ファイバ１１６に結合することはないが、クラッ
ド層を伝搬する非導波光１２２と、溝を伝搬する非導波
光１２３の一部は再び出力側光ファイバ１１６に結合す
ることがある。このため、半導体光増幅素子１０１に電
流を流していない状態でも、出力側光ファイバ１１６に
信号光の一部が漏洩することから、一部の素子におい
て、消光比が４０ｄＢ程度の場合があった。このよう
に、文献（９）に記載の半導体光増幅素子では、全ての
素子において５０ｄＢの消光比を達成することが困難で
あり、消光比の歩留まりの点で問題があった。

【００２２】本発明の目的は、消光比が高く、高速なス
イッチング動作が可能で、かつ、生産性の歩留りを向上
させることが可能な光半導体素子、その光半導体素子を
用いた光通信モジュール、およびそのような光半導体素
子を、歩留まりが高く生産することが可能な光半導体素
子の製造方法を提供することにある。

【００２３】

【課題を解決するための手段】上記目的を達成するため
に、本発明の光半導体素子は、基板と、該基板の表面に
部分的に形成されて光導波路を構成し、少なくとも一部
が、前記光導波路を伝搬する光のスイッチングを行うた
めの、前記光を増幅する光増幅領域となった導波コア層
と、該導波コア層を覆うように前記基板および前記導波
コア層のそれぞれの表面に形成されたクラッド層とを有
し、前記クラッド層における前記導波コア層の外側の部
分に溝が部分的に形成されている。

【００２４】上記の発明では、基板の表面に形成され
た、光導波路となる導波コア層を覆っているクラッド層
における導波コア層の外側の部分に溝が部分的に形成さ
れており、クラッド層における導波コア層の外側の部分
に、溝が形成された領域と、溝が形成されていない領域
が存在している。このような光半導体素子では、クラッ
ド層の、導波コア層の光増幅領域の部分の外側の部分に
溝が形成されていることにより、光半導体素子の静電容
量が低くなるので、導波コア層を伝搬する光を導波コア
層の光増幅領域によってスイッチングする際に、高速な
スイッチング動作が可能となる。また、このような光半
導体素子では、光導波路を構成する導波コア層に光が入
力されるように、例えばレンズ系などを用いずに光半導
体素子に光ファイバを光接続した場合に、導波コア層の
近傍を伝搬する非導波光が、クラッド層の、導波コア層
の外側の部分における溝が形成されていない領域で回折
され、回折された後に再び導波コア層の近傍を伝搬する
非導波光がわずかとなる。ここで、光半導体素子の光導
波路の一端に入力側光ファイバからの光が入力され、そ
の光導波路の他端から出力側光ファイバへと光が出力さ
れるように光半導体素子に入力側光ファイバおよび出力
側光ファイバを接続した際に、入力側光ファイバから光
半導体素子に入力された光のうち、導波コア層の近傍を
伝搬して出力側光ファイバへと出力される光、すなわち
光半導体素子の光導波路を伝搬せずに入力側光ファイバ
から出力側光ファイバへと伝搬される光が減少する。従
って、導波コア層の光増幅領域によって、光半導体素子
の導波コア層を伝搬する光のスイッチングを行った場
合、高い消光比が得られる。また、このように高速なス
イッチング動作が可能で、消光比の高い光半導体素子を
実現するために、導波コア層の外側に部分的に溝を形成
した構成の光半導体素子は、生産性の歩留り良く製造さ
れる。

【００２５】また、本発明は、基板と、該基板の表面に
部分的に形成されて光導波路を構成し、少なくとも一部
が、前記光導波路を伝搬する光のスイッチングを行うた
めの、前記光を増幅する光増幅領域となった導波コア層
と、該導波コア層を覆うように前記基板および前記導波
コア層のそれぞれの表面に形成されたクラッド層とを有
し、前記クラッド層における前記導波コア層の両外側の
部分に、前記導波コア層から離れて前記導波コア層に沿
うように溝が形成された光半導体素子において、前記ク
ラッド層の、前記導波コア層の両外側の溝の間に挟まれ
た部分の幅が部分的に異なっている。

【００２６】上記の発明では、導波コア層を覆うクラッ
ド層の、導波コア層の両外側に形成された溝の間に挟ま
れた部分の幅が部分的に異なっていることにより、クラ
ッド層内の導波コア層の近傍を伝搬する非導波光が、ク
ラッド層の幅の広い領域で回折され、回折された後に再
び導波コア層の近傍を伝搬する非導波光がわずかにな
る。従って、このような光半導体素子では、上述したの
と同様に、導波コア層の光増幅領域の部分の両外側に溝
が形成されていることにより静電容量が低くなり、高速
なスイッチング動作が可能であり、かつ、光半導体素子
に入力された光のうち、導波コア層を伝搬せずに光半導
体素子から出力光として出力される光がわずかとなり、
スイッチング動作を行う際に高い消光比が得られる。

【００２７】さらに、本発明は、基板と、該基板の表面
に部分的に形成されて光導波路を構成し、少なくとも一
部が、前記光導波路を伝搬する光のスイッチングを行う
ための、前記光を増幅する光増幅領域となった導波コア
層と、該導波コア層を覆うように前記基板および前記導
波コア層のそれぞれの表面に形成されたクラッド層とを
有し、前記クラッド層における前記導波コア層の外側の
部分に溝が形成された光半導体素子において、前記溝の
前記導波コア層側の壁面が波形の形状に形成されてい
る。

【００２８】上記の発明では、導波コア層を覆うクラッ
ド層における導波コア層の外側の部分に形成された溝の
壁面が波形の形状に形成されていることにより、導波コ
ア層の近傍、および溝の内部を伝搬する非導波光が、溝
の内壁に形成された波形の面で散乱され、これらの非導
波光のうち、光半導体素子から出力光として出力される
光がわずかとなる。従って、このような光半導体素子で
も、上述したのと同様に、高速なスイッチング動作が可
能であり、かつ、スイッチング動作を行う際に高い消光
比が得られる。

【００２９】さらに、このように前記溝の導波コア層側
の壁面が波形の形状に形成されている場合、前記溝の前
記導波コア層側の壁面における波形の波面が、前記導波
コア層を伝搬する光の進行方向に対して斜めになってい
ることにより、非導波光がこの波形の壁面で散乱した際
に、波形の波面が、導波コア層を伝搬する光の進行方向
に対して垂直となっている場合と比較して、導波コア層
の近傍および溝を伝搬する非導波光がさらに低減され
る。

【００３０】さらに、上述した光半導体素子において、
前記導波コア層の少なくとも一部が湾曲した形状となっ
ていることにより、光半導体素子の光導波路の一端に入
力側光ファイバからの光が入力され、その光導波路の他
端から出力側光ファイバへと光が出力されるように光半
導体素子に入力側光ファイバおよび出力側光ファイバを
接続した際に、入力側および出力側の光ファイバのそれ
ぞれの光半導体素子側の端部の光軸がオフセットされる
ので、入力側光ファイバから光半導体素子に入力された
光のうち、導波コア層の近傍を伝搬して出力側光ファイ
バへと出力される光、すなわち光半導体素子の光導波路
を伝搬せずに入力側光ファイバから出力側光ファイバへ
と伝搬される光がさらに減少する。

【００３１】さらに、上記の光半導体素子において、前
記光導波路の両端部に、前記光導波路を伝搬する光を集
光させる集光手段が備えられるように、前記導波コア層
の両端部の厚さが前記導波コア層の端面に向かって徐々
に薄くなっていることが好ましい。

【００３２】さらに、本発明は、光が入力される光入力
部と、該光入力部に入力された光のスイッチングを行う
ための光半導体素子と、該光半導体素子のスイッチング
動作を制御する制御手段と、前記光半導体素子から出力
された光が伝搬される光出力部と、前記光入力部に入力
された光を前記光半導体素子に伝搬する入力光導波手段
と、前記光半導体素子から出力された光を前記光出力部
に伝搬する出力光導波手段とを有する光通信モジュール
であって、前記光半導体素子として、上述した光半導体
素子のいずれかのものが用いられている。

【００３３】上記の発明では、上述した光半導体素子が
用いられて光通信モジュールが構成されているので、低
損失で、かつ、高い消光比で、良好なスイッチング動作
が可能な光通信モジュールが得られる。

【００３４】さらに、本発明は、基板と、該基板の表面
に部分的に形成されて光導波路を構成し、少なくとも一
部が、前記光導波路を伝搬する光のスイッチングを行う
ために前記光を増幅する光増幅領域となり、かつ、少な
くもと両端部が前記基板と平行な方向に帯状に延びる直
線部分となった導波コア層と、該導波コア層を覆うよう
に前記基板および前記導波コア層のそれぞれの表面に形
成されたクラッド層とを有し、前記クラッド層における
前記導波コア層の外側の部分に溝が部分的に形成された
光半導体素子の製造方法であって、複数の前記光半導体
素子を製造するために、基板の表面に複数の前記導波コ
ア層を配列させて形成し、複数の前記導波コア層を覆う
ように前記基板および複数の前記導波コア層の表面にク
ラッド層を形成した後に、前記クラッド層の、前記溝に
対応する部分を除去することにより、それぞれの前記導
波コア層に対応する溝を前記クラッド層に複数形成する
際、前記基板の表面に複数の前記導波コア層を形成する
工程で、隣り合う前記導波コア層のうち一方の導波コア
層の直線部分が、他方の導波コア層の直線部分を通る、
該他方の導波コア層の直線部分に平行な一直線上と異な
る位置に配置されるように複数の前記導波コア層をそれ
ぞれ配置させる。

【００３５】上記の発明では、複数の光半導体素子を複
数個製造するために基板の表面に複数の前記導波コア層
を配列させて形成する工程で、隣り合う前記導波コア層
のうち一方の導波コア層の直線部分が、他方の導波コア
層の直線部分に平行に該他方の直線部分を通る一直線上
とは異なる位置に配置されるように複数の前記導波コア
層をそれぞれ配置させることにより、それぞれの導波コ
ア層の両外側に形成される溝についても、隣り合う２つ
の溝の互いの端部部分が、それらの導波コア層３の直線
部分のうちいずれか一方の直線部分に平行な直線上の配
置されることを防止することができる。このようにする
ことで、光半導体素子の製造工程で生じるわずかなスト
レスにより、クラッド層の、隣り合う溝の間の部分に亀
裂が入ることが防止され、光半導体素子を製造する際の
歩留まりが向上する。

【００３６】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００３７】（第１の実施の形態）図１は、本発明の第
１の実施形態の光半導体素子を示す平面図である。図２
は図１のＡ−Ａ’線断面図であり、図３は図１のＢ−
Ｂ’線断面図である。本実施形態の光半導体素子は、埋
め込みヘテロ（ＢＨ；Buried Heterostructure）型レー
ザダイオード（ＬＤ）として形成されたものであり、本
実施形態の光半導体素子では、波長１．５５μｍ帯の光
導波路となる導波コア層が基板とクラッド層との間に埋
め込まれている。

【００３８】図１に示すように、本実施形態の光半導体
素子である半導体光増幅素子１は、入力側光ファイバ１
５ａの一方の端面と、その端面と対向した、出力側光フ
ァイバ１６ａの一方の端面との間に配置されて入力側光
ファイバ１５ａと出力側光ファイバ１６ａとの間で光の
スイッチングを行うものである。半導体光増幅素子１ａ
の内部には、入力側光ファイバ１５ａおよび出力側光フ
ァイバ１６ａの、互いに対向する端面同士の間に配置さ
れて、入力側光ファイバ１５ａから半導体光増幅素子１
ａに伝搬された光の導波路を構成するための導波コア層
３ａが埋め込まれている。導波コア層３ａは、入力側光
ファイバ１５ａおよび出力側光ファイバ１６ａの、それ
ぞれの半導体光増幅素子１ａ側の端面に対して垂直な方
向に帯状となって一直線に延びている。

【００３９】半導体光増幅素子１ａの、導波コア層３ａ
と平行な方向の全長ａ₁は８００μｍとなっている。導
波コア層３ａは、半導体光増幅素子１ａの入力側光ファ
イバ１５ａ側の端面から出力側光ファイバ１６ａ側に距
離ｂ₁として２５μｍだけ離れた位置と、半導体光増幅
素子１ａの出力側光ファイバ１６ａ側の端面から入力側
光ファイバ１５ａ側に距離ｂ₁’として２５μｍだけ離
れた位置との間に形成されている。半導体光増幅素子１
ａの入力側光ファイバ１５ａ側の端面と、導波コア層３
ａとの間の距離ｂ₁の領域が窓領域１４ａとなってお
り、半導体光増幅素子１ａの出力側光ファイバ１６ａ側
の端面と、導波コア層３ａとの間の距離ｂ ₁’の領域が
窓領域１４ｂとなっている。

【００４０】半導体光増幅素子１ａにおける導波コア層
３ａの一方の面側には、導波コア層３ａから所定の距離
だけ離れたｐ側電極１０ａが導波コア層３ａに沿って形
成されている。ｐ側電極１０ｂは、導波コア層３ａと平
行な方向に帯状に延びていて、ｐ側電極１０ａの幅は導
波コア層３ａの幅よりも広くなっている。このｐ側電極
１０ａは、導波コア層３ａの入力側光ファイバ１５ａ側
の端面から出力側光ファイバ１６ａ側に距離ｃ₁として
２００μｍだけ離れた位置と、導波コア層３ａの出力側
光ファイバ１６ａ側の端面から入力側光ファイバ１５ａ
側に距離ｃ₁’として２００μｍだけ離れた位置との間
に形成されている。従って、ｐ側電極１０ａの長さｄ₁
は３５０μｍとなっており、導波コア層３ａの、ｐ側電
極１０ａに対応する部分が、導波コア層３ａを伝搬する
光が増幅される光増幅領域としての利得領域１３ａとな
っている。また、導波コア層３ａの、利得領域１３ａよ
りも入力側光ファイバ１５ａ側の部分が光入力側導波路
１１ａとなり、導波コア層３ａの、利得領域１３ａより
も出力側光ファイバ１６ａ側の部分が光入力側導波路１
２ａとなっている。導波コア層３ａの光入力側導波路１
１ａおよび光出力側導波路１２ａの部分のそれぞれの長
さは約２００μｍとなっている。

【００４１】導波コア層３ａの利得領域１３ａの両外側
には、導波コア層３ａから所定の距離だけ離れて導波コ
ア層３ａと平行な方向に導波コア層３ａに沿って延びる
溝８ａが形成されている。ここでは、導波コア層３ａ
の、利得領域１３ａに対応する部分の両外側のみに溝８
ａが形成されており、導波コア層３ａの、光入力側導波
路１１ａおよび光出力側導波路１２ａの部分の両外側に
は溝が形成されていない。従って、導波コア層３ａの両
外側には溝８ａが部分的に形成されており、光入力側導
波路１１ａおよび光出力側導波路１２ａの両外側の部分
が、溝が形成されていない領域となっている。

【００４２】導波コア層３ａの光入力側導波路１１ａの
部分は、その部分の厚さが利得領域１３ａとの境界面か
ら入力側光ファイバ１５ａ側の端面へと０．３μｍから
０．１μｍに徐々に薄くなるテーパ状に形成されてい
る。また、導波コア層３ａの光出力側導波路１２ａの部
分は、その部分の厚さが利得領域１３ａとの境界面から
出力側光ファイバ１６ａ側の端面へと０．３μｍから
０．１μｍに徐々に薄くなるテーパ状に形成されてい
る。このように、導波コア層３ａの両端部がテーパ状に
形成されていることにより、導波コア層３ａの両端部に
は、導波コア層３ａを伝搬する光を集光させる集光手段
が備えられている。従って、半導体光増幅素子１ａで
は、光入力側導波路１１ａおよび光出力側導波路１２ａ
のそれぞれの端面での光スポットのサイズが拡大される
ので、レンズ系を用いずに直接、光結合する方法で、端
面が平坦な入力側光ファイバ１５ａおよび出力側光ファ
イバ１６ａと半導体光増幅素子１ａとの良好な光結合が
得られるようになっている。

【００４３】また、半導体光増幅素子１ａの入力側光フ
ァイバ１５ａ側の端面、および出力側光ファイバ１６ａ
側の端面には、ＳｉＯＮ膜から構成されたＡＲコート１
７ａが無反射被膜として形成されている。さらに、半導
体光増幅素子１ａの入力側光ファイバ１５ａ側の端面、
および半導体光増幅素子１ａの出力側光ファイバ１６ａ
側の端面の反射率を実効的に低下させるために、それら
の端面に導波コア層３ａが露出しないように半導体光増
幅素子１ａの端面の近傍で導波コア層３ａが途切れてお
り、上述したように半導体光増幅素子１ａに窓領域１４
ａ，１４ｂが確保されている。これらの窓領域１４ａ，
１４ｂおよびＡＲコート１７ａの作用によって、半導体
光増幅素子１ａの、入力側光ファイバ１５ａ側および出
力側光ファイバ１６ａ側のそれぞれの端面の反射率が
０．１％以下に抑えられている。

【００４４】次に、半導体光増幅素子１ａの構成につい
て図２および図３を参照して説明する。

【００４５】半導体光増幅素子１ａでは、図２および図
３に示すように、ｎ−ＩｎＰからなる基板２ａの裏面
に、ＡｕおよびＴｉからなるｎ側電極６ａが形成されて
いる。基板２ａの表面における所定の部分には、帯状に
延びる導波コア層３ａがバッファ層５ａを介して形成さ
れている。導波コア層３ａは、バルクＧａＩｎＡｓＰ層
からなるものであり、上述したように所定の形状に形成
されている。導波コア層３ａの、長手方向に対して垂直
な方向の断面形状は矩形で、利得領域１３ａの断面の寸
法としては、厚さが０．３μｍで横幅が０．４５μｍと
なっており、導波コア層３ａは、導波コア層３ａでの増
幅利得が偏光に依存しないような形状になっている。

【００４６】基板２ａの表面における導波コア層３ａの
周囲の部分、および導波コア層３ａの表面には、導波コ
ア層３ａおよびバッファ層５ａを被覆するように、ｐ型
ＩｎＰからなるクラッド層４ａが形成されている。従っ
て、導波コア層３ａおよびバッファ層５ａは基板２ａと
クラッド層４ａとの間に埋め込まれている。クラッド層
４ａの、導波コア層３ａに対応する部分の厚さは６μｍ
となっている。

【００４７】また、基板２ａの表面には、クラッド層４
ａから導波コア層３ａに対して垂直な方向へ距離をおい
て配置された外側クラッド層３１ａが形成されている。
この外側クラッド層３１ａは、クラッド層４ａの両外側
に配置されており、クラッド層４ａの外側クラッド層３
１ａ側の側面と、外側クラッド層３１ａのクラッド層４
ａ側の側面と、基板２ａの表面におけるクラッド層４ａ
と外側クラッド層３１ａとの間の部分とから溝８ａが構
成されている。すなわち、クラッド層４ａと外側クラッ
ド層３１ａの間に溝８ａが形成されている。

【００４８】クラッド層４ａおよび外側クラッド層３１
ａの表面には、ｐ⁺−ＩｎＧａＡｓからなる、厚さ０．
２μｍのキャップ層７ａが形成されている。クラッド層
４ａおよび外側クラッド層３１ａと、キャップ層７ａと
はこの順番で基板２ａ上に積層されたものである。半導
体光増幅素子１ａを製造する際には、基板２ａの表面に
バッファ層５ａおよび導波コア層３ａを形成し、導波コ
ア層３ａおよび基板２ａの表面に、クラッド層４ａおよ
び外側クラッド層３１ａになる層、およびキャップ層７
ａをこの順番で積層した後に、クラッド層４ａおよび外
側クラッド層３１ａになる層、およびキャップ層７ａ
の、溝８ａに対応する部分をエッチングにより除去し
て、クラッド層４ａ、および外側クラッド層３１ａや、
クラッド層４ａおよび外側クラッド層３１ａ上のキャッ
プ層７ａを基板２ａ上に残す。この時、導波コア層３ａ
の中心とクラッド層４ａの中心とを一致させる。これに
より、半導体光増幅素子１ａに任意の幅の溝８ａを形成
することができる。

【００４９】クラッド層４ａ上のキャップ層７ａの表面
における導波コア層３ａに対応する部分を除く部分や、
溝８ａの内壁全体、外側クラッド層３１ａ上のキャップ
層７ａの表面には、ＳｉＯ₂からなる絶縁膜９ａが形成
されている。絶縁膜９ａは、導波コア層３ａの利得領域
１３ａに対応する部分が選択的に除去されたものであ
る。絶縁膜９ａの、除去された部分、すなわち、クラッ
ド層４ａ上のキャップ層７ａの表面における絶縁膜９ａ
以外の部分、およびそのキャップ層７ａ上の絶縁膜９ａ
の表面の一部に、ＴｉおよびＡｕからなるｐ側電極１０
ａが形成されている。

【００５０】上述したように構成された半導体光増幅素
子１ａは、入力側光ファイバ１５ａおよび出力側光ファ
イバ１６ａのそれぞれの半導体光増幅素子１ａ側の部分
と、導波コア層３ａとが一直線上に並ぶように入力側光
ファイバ１５ａと出力側光ファイバ１６ａとの間に配置
されることにより、入力側光ファイバ１５ａの平坦な端
面と、出力側光ファイバ１６ａの平坦な端面とが半導体
光増幅素子１ａを介して光接続されている。ここで、ｐ
側電極１０ａからｎ側電極６ａへ流れる電流を制御する
ことにより、入力側光ファイバ１５ａから半導体光増幅
素子１ａに入力光５１ａとして入力される信号光を利得
領域１３ａで増幅して出力側光ファイバ１６ａに出力光
５２ａとして出力することや、入力される信号光を半導
体光増幅素子１ａで消光させて出力側光ファイバ１６ａ
へ出力しないようにすることができる。この時、半導体
光増幅素子１ａでは、図２および図３に示したように、
光導波路のうち光入力側導波路１１ａおよび光出力側導
波路１２ａの両外側には溝が形成されていないので、窓
領域１４ａに入力されてから導波コア層３ａの近傍を伝
搬する非導波光は、光入力側導波路１１ａまたは光出力
側導波路１２ａの両外側、すなわち溝が形成されていな
い領域で回折され、クラッド層４ａ内で導波コア層３ａ
の近傍を伝搬する非導波光はわずかとなる。

【００５１】また、半導体光増幅素子１ａでは、導波コ
ア層３ａの、電流が注入される領域である利得領域１３
ａの外側に溝８ａが形成されているため、半導体光増幅
素子１ａの静電容量が低く、半導体光増幅素子１ａの高
速なスイッチング動作が可能となる。

【００５２】このような半導体光増幅素子１ａの利得特
性およびスイッチング特性を評価するために実験を行っ
た。まず、図１に示したように半導体光増幅素子１ａの
両外側にそれぞれ、入力側光ファイバ１５ａおよび出力
側光ファイバ１６ａを配置した。そして、入力側光ファ
イバ１５ａに波長１．５５μｍで、光強度−１０ｄＢｍ
（０．１ｍＷ）の入力光５１ａを入力し、ｐ側電極１０
ａからｎ側電極６ａへ流れる電流の大きさを変化させ
て、半導体光増幅素子１ａから出力側光ファイバ１６ａ
へと出力される出力光５２ａの光強度を測定した。入力
光５１ａの光強度、および出力光５２ａの光強度の測定
結果を基に、入力光５１ａの強度に対する出力光５２ａ
の強度の比で定義される、入力側光ファイバ１５ａと出
力側光ファイバ１６ａとの間の利得を計算した。

【００５３】その実験の結果、ｐ側電極１０ａからｎ側
電極６ａへ流れる電流値が２０ｍＡのときに、出力光５
２ａの強度が入力光５１ａの強度と等しくなり、入力側
光ファイバ１５ａと出力側光ファイバ１６ａとの間のフ
ァイバ間利得が０ｄＢとなった。電流値が０ｍＡのとき
ではファイバ間利得が−５０ｄＢ以上であることから、
電流値が０〜２０ｍＡの間における消光比は５０ｄＢ以
上得られることが確認された。半導体光増幅素子１ａを
複数個製作した場合、製作した全ての半導体光増幅素子
１ａにおいて５０ｄＢ以上の消光比が得られることも確
認された。従って、このような構成の半導体光増幅素子
１ａを製造する際には、消光比の高い半導体光増幅素子
を歩留まりよく製造することができる。

【００５４】さらに、半導体光増幅素子１ａのスイッチ
ング特性を評価するために、ｐ側電極１０ａからｎ側電
極６ａへ流れる電流がＩＣドライバにより０ｍＡと２０
ｍＡ（電圧では０Ｖと１．５Ｖ）の間を高速に繰り返す
ようにその電流値を変化させて、出力側光ファイバ１６
ａへと出力される出力光５２ａの光強度を測定した。そ
の実験の結果では、半導体光増幅素子１ａがオフの状態
で出力光５２ａの強度がほぼ０ｍＷとなり、オンの状態
で出力光５２ａの強度がほぼ０．１ｍＷとなった。ここ
で、半導体光増幅素子１ａがオフの状態からオンの状
態、およびオンの状態からオフの状態になる時に出力光
５２ｂの光強度が変化する際に要するスイッチング時間
が１ナノ秒以下であった。従って、半導体光増幅素子１
ａでは、１ナノ秒以下のスイッチング特性が得られた。

【００５５】以上で説明したように、本実施形態の半導
体光増幅素子１ａでは、基板２ａの表面に形成された、
光導波路となる導波コア層３ａを覆っているクラッド層
４ａにおける導波コア層３ａの外側の部分に溝８ａが部
分的に形成されており、クラッド層４ａにおける導波コ
ア層３ａの外側の部分に、溝８ａが形成された領域と、
溝が形成されていない領域が存在している。このような
半導体光増幅素子１ａでは、クラッド層４ａの、導波コ
ア層３ａの利得領域１３ａの部分の外側の部分に溝が形
成されていることにより、半導体光増幅素子１ａの静電
容量が低くなるので、導波コア層３ａを伝搬する光を導
波コア層３ａの光増幅領域１３ａによってスイッチング
する際に、高速なスイッチング動作が可能となる。

【００５６】また、このような半導体光増幅素子１ａで
は、導波コア層３ａに光が入力されるように、レンズ系
などを用いずに半導体光増幅素子１ａに入力側光ファイ
バ１５ａを光接続した場合に、導波コア層３ａの近傍を
伝搬する非導波光が、クラッド層４ａの、導波コア層３
ａの外側の部分における溝が形成されていない領域で回
折され、回折された後に再び導波コア層３ａの近傍を伝
搬する非導波光がわずかとなる。ここで、導波コア層３
ａの一端に入力側光ファイバ１５ａからの光が入力さ
れ、導波コア層３ａの他端から出力側光ファイバ１６ａ
へと光が出力されるように半導体光増幅素子１ａに入力
側光ファイバ１５ａおよび出力側光ファイバ１６ａを接
続した際に、入力側光ファイバ１５ａから半導体光増幅
素子１ａに入力された光のうち、導波コア層３ａの近傍
を伝搬して出力側光ファイバ１６ａへと出力される光、
すなわち導波コア層３ａを伝搬せずに入力側光ファイバ
１５ａから出力側光ファイバ１６ａへと伝搬される光が
減少する。従って、導波コア層３ａの利得領域１３ａに
よって、導波コア層３ａを伝搬する光のスイッチングを
行った場合、高い消光比が得られる。また、このように
導波コア層３ａの外側に部分的に溝８ａを形成した構成
の半導体光増幅素子１ａを製造する際には、高速なスイ
ッチング動作が可能で、消光比の高いものを生産性の歩
留り良く製造することできる。

【００５７】（第２の実施の形態）図４は、本発明の第
２の実施形態の光半導体素子を示す平面図である。本実
施形態の光半導体素子は、第１の実施形態のものと比較
して、導波コア層、すなわち導波路がＳ字型形状に湾曲
している点が異なっている。

【００５８】図４に示すように、本実施形態の光半導体
素子である半導体光増幅素子１ｂは、入力側光ファイバ
１５ｂおよび出力側光ファイバ１５ｂの互いの端面同士
の間に配置されて、入力側光ファイバ１５ｂと出力側光
ファイバ１６ｂとの間で光のスイッチングを行うもので
ある。入力側光ファイバ１５ｂおよび出力側光ファイバ
１６ｂの、それぞれの半導体光増幅素子１ｂ側の端部
は、互いに平行に配置されているが、それぞれの端部の
互いの光軸が、後述するような導波コア層の形状に応じ
て５０μｍの距離だけオフセットしている。半導体光増
幅素子１ｂの全長ａ₂は、第１の実施形態と同様に８０
０μｍとなっている。

【００５９】半導体光増幅素子１ｂの内部には、入力側
光ファイバ１５ｂから半導体光増幅素子１ｂに伝搬され
た光の導波路を構成するための帯状の導波コア層３ｂが
埋め込まれている。導波コア層３ｂの入力側光ファイバ
１５ｂ側の部分は、入力側光ファイバ１５ｂの半導体光
増幅素子１ｂ側の端面に対して垂直な方向に一直線に延
びる光入力側導波路１１ｂとなっている。導波コア層３
ｂの出力側光ファイバ１５ｂ側の部分は、出力側光ファ
イバ１６ｂの半導体光増幅素子１ｂ側の端面に対して垂
直な方向に一直線に延びる光出力側導波路１２ｂとなっ
ている。ここで、導波コア層３ｂの光入力側導波路１１
ｂと光出力側導波路１２ｂの部分はそれぞれ、約２００
μｍの長さの直線状に形成され、光入力側導波路１１ｂ
および光出力側導波路１２ｂの互いの光軸が平行な状態
で５０μｍの距離にオフセットされている。導波コア層
３ｂの、入力側光ファイバ１５ｂと出力側光ファイバ１
６ｂの間の部分は、Ｓ字型形状に湾曲した光増幅領域と
しての利得領域１３ｂとなっている。

【００６０】導波コア層３ｂの利得領域１３ｂにおける
光入力側導波路１１ｂ側の部分は、曲率半径１．５ｍｍ
で湾曲した湾曲部５３ｂとなって光入力側導波路１１ｂ
と接続している。導波コア層３ｂの利得領域１３ｂにお
ける光出力側導波路１２ｂ側の部分は、曲率半径１．５
ｍｍで湾曲した湾曲部５４ｂとなって光出力側導波路１
２ｂと接続している。半導体光増幅素子１ｂにおける導
波コア層３ｂの利得領域１３ｂの部分の一方の面側に、
導波コア層３ｂから所定の距離だけ離れたｐ側電極１０
ｂが導波コア層３ｂの利得領域１３ｂに沿って形成され
ている。ｐ側電極１０ｂの幅は導波コア層３ｂの幅より
も広くなっている。

【００６１】導波コア層３ｂは、半導体光増幅素子１ｂ
の入力側光ファイバ１５ｂ側の端面から出力側光ファイ
バ１６ｂ側に距離ｂ₂として２５μｍだけ離れた位置
と、半導体光増幅素子１ｂの出力側光ファイバ１６ｂ側
の端面から入力側光ファイバ１５ｂ側に距離ｂ₂’とし
て２５μｍだけ離れた位置との間に形成されている。半
導体光増幅素子１ｂの入力側光ファイバ１５ｂ側の端面
と、導波コア層３ｂとの間の距離ｂ₂の領域が窓領域１
４ｃとなっており、半導体光増幅素子１ｂの出力側光フ
ァイバ１６ｂ側の端面と、導波コア層３ｂとの間の距離
ｂ₂’の領域が窓領域１４ｄとなっている。

【００６２】導波コア層３ｂの利得領域１３ｂの両外側
にはそれぞれ、導波コア層３ｂから所定の距離だけ離れ
て導波コア層３ｂに沿って延びるＳ字型形状の溝８ｂが
形成されている。ここでは、導波コア層３ｂの利得領域
１３ｂの部分の両外側のみに溝８ｂが形成されており、
導波コア層３ｂの光入力側導波路１１ｂおよび光出力側
導波路１２ｂの部分の両外側には溝が形成されていな
い。従って、導波コア層３ｂの両外側には溝８ｂが部分
的に形成されており、光入力側導波路１１ｂおよび光出
力側導波路１２ｂの両外側の部分が、溝が形成されてい
ない領域となっている。

【００６３】導波コア層３ｂの光入力側導波路１１ｂの
部分は、その部分の厚さが利得領域１３ｂとの境界面か
ら入力側光ファイバ１５ｂ側の端面へと０．３μｍから
０．１μｍに徐々に薄くなるテーパ状に形成されてい
る。また、導波コア層３ｂの光出力側導波路１２ｂの部
分は、その部分の厚さが利得領域１３ｂとの境界面から
出力側光ファイバ１６ｂ側の端面へと０．３μｍから
０．１μｍに徐々に薄くなるテーパ状に形成されてい
る。このように、導波コア層３ｂの両端部がテーパ状に
形成されていることにより、導波コア層３ｂの両端部に
は、導波コア層３ｂを伝搬する光を集光させる集光手段
が備えられている。従って、半導体光増幅素子１ｂで
は、光入力側導波路１１ｂおよび光出力側導波路１２ｂ
のそれぞれの端面での光スポットのサイズが拡大される
ので、レンズ系を用いずに直接、光結合する方法で、端
面が平坦な入力側光ファイバ１５ｂおよび出力側光ファ
イバ１６ｂと半導体光増幅素子１ｂとの良好な光結合が
得られるようになっている。

【００６４】また、半導体光増幅素子１ｂの入力側光フ
ァイバ１５ｂ側の端面、および出力側光ファイバ１６ｂ
側の端面には、ＳｉＯＮ膜から構成されたＡＲコート１
７ｂが無反射被膜として形成されている。さらに、半導
体光増幅素子１ｂの入力側光ファイバ１５ｂ側の端面、
および半導体光増幅素子１ｂの出力側光ファイバ１６ｂ
側の端面の反射率を実効的に低下させるために、それら
の端面に導波コア層３ｂが露出しないように半導体光増
幅素子１ｂの端面の近傍で導波コア層３ｂが途切れてお
り、上述したように半導体光増幅素子１ｂに窓領域１４
ｃ，１４ｄが確保されている。これらの窓領域１４ｃ，
１４ｄおよびＡＲコート１７ｂの作用によって、半導体
光増幅素子１ｂの、入力側光ファイバ１５ｂ側および出
力側光ファイバ１６ｂ側のそれぞれの端面の反射率が
０．１％以下に抑えられている。

【００６５】次に、半導体光増幅素子１ｂの構成につい
て図５〜図７を参照して説明する。図５は図４のＡ−
Ａ’線断面図、図６は図４のＢ−Ｂ’線断面図、図７は
図４のＣ−Ｃ’線断面図である。

【００６６】半導体光増幅素子１ｂでは、図５〜図７に
示すように、ｎ−ＩｎＰからなる基板２ｂの裏面に、Ａ
ｕおよびＴｉからなるｎ側電極６ｂが形成されている。
基板２ｂの表面における所定の部分には、上述した形状
の、バルクＧａＩｎＡｓＰ層からなる導波コア層３ｂが
バッファ層５ｂを介して形成されている。導波コア層３
ｂの、長手方向に対して垂直な方向の断面形状は矩形
で、利得領域１３ｂの部分の断面の寸法としては、厚さ
が０．３μｍで横幅が０．４５μｍとなっており、導波
コア層３ｂは、導波コア層３ｂでの増幅利得が偏光に依
存しないような形状になっている。

【００６７】基板２ｂの表面における導波コア層３ｂの
周囲の部分、および導波コア層３ｂの表面には、導波コ
ア層３ｂおよびバッファ層５ｂを被覆するように、ｐ型
ＩｎＰからなるクラッド層４ｂが形成されている。従っ
て、導波コア層３ｂおよびバッファ層５ｂは基板２ｂと
クラッド層４ｂとの間に埋め込まれている。クラッド層
４ｂの、導波コア層３ｂに対応する部分の厚さは６μｍ
となっており、クラッド層４ｂの幅は１０μｍとなって
いる。

【００６８】また、基板２ｂの表面には、クラッド層４
ｂから距離をおいて配置された外側クラッド層３１ｂが
形成されている。外側クラッド層３１ｂは、クラッド層
４ｂの両外側に配置されており、クラッド層４ｂの外側
クラッド層３１ｂ側の側面と、外側クラッド層３１ｂの
クラッド層４ｂ側の側面と、基板２ｂの表面におけるク
ラッド層４ｂと外側クラッド層３１ｂとの間の部分とか
ら、幅１０μｍの溝８ｂが構成されている。すなわち、
クラッド層４ｂと外側クラッド層３１ｂの間に溝８ｂが
形成されている。

【００６９】クラッド層４ｂおよび外側クラッド層３１
ｂの表面には、ｐ⁺−ＩｎＧａＡｓからなる、厚さ０．
２μｍのキャップ層７ｂが形成されている。クラッド層
４ｂ上のキャップ層７ｂの表面における導波コア層３ｂ
に対応する部分を除く部分や、溝８ｂの内壁全体、外側
クラッド層３１ｂ上のキャップ層７ｂの表面には、Ｓｉ
Ｏ₂からなる絶縁膜９ｂが形成されている。クラッド層
４ｂ上のキャップ層７ｂの表面における絶縁膜９ｂ以外
の部分、およびそのキャップ層７ｂ上の絶縁膜９ｂの表
面の一部に、ＴｉおよびＡｕからなるｐ側電極１０ｂが
形成されている。

【００７０】上述したように構成された半導体光増幅素
子１ｂは、入力側光ファイバ１５ｂと光入力側導波路１
１ｂとが一直線上に並び、かつ、出力側光ファイバ１６
ｂと光出力側導波路１２ｂとが一直線上に並ぶように入
力側光ファイバ１５ｂと出力側光ファイバ１６ｂとの間
に配置されることにより、入力側光ファイバ１５ｂの平
坦な端面と、出力側光ファイバ１６ｂの平坦な端面とが
半導体光増幅素子１ｂを介して光接続されている。ここ
で、ｐ側電極１０ｂからｎ側電極６ｂへ流れる電流を制
御することにより、入力側光ファイバ１５ｂから半導体
光増幅素子１ｂに入力光５１ｂとして入力される信号光
を利得領域１３ｂで増幅して出力側光ファイバ１６ｂに
出力光５２ｂとして出力することや、入力される信号光
を半導体光増幅素子１ｂで消光させて出力側光ファイバ
１６ｂへ出力しないようにすることができる。

【００７１】この時、半導体光増幅素子１ｂでは、図
４、図６および図７に示したように、光導波路のうち光
入力側導波路１１ｂおよび光出力側導波路１２ｂの両外
側には溝が形成されていないので、窓領域１４ｃに入力
されてから導波コア層３ｂの近傍を伝搬する非導波光
は、光入力側導波路１１ｂまたは光出力側導波路１２ｂ
の両外側、すなわち溝が形成されていない領域で回折さ
れ、クラッド層４ｂ内で導波コア層３ｂの近傍を伝搬す
る非導波光はわずかとなる。さらに、半導体光増幅素子
１ｂでは、光導波路を形成する導波コア層３ｂがＳ字型
形状に湾曲しており、入力側光ファイバ１５ｂおよび出
力側光ファイバ１６ｂの半導体光増幅素子１ｂ側の端面
同時が対向しないように入力側光ファイバ１５ｂと出力
側光ファイバ１６ｂの光軸がオフセットされることにな
るので、光入力側導波路１１ｂおよび光出力側導波路１
２ｂの外側で回折された光はほぼ直進し、半導体光増幅
素子１ｂの入力側光ファイバ１５ｂ側の部分で発生した
非導波光が出力側光ファイバ１６ｂに入力されることが
防止される。

【００７２】また、半導体光増幅素子１ｂでは、導波コ
ア層３ｂの、電流が注入される領域である利得領域１３
ｂの両外側に溝８ｂが形成されているため、半導体光増
幅素子１ｂの静電容量が低く、半導体光増幅素子１ｂの
高速なスイッチング動作が可能となる。

【００７３】次に、半導体光増幅素子１ｂの利得特性お
よびスイッチング特性を評価するための実験結果につい
て説明する。まず、図４に示したように半導体光増幅素
子１ｂの両外側にそれぞれ、入力側光ファイバ１５ｂお
よび出力側光ファイバ１６ｂを配置した。そして、入力
側光ファイバ１５ｂに波長１．５５μｍで、光強度−１
０ｄＢｍ（０．１ｍＷ）の入力光５１ｂを入力し、ｐ側
電極１０ｂからｎ側電極６ｂへ流れる電流の大きさを変
化させて、半導体光増幅素子１ｂから出力側光ファイバ
１６ｂへと出力される出力光５２ｂの光強度を測定し
て、入力光５１ｂの強度に対する出力光５２ｂの強度の
比で定義されるファイバ間の利得を計算した。

【００７４】図８は、図４に示した半導体光増幅素子１
ｂの利得特性を示す図である。図８では、横軸が、ｐ側
電極１０ｂからｎ側電極６ｂへ流れる電流値（ｍＡ）で
あり、縦軸が、入力側光ファイバ１５ｂと出力側光ファ
イバ１６ｂとの間のファイバ間利得（ｄＢ）である。上
述した実験では、図８に示すように、ｐ側電極１０ｂか
らｎ側電極６ｂへ流れる電流値が２０ｍＡのときに、出
力光５２ｂの強度が入力光５１ｂの強度と等しくなり、
入力側光ファイバ１５ｂと出力側光ファイバ１６ｂとの
間のファイバ間利得が０ｄＢとなった。電流値が０ｍＡ
のときではファイバ間利得が−５０ｄＢであることか
ら、電流値が０〜２０ｍＡの間における消光比として５
０ｄＢが得られることが確認された。半導体光増幅素子
１ｂを複数個製作した場合、製作した全ての半導体光増
幅素子１ｂにおいて５０ｄＢ以上の消光比が得られるこ
とも確認された。従って、このような構成の半導体光増
幅素子１ｂを製造する際には、消光比の高い半導体光増
幅素子を歩留まりよく製造することができる。

【００７５】さらに、半導体光増幅素子１ｂのスイッチ
ング特性を評価するために、ｐ側電極１０ｂからｎ側電
極６ｂへ流れる電流がＩＣドライバにより０ｍＡと２０
ｍＡ（電圧では０Ｖと１．５Ｖ）の間を高速に繰り返す
ようにその電流値を変化させて、出力側光ファイバ１６
ｂへと出力される出力光５２ｂの光強度を測定した。図
９は、半導体光増幅素子１ｂのスイッチング特性につい
て説明するための図である。図９（ａ）が、ＩＣドライ
バからの出力を示す図であり、図９（ｂ）が、半導体光
増幅素子１ｂから出力側光ファイバ１６ｂへと出力され
た出力光５２ｂの強度を示す図である。図９（ａ）およ
び図９（ｂ）における横軸が時間（ナノ秒）であり、図
９（ａ）における縦軸がＩＣドライバからの出力
（Ｖ）、図９（ｂ）における縦軸が出力光５２ｂの強度
（ｍＷ）である。

【００７６】図９（ｂ）では、半導体光増幅素子１ｂが
オフの状態で出力光５２ｂの強度がほぼ０ｍＷとなり、
オンの状態で出力光５２ｂの強度がほぼ０．１ｍＷとな
っている。ここで、オフの状態の出力光５２ｂの強度０
ｍＷから、オンの状態の光強度０．１ｍＷの１０％だけ
出力光５２ｂの強度が増加した時の光強度の値と、オン
の状態の光強度０．１ｍＷの１０％ダウンの光強度の値
との間で光強度が変化する際に要する時間がスイッチン
グ時間となる。従って、図９（ｂ）では、半導体光増幅
素子１ｂをオフからオンの状態にする際に出力光５２ｂ
の強度が０．０１ｍＷから０．０９Ｗｍに変化した時に
要する時間がスイッチング時間Ｔ_sw1として示されてい
る。また、半導体光増幅素子１ｂをオンからオフの状態
にする際に出力光５２ｂの強度が０．０９ｍＷから０．
０１Ｗｍに変化した時に要する時間がスイッチング時間
Ｔ_sw2として示されている。

【００７７】ｐ側電極１０ｂからｎ側電極６ｂへ流す電
流の値を、図９（ａ）に示すようにＩＣドライバによっ
て変化させたところ、図９（ｂ）に示すように、出力光
５２ｂの強度が安定した状態の１０％ダウンの間隔で定
義されるスイッチング時間Ｔ _sw1，Ｔ_sw2がオフからオ
ン、オンからオフともに１ナノ秒以下であった。従っ
て、半導体光増幅素子１ｂでは、１ナノ秒以下のスイッ
チング特性が得られることが確認された。

【００７８】（第３の実施の形態）図１０は、本発明の
第３の実施形態の光半導体素子を示す平面図である。本
実施形態の光半導体素子では、第２の実施形態のものと
比較して、導波コア層の全ての部分の両外側に溝が形成
されており、導波コア層を覆うクラッド層の、溝の間に
挟まれた部分の幅が部分的に異なっている点が主に異な
っている。以下では、第２の実施形態と異なる点を中心
に説明する。

【００７９】図１０に示すように、本実施形態の光半導
体素子である半導体光増幅素子１ｃには、第２の実施形
態における導波コア層３ｂと同様な形状の導波コア層３
ｃが形成されている。半導体光増幅素子１ｃの積層構造
は、第２の実施形態の半導体光増幅素子１ｂの積層構造
と同様であり、半導体光増幅素子１ｃは、導波コア層３
ｃを覆うクラッド層における導波コア層３ｃの全ての部
分の両外側に溝８ｃが形成されている点が半導体光増幅
素子１ｂと異なっている。窓領域１４ｅ，１４ｆまでに
溝８ｃが形成されている。半導体光増幅素子１ｃの入力
側光ファイバ１５ｃ側および出力側光ファイバ１６ｃ側
のそれぞれの端面にはＡＲコート１７ｃが形成されてい
る。

【００８０】導波コア層３ｃを覆うクラッド層の、２つ
の溝８ｃの間に挟まれた部分の幅、すなわちそのクラッ
ド層のメサの幅としては、導波コア層３ｃの光入力側導
波路１１ｃおよび光出力側導波路１２ｃに対応するそれ
ぞれの部分のメサの幅が、導波コア層３ｃの光増幅領域
としての利得領域１３ｃに対応する部分のメサの幅より
も広くなっており、導波コア層３ｃを覆うクラッド層
の、２つの溝８ｃの間に挟まれた部分の幅は部分的に異
なっている。半導体光増幅素子１ｃにおける導波コア層
３ｃの利得領域１３ｃの部分の一方の面側には、導波コ
ア層３ｃに沿ってｐ側電極１０ｃが形成されている。

【００８１】このように、導波コア層３ｃを覆うクラッ
ド層の、光入力側導波路１１ｃおよび光出力側導波路１
２ｃに対応する部分の幅を広くすれば、入力側光ファイ
バ１５ｃからの入力光５１ｃが導波する導波コア層３ｃ
の光入力側導波路１１ｃおよび光出力側導波路１２ｃの
外側、すなわち導波コア層３ｃの利得領域１３ｃ以外の
部分の外側では、導波コア層３ｃの近傍を伝搬する非導
波光がクラッド層の、幅を広くした領域で回折され、回
折した後に再び導波コア層３の近傍を伝搬する非導波光
はわずかとなる。

【００８２】さらに、半導体光増幅素子１ｃでは、第２
の実施形態と同様に、光導波路を構成する導波コア層３
ｃがＳ字形の形状に湾曲しているので、導波コア層３ｃ
の両外側の入力側光ファイバ１５ｃおよび出力側光ファ
イバ１６ｃを、それらのファイバの互いの端面同士が対
向しないように配置することになる。この場合、導波コ
ア層３ｃを覆うクラッド層の、メサの幅が広い領域で回
折された光はほぼ直進するので、半導体光増幅素子１ｃ
の入力側光ファイバ１５ｃ側の部分で発生した非導波光
が出力側光ファイバ１６ｃに出力光５２ｃとして入力さ
れることが防止される。

【００８３】半導体光増幅素子１ｃにおいて導波コア層
３ｃを覆うクラッド層の、光入力側導波路１１ｃおよび
光出力側導波路１２ｃに対応する部分の幅を３０μｍに
し、半導体光増幅素子１ｃのそれ以外の寸法を第２の実
施形態の半導体光増幅素子１ｂと同じにして半導体光増
幅素子１ｃを試作し、第２の実施形態における半導体光
増幅素子１ｂの実験と同様に半導体光増幅素子１ｃの消
光比とスイッチング時間を測定したところ、５０ｄＢ以
上の消光比と、１ナノ秒以下のスイッチング時間を確保
できることが確認された。

【００８４】本発明の光半導体素子は、以上で説明した
第１〜第３のれぞれの実施形態の半導体光増幅素子に限
定されるものではなく、それぞれの実施形態の半導体光
増幅素子の構成を適用したものも本発明に含まれる。

【００８５】図１１は、第２の実施形態の半導体光増幅
素子１ｂの変形例を示す平面図である。図１１に示すよ
うに、第２の実施形態の半導体光増幅素子１ｂの変形例
である半導体光増幅素子１ｄには、半導体光増幅素子１
ｂに形成された導波コア層３ｂとほぼ同じ形状の導波コ
ア層３ｄが形成されているが、導波コア層３ｄの光入力
側導波路１１ｄおよび光出力側導波路１２ｄの部分が半
導体光増幅素子１ｄの端面に対して傾いている。導波コ
ア層３ｄの光入力側導波路１１ｄの部分が半導体光増幅
素子１ｄの入力側光ファイバ１５ｄ側の端面に対して傾
き、導波コア層３ｄの光出力側導波路１２ｄの部分が半
導体光増幅素子１ｄの出力側光ファイバ１６ｄ側の端面
に対して傾いている。

【００８６】ここで、導波コア層３ｄの光増幅領域とし
ての利得領域１３ｄにおける両端の湾曲部の間の直線部
分が、半導体光増幅素子１ｄの入力側光ファイバ１５ｄ
側および出力側光ファイバ１６ｄ側のそれぞれの端面に
対して垂直となっている。導波コア層３ｄの利得領域１
３ｄの両外側には、導波コア層３ｄに沿って溝８ｄが形
成されている。半導体光増幅素子１ｄにおける導波コア
層３ｄの利得領域１３ｄの部分の一方の面側には、導波
コア層３ｄに沿ってｐ側電極１０ｄが形成されている。

【００８７】半導体光増幅素子１ｄの入力側光ファイバ
１５ｄ側および出力側光ファイバ１６ｄ側のそれぞれの
端面にはＡＲコート１７ｄが形成されている。半導体光
増幅素子１ｄの入力側光ファイバ１５ｄ側の端面と、導
波コア層３ｄの光入力側導波路１１ｄの部分との間が窓
領域１４ｇとなり、半導体光増幅素子１ｄの出力側光フ
ァイバ１６ｄ側の端面と、導波コア層３ｄの光出力側導
波路１２ｄの部分との間が窓領域１４ｈとなっている。

【００８８】このような半導体光増幅素子１ｄでは、導
波コア層３ｄの光入力側導波路１１ｄの部分と、光出力
側導波路１２ｄの部分がそれぞれ、半導体光増幅素子１
ｄのファイバ側の端面に対して斜めに傾いているため、
半導体光増幅素子１ｄの入力側光ファイバ１５ｄ側の端
面、および出力側光ファイバ１６ｄ側の端面における実
効的な反射率が低減される。図１１に示されるように、
入力側光ファイバ１５ｄから半導体光増幅素子１ｄに入
力光５１ｄが入力される際に半導体光増幅素子１ｄの端
面における入力光５１ｄの反射率が低減される。また、
半導体光増幅素子１ｄから出力側光ファイバ１６ｄに出
力光５２ｄが出力される際に半導体光増幅素子１ｄの端
面における出力光５２ｄの反射率が低減される。これに
より、半導体光増幅素子１ｄの利得が、図４に示した半
導体光増幅素子１ｂよりも一層向上し、さらに、オンレ
ベルの光強度を増大することが可能となることから、半
導体光増幅素子１ｄの消光比を実効的に向上させること
ができる。

【００８９】半導体光増幅素子１ｄの光入力側導波路１
１ｄ、光出力側導波路１２ｄ、利得領域１３ｄ、窓領域
１４ｇ，１４ｈ等の寸法をそれぞれ、図４に示した半導
体光増幅素子１ｂにおいて対応する寸法と同様にして半
導体光増幅素子１ｄを作製し、第２の実施形態で説明し
た半導体光増幅素子１ｂの実験と同様に半導体光増幅素
子１ｄの消光比とスイッチング時間を測定したところ、
５０ｄＢ以上の消光比と、１ナノ秒以下のスイッチング
時間を確保できることが確認された。

【００９０】この半導体光増幅素子１ｄのように導波コ
ア層３ｄの光入力側導波路１１ｄおよび光出力側導波路
１２ｄの部分を半導体光増幅素子１ｄの端面に対して斜
めに傾ける構成を、図１０に示した第３の実施形態の半
導体光増幅素子１ｃに適用することもできる。

【００９１】図１２は、第２の実施形態の半導体光増幅
素子１ｂの別の変形例を示す平面図である。図４に示し
た第２の実施形態の半導体光増幅素子１ｂでは導波コア
層３ｂの光入力側導波路１１ｂおよび光出力側導波路１
２ｂの部分の両外側に溝を形成しなかったが、図１２に
示される、第２の実施形態の半導体光増幅素子１ｂの変
形例である半導体光増幅素子１ｅのように、導波コア層
３ｂの、光入力側導波路１１ｂと光出力側導波路１２ｂ
との間の部分における一部を、両外側に溝が形成されな
い光導波路領域３３としてもよい。ここで、導波コア層
３ｂの、光入力側導波路１１ｂと光導波路領域３３との
間の部分を入力側の光増幅領域としての利得領域１８と
し、導波コア層３ｂの、光導波路領域３３と光出力側導
波路１２ｂとの間の部分を出力側の光増幅領域としての
利得領域１９としている。

【００９２】導波コア層３ｂの利得領域１８，１９はそ
れぞれ、電流が注入される部分であり、利得領域１８の
部分の一方の面側にｐ側電極１０ｅが形成され、利得領
域１９の一方の面側にｐ側電極１０ｆが形成されてい
る。そして、導波コア層３ｂの利得領域１８の両外側、
および利得領域１９の両外側にそれぞれ、導波コア層３
ｂに沿って延びる溝８ｅが形成されている。

【００９３】この半導体光増幅素子１ｅでは、クラッド
層４ｂ内における利得領域１８の近傍を伝搬する非導波
光は、導波コア層３ｂの光導波路領域３３の部分の外側
の部分、すなわち溝８ｅが形成されていない部分で回折
され、回折した後に再び導波コア層３ｂの利得領域１９
の部分の近傍を伝搬する非導波光が低減される。このた
め、半導体光増幅素子１ｅでは、図４に示した半導体光
増幅素子１ｂよりもさらに消光比を向上させることがで
きる。

【００９４】半導体光増幅素子１ｅの光導波路領域３３
の長さを５０μｍ、光入力側の利得領域１８および光出
力側の利得領域１９の長さをそれぞれ１５０μｍとして
半導体光増幅素子１ｅを作製し、第２の実施形態で説明
した半導体光増幅素子１ｂの実験と同様に半導体光増幅
素子１ｅの消光比とスイッチング時間を測定したとこ
ろ、５０ｄＢ以上の消光比と、１ナノ秒以下のスイッチ
ング時間を確保できることが確認された。

【００９５】この半導体光増幅素子１ｅのように導波コ
ア層３ｂの、光入力側導波路１１ｂと光出力側導波路１
２ｂとの間の部分でも、その部分の一部を、外側に溝が
形成されない光導波路領域３３とするという構成を、図
１に示した第１の実施形態の半導体光増幅素子１ａ、図
１０に示した第３の実施形態の半導体光増幅素子１ｃ、
または図１１に示した半導体光増幅素子１ｄに適用する
こともできる。

【００９６】図１３は、図４に示した半導体光増幅素子
１ｂのさらに別の変形例について説明するための斜視図
である。図１３では、半導体光増幅素子１ｂの変形例に
おける導波コア層３ｂの利得領域１３ｂ周辺の部分が示
されている。

【００９７】図４に示した半導体光増幅素子１ｂでは、
上述したように、光導波路のうち導波コア層３ｂの利得
領域１３ｂ以外の外側には溝８ｂが存在しないので、導
波コア層３ｂ近傍を伝搬する非導波光はこの溝８ｂが存
在しない領域で回折され、再び導波コア層３ｂ近傍を伝
搬する非導波光はわずかである。また、光導波路を形成
する導波コア層３ｂがＳ字状に湾曲しているので、その
導波コア層３ｂの両端に、互いの端面同士が対向しない
ように入力側光ファイバ１５ｂおよび出力側光ファイバ
１６ｂを配置しており、溝８ｂが存在しない領域で回折
された光は略直進するため、入力側光ファイバ１５ｂ側
で発生した非導波光が出力側光ファイバ１６ｂに入力さ
れるという非導波光の伝達を防止している。しかしなが
ら、この半導体光増幅素子１ｂでは、非導波光が、導波
コア層３ｂを伝搬せず、溝８ｂを伝搬して出力側光ファ
イバ１６ｂに入力されるという懸念がある。ここで、こ
のようなことが問題となる場合には、図１３に示すよう
に、導波コア層３ｂの利得領域１３ｂの部分を覆うクラ
ッド層４ｂの側面２０、すなわち、それぞれの溝８ｂに
おけるクラッド層４ｂ側の内壁面を波形の形状に形成す
ることが好ましい。図１３に示される側面２０の波形の
波面は、導波コア層３ｂに対してほぼ垂直、すなわち導
波コア層３ｂを伝搬する光の進行方向に対してほぼ垂直
となっている。

【００９８】クラッド層４ｂにおける導波コア層３ｂの
利得領域１３ｂに対応する部分の側面２０は、導波コア
層３ｂを埋め込むようにクラッド層４ｂに溝８ｂを形成
する際に、その側面２０は、深さ１．５μｍ、ピッチ３
μｍの繰り返しの鋸歯状の波形になるようにした。この
ように側面２０を形成することにより、クラッド層４ｂ
や溝８ｂを伝搬する非導波光はクラッド層４ｂの側面２
０において散乱される。このため、入力側光ファイバ１
５ｂから半導体光増幅素子１ｂへと入力された入力光５
１ｂのうち、導波コア層３ｂに結合されない非導波光が
出力側光ファイバ１６ｂに入力されるということが抑制
される。

【００９９】図１４は、図１に示した第１の実施形態の
半導体光増幅素子１ａに、図１３に示したクラッド層４
ｂの側面２０の波形を適用したものを示す平面図であ
る。図１４に示すように、半導体光増幅素子１ａの変形
例である半導体光増幅素子１ｆにおいて、導波コア層３
ａを覆うクラッド層４ａの溝８ａ側の側面を、図１３に
示した側面２０と同様に波形の形状にしてもよい。この
場合、入力側光ファイバ１５ａから半導体光増幅素子１
ａへと入力された入力光５１ａのうち、導波コア層３ａ
に結合されない非導波光が出力側光ファイバ１６ａに入
力されるということが抑制される。

【０１００】このように、図１３に示したクラッド層４
ｂの側面２０の波形形状を、図１０に示した半導体光増
幅素子１ｃのクラッド層における利得領域１３ｃに対応
する部分、図１１に示した半導体光増幅素子１ｄのクラ
ッド層における利得領域１３ｄに対応する部分、および
図１２に示した半導体光増幅素子１ｅのクラッド層にお
ける利得領域１８，１９に対応する部分に適用してもよ
い。

【０１０１】なお、図１４に示したようにクラッド層４
ａの、利得領域１３ａに対応する部分の側面が波形であ
る半導体光増幅素子１ｆを作製して、第２の実施形態で
説明した半導体光増幅素子１ｂの実験と同様に半導体光
増幅素子１ｆの消光比とスイッチング時間を測定したと
ころ、５０ｄＢ以上の消光比と、１ナノ秒以下のスイッ
チング時間を確保できることが確認された。図１３およ
び図１４では、導波コア層、導波コア層を覆うクラッド
層が直線形状であるものが示されているが、図４の示し
た半導体光増幅素子１ｂ、図１０に示した半導体光増幅
素子１ｃ、図１１に示した半導体光増幅素子１ｄ、およ
び図１２に示した半導体光増幅素子１ｅのように、導波
コア層、および導波コア層を覆うクラッド層がＳ字形形
状に湾曲したものにおいてクラッド層の側面を波形にす
ることにより、さらに消光比を向上させることが可能で
ある。

【０１０２】さらに、上述したそれぞれの半導体光増幅
素子では、導波コア層を覆うクラッド層の側面のみを波
形形状にしたが、そのクラッド層から離れた外側クラッ
ド層の溝側の側面も波状に形成すれば、クラッド層と外
側クラッド層との間の溝を伝搬する非導波光の散乱を促
進することができる。

【０１０３】図１５は、図１３に示したクラッド層４ｂ
の側面に形成された波形形状の変形例を示す斜視図であ
る。図１５に示すように、クラッド層４ｂの側面２０に
形成される波形の波面が、導波コア層３ｂに対して斜め
に傾くように、すなわち導波コア層３ｂを伝搬する光の
進行方向に対して斜めに傾くようにしてもよい。このよ
うに、側面２０に斜めの波形を形成した場合、面２０の
波形の波面が、導波コア層３ｂを伝搬する光の進行方向
に対してほぼ垂直となっている場合と比較して、溝８ｂ
内を伝搬する非導波光の散乱をさらに促進することがで
きる。さらに、この溝８ｂの内部に半田やグリスのよう
な光伝搬の妨げとなる物質を充填することによっても、
溝８ｂを伝搬する非導波光を低減させることができる。
これらの方法を、上述したそれぞれの実施形態の半導体
光増幅素子や、それぞれの変形例に適用することによ
り、消光比をさらに向上させることが可能となる。

【０１０４】図１６は、図１５に基づいて説明したよう
にクラッド層の溝側の側面を、斜めに傾斜した波形の形
状に形成する方法について説明するための図である。図
１６（ａ）は、基板などを側面側から見た図であり、図
１６（ｂ）は、基板上の膜をエッチングする際にそのエ
ッチング方向から基板などを見た図である。

【０１０５】クラッド層４ｂの側面２０に斜めに波状の
パターンを形成する製造方法について、図１６を参照し
て説明する。図１６（ａ）および図１６（ｂ）では、基
板上に形成された膜を、反応性イオンビームエッチング
法（ＲＩＢＥ）や反応性イオンエッチング法（ＲＩＥ）
を用いてパターニングする際に基板を設置する方法が示
されている。まず、半導体光増幅素子を構成する基板２
６上に導波コア層や、クラッド層および外側クラッド層
となる層が形成されたものを台２７の面上に固定する。
基板２６上の、クラッド層および外側クラッド層となる
層の表面にはマスクパターン２４が形成されている。マ
スクパターン２４は、クラッド層と外側クラッド層との
間の溝を形成するためのものであって、基板２６上に形
成された層の、クラッド層および外側クラッド層となる
領域をマスクするものであり、マスクパターン２４の、
その溝に対応する部分が選択的に取り除かれている。マ
スクパターン２４としては、厚さ０．５μｍのＳｉＯ₂
を用いた。

【０１０６】ここで、図１６に示すように、基板２６が
エッチング方向２８に対して斜めになるように台２７を
傾けて設置する。また、この時、クラッド層の側面とな
る部分２５が基板２６上の層の表面に対して垂直な方向
にエッチングが進むように配置する。このように基板２
６を設置して、基板２６上の層をエッチングすることに
より、その層に溝を形成し、クラッド層の側面となる部
分２５を、図１５に示したような斜めに傾いた波形の形
状に形成した。

【０１０７】次に、図１に示した第１の実施形態の半導
体光増幅素子１ａの製造方法について図１７を参照して
説明する。図１７は、図１に示した半導体光増幅素子１
ａを多数製造する際の半導体光増幅素子１ａの配置につ
いて説明するための図である。

【０１０８】図１７（ａ）には、複数の半導体光増幅素
子１ａを製造するために、基板の表面に複数の導波コア
層３ａを配列させて形成し、複数の導波コア層３ａを覆
うようにその基板および複数の導波コア層３ａの表面に
クラッド層を形成した後に、そのクラッド層の、溝８ａ
に対応する部分を除去することにより、それぞれの導波
コア層３ａに対応する溝８ａがクラッド層に複数形成さ
れたものの上面の一部が示されている。

【０１０９】多数の半導体光増幅素子１ａを製造する際
には、図１７（ａ）に示すように、へき開線２９ａの両
外側の導波コア層３ａおよび溝８ａがへき開線２９ａを
中心に対称とならないように導波コア層３ａおよび溝８
ａを配置して、溝８ａ内の側面が、導波コア層３ａおよ
び溝８ａと平行な同一線上に存在しないようにする。こ
こでは、隣り合う導波コア層３ａのうち一方の導波コア
層３ａの直線部分が、他方の導波コア層３ａの直線部分
を通る、その他方の導波コア層３ａの直線部分に平行な
一直線上と異なる位置に配置されるように複数の導波コ
ア層３ａをそれぞれ配置させている。

【０１１０】例えば、図１４（ｂ）に示すように、導波
コア層３ａおよび溝８ａを、へき開線２９ｂを中心に対
称に配置した場合、半導体光増幅素子を製造する工程の
最中に生じるわずかなストレスによって、導波コア層３
ａおよび溝８ａに対して平行な直線上に配置された、溝
８ａ内の側面同士の間に亀裂３０が生じ、この亀裂３０
の発生が原因で半導体光増幅素子の生産歩留まりが著し
く低下するという問題点がある。この問題点を防止する
ために、図１４（ａ）に示したように、導波コア層３ａ
と平行な一直線上に１つの導波コア層３ａのみが配置さ
れるように導波コア層３ａおよび溝８ａを形成すること
により、図１７（ｂ）に示した亀裂３０が発生すること
がないので、半導体光増幅素子の生産歩留まりが向上す
る。

【０１１１】第２の実施形態の半導体光増幅素子１ｂお
よび第３の実施形態の半導体光増幅素子１ｃや、それぞ
れの形態の半導体光増幅素子の変形例を多数製造する際
にも、隣り合う導波コア層のうち一方の導波コア層の直
線部分が、他方の導波コア層の直線部分に平行に他方の
直線部分を通る一直線上とは異なる位置に配置されるよ
うに複数の導波コア層をそれぞれ配置させればよい。こ
れにより、それぞれの導波コア層の両外側に形成される
溝についても、隣り合う２つの溝の互いの端部同士が、
それらの導波コア層の直線部分のうちいずれか一方の直
線部分に平行な直線上の配置されることを防止すること
ができる。従って、光半導体素子の製造工程で生じるわ
ずかなストレスにより、クラッド層の、隣り合う溝の間
の部分に亀裂が入ることが防止され、光半導体素子を製
造する際の歩留まりが向上する。 〈光通信モジュール〉次に、以上で説明した半導体光増
幅素子が実装された平面型光回路（PLC: Planer Lightw
ave Circuit）を有する光通信モジュールについて図１
８を参照して説明する。図１８は、図２に示した第２の
実施形態の半導体光増幅素子１ｂが実装された平面型光
回路を有する光通信モジュールを示す図である。

【０１１２】図１８に示される平面型光回路３５には、
図２に示した半導体光増幅素子１ｂと同様な構成の第１
の半導体光増幅素子３６および第２の半導体光増幅素子
３７が実装されている。ここでは、第１の半導体光増幅
素子３６および第２の半導体光増幅素子３７として、図
２に示した半導体光増幅素子１ｂを用いたが、半導体光
増幅素子１の代わりに、第１または第３の実施形態の半
導体光増幅素子や、第１〜第３の実施形態の半導体光増
幅素子のそれぞれの変形例などを用いてもよい。

【０１１３】この平面型光回路３５には、光が入力され
る光入力部としてのファイバソケット３８ａ、光出力部
としてのファイバソケット３８ｂ，３８ｃが備えられて
いる。ファイバソケット３８ａには、入力側光ファイバ
１５ｅの一端部が取り付けられ、ファイバソケット３８
ｂには出力側光ファイバ１６ｅの一端部が、ファイバソ
ケット３８ｃには出力側光ファイバ１６ｆの一端部が取
り付けられている。

【０１１４】さらに、平面型光回路３５には、ファイバ
ソケット３８ａに取り付けられた入力側光ファイバ１５
ｅから平面型光回路３５へ入力された入力光５１ｅを、
第１の半導体光増幅素子３６および第２の半導体光増幅
素子３７のそれぞれへと伝搬する入力光導波手段として
の入力光分岐路３９と、第１の半導体光増幅素子３６か
ら出力された信号光を、ファイバソケット３８ｂに取り
付けられた出力側光ファイバ１６ｅへと伝搬する出力導
波手段としての出力光導波路４２ａと、第２の半導体光
増幅素子３７から出力された信号光を、ファイバソケッ
ト３８ｃに取り付けられた出力側光ファイバ１６ｆへと
伝搬する出力光導波手段としての出力光導波路４２ａと
が備えられている。

【０１１５】入力光分岐路１９や、出力光導波路４２
ａ，４２ｂはそれぞれ、シリカ系光導波路からなるもの
である。第１の半導体光増幅素子３６は、入力光分岐路
３９の、分岐された一方の部分の端部と、出力光導波路
４２ａの、ファイバソケット３８ｂ側と反対側の端部と
の間で、精度良く精密な位置に実装されている。同様
に、第２の半導体光増幅素子３７も、入力光分岐路３９
の、分岐された他方の部分の端部と、出力光導波路４２
ｂの、ファイバソケット３８ｃ側と反対側の端部との間
で、精度良く精密な位置に実装されている。

【０１１６】このような平面型光回路３５と、第１の半
導体光増幅素子３６および第２の半導体光増幅素子３７
のスイッチング動作を制御する制御手段としての駆動回
路４７とから光通信モジュールが構成されている。駆動
回路４７は、配線４８ａを介して第１の半導体光増幅素
子３６と接続されると共に、配線４８ｂを介して第２の
半導体光増幅素子３７と接続されており、駆動回路４７
が第１の半導体光増幅素子３６および第２の半導体光増
幅素子３７をそれぞれ独立して駆動できるように光通信
モジュールが構成されている。

【０１１７】図１８に示した光通信モジュールでは、入
力側光ファイバ１５ｅの、ファイバソケット３８ａ側と
反対側の入力ポート４４から入力側光ファイバ１５ｅへ
と信号光として入射された入力光５１ｅは入力側光ファ
イバ１５ｅを経て入力光分岐路３９に光結合され、入力
光分岐路３９に入力された信号光が入力光分岐路３９で
２つに分岐される。入力光分岐路３９で分岐された２つ
の信号光のうちの一方が第１の半導体光増幅素子３６に
入力され、他方が第２の半導体光増幅素子３７に入力さ
れる。第１の半導体光増幅素子３６および第２の半導体
光増幅素子３７に入力されたそれぞれの信号光は、駆動
回路４７からの電気信号に基づいた、第１の半導体光増
幅素子３６および第２の半導体光増幅素子３７のそれぞ
れのスイッチング動作によってそれらの強度が制御され
る。

【０１１８】ここで、第１の半導体光増幅素子３６を駆
動すれば、入力光５１ｅは、第１の半導体光増幅素子３
６、出力光導波路４２ａおよび出力側光ファイバ１６ｅ
を通して出力光５２ｅとして第１の出力ポート４５に出
力され、第２の半導体光増幅素子３７を駆動すれば、入
力光５１ｅは、第２の半導体光増幅素子３７、出力光導
波路４２ｂおよび出力側光ファイバ１６ｆを通して出力
光５２ｆとして第２の出力ポート４６に出力される。こ
のように、駆動回路４７によって第１の半導体光増幅素
子３６および第２の半導体光増幅素子３７の駆動電流を
制御することで、平面型光回路３５における光経路を切
り替えたり、分岐させたりすることができる。

【０１１９】次に、図１８に示した光通信モジュールに
おける利得特性およびスイッチング特性を評価するため
に光通信モジュールの実験を行った。図１８に示した光
通信モジュールの実験としては、入力ポート４４に波長
１．５５μｍ、光強度−７ｄＢｍ（０．２ｍＷ）の光を
１０ギガビット／秒（１０Ｇｂ／ｓ）で強度変調した信
号光として入力し、第１の半導体光増幅素子３６および
第２の半導体光増幅素子３７のそれぞれに０ｍＡから２
０ｍＡ（電圧では０Ｖと１．５Ｖ）の範囲で独立に電流
値を変化させて、第１の出力ポート４５および第２の出
力ポート４６から出力される信号光の光強度をそれぞれ
測定した。

【０１２０】図１９は、図１８に示した光通信モジュー
ルの実験およびその実験結果について説明するための図
である。図１９（ａ）は、駆動回路４７による第１の半
導体光増幅素子３６の駆動電圧（Ｖ）の変化を示す図あ
り、図１９（ｂ）は、駆動回路４７による第２の半導体
光増幅素子３７の駆動電圧（Ｖ）の変化を示す図ある。
図１９（ｃ）は、入力ポート４４に入力する入力光５１
ｅの強度（ｍＷ）の変化を示す図である。図１９（ｄ）
は、第１の出力ポート４５に出力された出力光５２ｅの
強度（ｍＷ）の変化を示す図であり、図１９（ｅ）は、
第２の出力ポート４６に出力された出力光５２ｆの強度
（ｍＷ）の変化を示す図である。

【０１２１】図１９（ａ）〜（ｅ）ではそれぞれ、第１
の半導体光増幅素子３６および第２の半導体光増幅素子
３７の駆動電圧、入力ポート４４への入力光の強度、第
１の出力ポート４５および第２の出力ポート４６からの
出力光の強度の、それぞれの時間依存性が示されてい
る。

【０１２２】図１９（ｃ）に示すように光強度が変化す
る入力光５１ｅを、入力側光ファイバ１５ｅを通して入
力光分岐路３９に入力すると共に、図１９（ａ）に示す
ようなパターンの駆動電圧を第１の半導体光増幅素子３
６に印加し、図１９（ｂ）に示すようなパターンの駆動
電圧を第２の半導体光増幅素子３７に印加することによ
り、図１９（ｄ）および図１９（ｅ）に示されるよう
に、第１の出力ポート４５および第２の出力ポート４６
からの光出力のパターンではいずれにおいても、スイッ
チング時間（Ｔ_sw）がオンからオフ、オフからオンとも
に１ナノ秒以下の時間であった。このことから、図１８
に示した光通信モジュールでは、１ナノ秒以下のスイッ
チング特性が得られることが確認された。

【０１２３】また、オンレベルでの出力光の光強度と、
オフレベルでの出力光の光強度との比は、第１の出力ポ
ート４５および第２の出力ポート４６のいずれにおいて
も５０ｄＢ以上あることが確認された。これらのことか
ら、高速なスイッチング動作が可能で、消光比の高い光
通信モジュールが達成された。また、入力ポート４４へ
の入力光５１ｅの強度のピークが０．２ｍＷであるのに
対して、第１の出力ポート４５および第２の出力ポート
４６からの光出力の強度のピークが、いずれの出力ポー
トにおいても０．０７ｍＷであることから、この光通信
モジュールの挿入損失は４．５ｄＢとなった。ここで、
シリカ系光導波路から構成された入力光分岐路３９にお
ける分岐損失は３ｄＢであることから、過剰損失が１．
５ｄＢである低損失の光通信モジュールが得られたこと
が確認された。

【０１２４】

【発明の効果】以上説明したように本発明は、以下のよ
うな効果がある。

【０１２５】請求項１〜６に記載の発明は、光ゲートエ
レメントとして利用した場合に良好な消光比を実現する
ことができ、良好な高速スイッチング動作を実現するこ
とができるという効果がある。また、導波コア層の外側
に部分的に溝を形成した構成や、導波コア層を覆うクラ
ッド層における溝の間に挟まれた部分の幅が部分的に異
なっている構成、または導波コア層の外側に形成された
溝の導波コア層側の壁面が波形の形状に形成された構成
の光半導体素子を製造する際に、高速なスイッチング動
作が可能で、消光比の高い光半導体素子を生産性の歩留
り良く製造することできるという効果がある。

【０１２６】また、請求項７に記載の発明は、低損失
で、かつ、高い消光比で、良好な高速スイッチング動作
を実現することが可能な光通信モジュールが得られると
いう効果がある。

【０１２７】さらに、請求項８に記載の発明は、導波コ
ア層の外側に溝が形成された構成の光半導体素子を多数
製造する際に、光半導体素子の製造中におけるストレス
の影響により光半導体素子に亀裂が生じることを防ぐと
とができ、良好な生産歩留まりを実現することができる
という効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の光半導体素子を示す
平面図である。

【図２】図１のＡ−Ａ’線断面図である。

【図３】図１のＢ−Ｂ’線断面図である。

【図４】本発明の第２の実施形態の光半導体素子を示す
平面図である。

【図５】図４のＡ−Ａ’線断面図である。

【図６】図４のＢ−Ｂ’線断面図である。

【図７】図４のＣ−Ｃ’線断面図である。

【図８】図４に示した半導体光増幅素子の利得特性を示
す図である。

【図９】図４に示した半導体光増幅素子のスイッチング
特性について説明するための図である。

【図１０】本発明の第３の実施形態の光半導体素子を示
す平面図である。

【図１１】図４に示した半導体光増幅素子の変形例を示
す平面図である。

【図１２】図４に示した半導体光増幅素子の別の変形例
を示す平面図である。

【図１３】図４に示した半導体光増幅素子のさらに別の
変形例について説明するための斜視図である。

【図１４】図１に示した半導体光増幅素子に、図１３に
示したクラッド層の側面の波形形状を適用したものを示
す平面図である。

【図１５】図１３に示したクラッド層の側面に形成され
た波形形状の変形例を示す斜視図である。

【図１６】図１５に示した斜めに傾斜した波形の形状に
クラッド層の溝側の側面を形成する方法について説明す
るための図である。

【図１７】図１に示した半導体光増幅素子を多数製造す
る際の半導体光増幅素子の配置について説明するための
図である。

【図１８】図２に示した半導体光増幅素子が実装された
平面型光回路を有する光通信モジュールを示す図であ
る。

【図１９】図１８に示した光通信モジュールの実験およ
びその実験結果について説明するための図である。

【図２０】従来の光半導体素子を示す平面図である。

【図２１】図２０のＡ−Ａ’線断面図である。

【符号の説明】

１ａ〜１ｆ 光半導体素子 ２ａ、２ｂ 基板 ３ａ〜３ｄ 導波コア層 ４ａ、４ｂ クラッド層 ５ａ、５ｂ バッファ層 ６ａ、６ｂ ｎ側電極 ７ａ、７ｂ キャップ層 ８ａ〜８ｅ 溝 ９ａ、９ｂ 絶縁膜 １０ａ〜１０ｆ ｐ側電極 １１ａ〜１１ｄ 光入力側導波路 １２ａ〜１２ｄ 光出力側導波路 １３ａ〜１３ｄ、１８、１９ 利得領域 １４ａ〜１４ｈ 窓領域 １５ａ〜１５ｅ 入力側光ファイバ １６ａ〜１６ｆ 出力側光ファイバ １７ａ〜１７ｄ ＡＲコート ２０ 側面 ２４ マスクパターン ２５ クラッド層の側面となる部分 ２６ 基板 ２７ 台 ２８ エッチング方向 ２９ａ、２９ｂ へき開線 ３０ 亀裂 ３１ａ、３１ｂ 外側クラッド層 ３３ 光導波路領域 ３５ 平面型光回路 ３６ 第１の半導体光増幅素子 ３７ 第２の半導体光増幅素子 ３８ａ〜３８ｃ ファイバソケット ３９ 入力光分岐路 ４２ａ、４２ｂ 出力光導波路 ４４ 入力ポート ４５ 第１の出力ポート ４６ 第２の出力ポート ４７ 駆動電源 ４８ａ、４８ｂ 配線 ５１ａ〜５１ｅ 入力光 ５２ａ〜５２ｆ 出力光 ５３ｂ、５４ｂ 湾曲部

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 玉貫岳正、北村昌太郎、畠山大、山口 昌幸，高利得・高消光比Ｓ字斜め端面型 ＳＳＣ−ＳＯＡ，1998年電子情報通信学 会総合大会，日本，1998年，Ｃ−４−35 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/00 - 1/125

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 基板と、該基板の表面に部分的に形成さ
   れて光導波路を構成し、少なくとも一部が、前記光導波
   路を伝搬する光のスイッチングを行うための、前記光を
   増幅する光増幅領域となった導波コア層と、該導波コア
   層を覆うように前記基板および前記導波コア層のそれぞ
   れの表面に形成されたクラッド層とを有し、前記クラッ
   ド層における前記導波コア層の外側の部分に溝が部分的
   に形成されている光半導体素子。
2. 【請求項２】 基板と、該基板の表面に部分的に形成さ
   れて光導波路を構成し、少なくとも一部が、前記光導波
   路を伝搬する光のスイッチングを行うための、前記光を
   増幅する光増幅領域となった導波コア層と、該導波コア
   層を覆うように前記基板および前記導波コア層のそれぞ
   れの表面に形成されたクラッド層とを有し、前記クラッ
   ド層における前記導波コア層の両外側の部分に、前記導
   波コア層から離れて前記導波コア層に沿うように溝が形
   成された光半導体素子において、 前記クラッド層の、前記導波コア層の両外側の前記溝の
   間に挟まれた部分の幅が部分的に異なっていることを特
   徴とする光半導体素子。
3. 【請求項３】 基板と、該基板の表面に部分的に形成さ
   れて光導波路を構成し、少なくとも一部が、前記光導波
   路を伝搬する光のスイッチングを行うための、前記光を
   増幅する光増幅領域となった導波コア層と、該導波コア
   層を覆うように前記基板および前記導波コア層のそれぞ
   れの表面に形成されたクラッド層とを有し、前記クラッ
   ド層における前記導波コア層の外側の部分に溝が形成さ
   れた光半導体素子において、 前記溝の前記導波コア層側の壁面が波形の形状に形成さ
   れていることを特徴とする光半導体素子。
4. 【請求項４】 前記溝の前記導波コア層側の壁面におけ
   る波形の波面が、前記導波コア層を伝搬する光の進行方
   向に対して斜めになっている請求項３に記載の光半導体
   素子。
5. 【請求項５】 前記導波コア層の少なくとも一部が湾曲
   した形状となっている請求項１〜４のいずれか１項に記
   載の光半導体素子。
6. 【請求項６】 前記光導波路の両端部に、前記光導波路
   を伝搬する光を集光させる集光手段が備えられるよう
   に、前記導波コア層の両端部の厚さが前記導波コア層の
   端面に向かって徐々に薄くなっている請求項１〜５のい
   ずれか１項に記載の光半導体素子。
7. 【請求項７】 光が入力される光入力部と、該光入力部
   に入力された光のスイッチングを行うための光半導体素
   子と、該光半導体素子のスイッチング動作を制御する制
   御手段と、前記光半導体素子から出力された光が伝搬さ
   れる光出力部と、前記光入力部に入力された光を前記光
   半導体素子に伝搬する入力光導波手段と、前記光半導体
   素子から出力された光を前記光出力部に伝搬する出力光
   導波手段とを有する光通信モジュールであって、 前記光半導体素子として、請求項１〜６のいずれか１項
   に記載の光半導体素子が用いられている光通信モジュー
   ル。
8. 【請求項８】 基板と、該基板の表面に部分的に形成さ
   れて光導波路を構成し、少なくとも一部が、前記光導波
   路を伝搬する光のスイッチングを行うために前記光を増
   幅する光増幅領域となり、かつ、少なくとも両端部が前
   記基板と平行な方向に帯状に延びる直線部分となった導
   波コア層と、該導波コア層を覆うように前記基板および
   前記導波コア層のそれぞれの表面に形成されたクラッド
   層とを有し、前記クラッド層における前記導波コア層の
   外側の部分に溝が部分的に形成された光半導体素子の製
   造方法であって、 複数の前記光半導体素子を製造するために、基板の表面
   に複数の前記導波コア層を配列させて形成し、複数の前
   記導波コア層を覆うように前記基板および複数の前記導
   波コア層の表面にクラッド層を形成した後に、前記クラ
   ッド層の、前記溝に対応する部分を除去することによ
   り、それぞれの前記導波コア層に対応する溝を前記クラ
   ッド層に複数形成する際、 前記基板の表面に複数の前記導波コア層を形成する工程
   で、隣り合う前記導波コア層のうち一方の導波コア層の
   直線部分が、他方の導波コア層の直線部分を通る、該他
   方の導波コア層の直線部分に平行な一直線上と異なる位
   置に配置されるように複数の前記導波コア層をそれぞれ
   配置させる光半導体素子の製造方法。