JP3371664B2 - 位相同期装置及び磁気記録再生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相同期装置シス
テムの同期特性調整手段に係り、特に、磁気、あるい
は、光学的な記録再生装置の信号再生回路において、読
み出し信号に同期した再生クロックを生成する位相同期
装置の同期特性調整手段、およびこの装置を実装した磁
気記録再生装置に関する。

【０００２】

【従来の技術】一般的に、情報記録再生装置において
は、例えば、ディスクから読み出される信号に同期した
サンプリングクロックを生成するために、位相同期装置
を備えている。位相同期装置は、データ再生動作の開始
に先立ち、あらかじめ決められた一定周期のデータ列で
位相同期(位相同期期間と呼ぶ)を行った後、データの再
生を行う。従来技術の一つとして、読み出し信号をサン
プリングしたサンプルデータより位相誤差の検出を行
い、サンプリングクロックを生成する位相同期装置があ
る。このような位相同期装置は、回路製造時の回路特性
変動によって位相同期時間にばらつきが生じる。このた
め、位相同期期間は、回路の特性変動を考慮して位相同
期時間の最大値で決定することが一般的である。例え
ば、回路ばらつきの平均値の特性を有する位相同期回路
の位相同期時間を15バイト、さらに、位相同期時間を決
定する位相同期回路のループゲインばらつきを±50%と
すると、位相同期時間はループゲインばらつき量の平方
根で表わされ、±22%程度(12.3〜18.4バイト)の位相同
期時間変動が生じる。従来の位相同期装置の構成方法と
して、特開平1-143447に記載のようなものがある。ま
た、位相同期期間を短縮する方法として、特開平2-2719
に記載のゼロフェーズスタートなどの方式もあるが、い
ずれも回路特性変動については考慮されていない。

【０００３】

【発明が解決しようとする課題】上述のような位相同期
装置を使った情報記録再生装置では、データ再生動作に
先立つ位相同期期間内で位相同期を完了する必要がある
ため、回路特性変動による位相同期期間の増大の結果、
記録されるデータ量が低下するといった問題がある。例
えば、従来例で示した位相同期時間の例では、平均的な
位相同期時間15バイトに対して18.4バイトの位相同期時
間が必要である。位相同期時間の増大によって情報記録
再生装置全体の記憶容量低下量は、物理的な記録単位で
ある1セクタを512バイトとすると、0.66%にあたり、4G
バイトの情報記録再生装置では、26Mバイトの損失とな
る。

【０００４】本発明の目的は、回路特性変動による位相
同期期間増大を最小限に抑えることで、情報記録再生装
置の記録容量低下を最低限に抑える位相同期装置を提供
することにある。すなわち、回路の位相同期特性をあら
かじめ決められた位相同期特性に一致させる位相同期特
性の調整手段を提供することである。

【０００５】本発明の他の目的は、この位相同期装置を
実装した磁気記録再生装置を提供することである。

【０００６】

【課題を解決するための手段】本発明の目的を達成する
ために、位相同期特性の調整手段を設けた。調整手段を
さらに詳述すると、位相同期装置に既知の位相同期信号
を生成する入力信号発生手段、位相同期特性を検出する
検出手段、検出結果から位相同期装置の回路特性変動量
算出、さらに、回路特性の補正量を算出する補正量算出
手段、補正量算出手段で決定された補正量から位相同期
装置のループゲイン、あるいは、カットオフ周波数を調
整するゲイン調整手段、カットオフ周波数調整手段を設
けた。

【０００７】上記調整手段は、位相同期装置の位相同期
特性をあらかじめ決められた位相同期応答に一致するよ
うに調整する。したがって、回路特性変動による位相同
期特性の変動は、調整手段によって抑えられ、結果的に
回路特性変動による位相同期期間増大を最小限に抑える
ことができる。

【０００８】上記調整手段の構成を詳述すると、信号発
生手段は、位相同期装置に既知の位相同期信号を入力す
るもので、検出手段は、既知の位相同期信号に対する位
相同期装置の位相同期応答を観測するものである。ま
た、補正量算出手段は、検出手段によって検出された位
相同期応答と既知入力信号に対し一義に決定される位相
同期応答との誤差を算出し、その誤差が最小となるルー
プゲイン、カットオフ周波数の調整量を算出する。ゲイ
ン調整手段、カットオフ周波数調整手段は、最終的に得
られた調整量を位相同期装置に与える。例えば、ループ
ゲインの調整手段は、位相同期装置の構成要素である位
相比較器、チャージポンプ、フィルタ、VCOのうち少な
くとも一つのゲインを調整する。同様に、カットオフ周
波数の調整手段は、各構成要素のうち少なくとも一つの
カットオフ周波数を調整する。この結果、位相同期装置
のループゲイン、カットオフ周波数は、調整量に対応し
た値に設定される。位相同期応答は、ループゲイン、カ
ットオフ周波数によって一義的に決定されるため、位相
同期応答との誤差から決定されたループゲイン、カット
オフ周波数を有する位相同期装置は、既知入力信号に対
し一義に決定される位相同期応答と等しい位相同期応答
となる。以上の手段を設けた位相同期装置は、入力信号
に対し一義に決定される位相同期応答を所望の位相同期
応答とすることで、回路特性変動による位相同期応答の
変動を抑え、位相同期期間増大を最小限に抑えることが
できる。

【０００９】

【発明の実施の形態】以下、本発明の一実施例について
説明する。

【００１０】図１は、本発明の位相同期装置の一実施例
を示したものである。本実施例の位相同期装置は、位相
同期装置を構成する位相比較器1、V/I変換回路2、3、抵
抗4、コンデンサ5、加算器6、VCO7と、位相同期装置の
ループゲイン、カットオフ周波数を調整するステップ応
答発生回路8、基準同期応答発生回路9、減算器10、調整
量決定回路11、ゲイン設定回路12、選択回路13とから構
成され、入力信号に位相同期した出力信号を発生するも
のである。位相比較器1は入力信号とVCO7の発生する出
力信号との位相差を検出し、位相差に対応した電圧値を
出力する。V/I変換回路2、V/I変換回路3は、ゲイン設定
回路12の発生する基準電流値をもとに、位相比較器1の
出力する電圧値に比例した電流値を出力し、抵抗4、コ
ンデンサ5、加算器6で構成されるフィルタ回路を介し
て、VCO7の制御電圧を出力する。VCO7は、制御電圧に対
応した周波数の出力信号を発生し、位相比較器1の入力
とする。このような一巡の制御ループは、位相比較器1
の位相差がゼロになるまで制御を繰返し、この結果、入
力信号と出力信号の位相同期が実現される。このような
位相同期回路の位相同期応答は、回路特性の変動によっ
て、たとえば、抵抗4、コンデンサ5の素子定数バラツ
キ、VCO7のゲイン変動などによって、大きく変動する。
本実施例では、位相同期応答の調整を以下の回路によっ
て実現している。ステップ応答発生回路8は、入力信号
に対しあらかじめ決められたステップ応答を発生し、ス
テップ応答の開始信号であるトリガ信号(trig)とともに
出力する。基準同期応答発生回路9は、ステップ応答発
生回路8のトリガ信号(trig)を開始信号として、あらか
じめ決定した同期応答波形(目標応答波形)を発生する。
減算器10は、基準同期応答発生回路9の発生する目標応
答波形と位相同期装置で発生した同期応答との誤差を算
出し、誤差を最小とする調整量を調整量決定回路11で算
出する。ゲイン設定回路12は、調整量決定回路11で決定
された調整量をV/I変換回路2、V/I変換回路3に出力し、
位相同期装置のゲイン、および、カットオフ周波数を調
整する。選択回路13は、位相同期装置の同期応答を調整
するため、調整モード信号(mode)によって位相同期装置
のループ次数を変更するものである。

【００１１】以上のような位相同期装置は、調整モード
信号(mode)によって、その動作モードが切り換えられ
る。

【００１２】以下に、位相同期装置の通常動作、調整動
作の一実施例について詳述する。

【００１３】(1)通常動作 通常動作は、入力信号に位相同期した出力信号を発生す
るモードで、二次系位相同期回路として位相同期動作を
行うものである。ステップ応答発生回路8は、入力信号
を位相比較器1に直接出力し、位相比較器1でVCO7の出力
信号との位相同期を行う。位相誤差量は、選択回路13が
ONで、V/I変換回路2、V/I変換回路3同時に抵抗4、コン
デンサ5に出力される。これ以外のゲイン設定回路12等
の調整回路は動作しない。

【００１４】(2)調整動作 調整動作は、二次系位相同期応答をあらかじめ決定した
位相同期応答に調整するモードで、言い換えると、二次
系位相同期回路のループゲイン、カットオフ周波数を一
義の値に調整するモードである。二次系位相同期回路の
ループゲインKo(2)、カットオフ周波数ωcは、それぞれ
数1、数2で表される。但し、位相比較器1の位相検出ゲ
インをKp、V/I変換回路2の変換ゲインをKd(R)、V/I変換
回路3の変換ゲインをKd(C)、抵抗4の抵抗値をR、コンデ
ンサ5の容量値をC、VCO7の電圧周波数変換ゲインをKvと
表現している。

【００１５】 Ko(2)=Kp・Kd(C)・Kv／C …………… （数1） ωc=1／{R・C・Kd(R)／Kd(C)} …………… （数2） 位相同期回路の位相同期応答は、数1、数2で示されるル
ープゲイン、カットオフ周波数と入力ステップ応答信号
とによって一義的に決定される。このため、調整動作で
は、あらかじめ決定された入力ステップ応答をステップ
応答発生回路８から発生させ、さらに、与えられたステ
ップ応答に対する目標のステップ応答波形との誤差が最
小となる調整値を基準同期応答発生回路９、減算器10、
調整量決定回路11で算出する。最終的にV/I変換回路2、
3のゲインKd(R)、Kd(C)を調整することで、位相同期応
答の調整を行う。

【００１６】本実施例では、入力信号にステップ応答発
生回路8を設け、入力信号のステップ応答により二次系
位相同期回路の位相同期応答を調整する構成を示した
が、同様に、図２に示すように、VCO7の発生する出力信
号にステップ応答発生回路8を設け、ステップ応答を発
生させる構成でも実現できる。図２の構成によれば、図
１と全く同じ構成要素で、ステップ応答を発生する対象
が異なるのみで、その動作は、上述の動作と同じであ
る。図１では、入力信号がステップ応答発生回路8を通
過する回路遅延によリ、位相同期時も回路遅延分の位相
差を生じるが、本実施例では、入力信号を位相比較器1
で直接位相比較するため、このような問題は発生しない
ため、より高精度の位相同期出力信号を発生できる。

【００１７】ここで、図１、図２の調整回路による位相
同期応答の調整方法を詳述する。

【００１８】第一の調整方法は、位相同期回路の位相ス
テップ同期応答に着目し、ループゲイン、カットオフ周
波数をそれぞれ別々に調整するものである。具体的に
は、ループゲインKo(2)の調整は、選択回路13がOFFの制
御ループ(一次系位相同期回路)で、また、カットオフ周
波数ωcの調整は、選択回路13がONの制御ループ(二次系
位相同期回路)で、それぞれ動作させて行う。

【００１９】(a)ループゲイン調整 このモードは、選択回路13がOFFの一次系位相同期回路
で、位相ステップ信号を入力として、V/I変換回路2のゲ
インを調整するものである。一次系位相同期回路のルー
プゲインKo(1)は、二次系位相同期回路のループゲインK
o(2)、カットオフ周波数ωcとから、数3に示す式によっ
て容易に算出される。

【００２０】 Ko(1)=Kp・Kd(R)・R・Kv =Ko(2)／ωc …………… （数3） ここで、一次系位相同期回路の位相同期応答は、ループ
ゲインKo(1)によって一義に決定される。したがって、
目標値のループゲインKo(2)、カットオフ周波数ωcから
導かれる一次形同期応答波形(step(1))と回路の位相同
期応答とを一致させることで、数3に示す関係より、二
次系位相同期回路のループゲインKo(2)とカットオフ周
波数ωcとの比率を目標値に設定することができる。た
とえば、回路特性変動量を有する一次形位相同期の位相
同期応答は、図５のようになる。基準同期応答発生回路
9の発生する目標応答波形は、ゲイン標準条件の位相同
期応答波形であって、目標応答波形と位相同期応答との
位相差は、図６に示すごとく、ループゲインKo(1)が目
標ループゲインより低いと正側に、高いと負側に発生す
る。目標応答波形との誤差は、調整量決定回路11、ゲイ
ン設定回路12によってV/I変換回路2のゲインの増減を行
う。具体的には、誤差の極性が正の時、V/I変換回路2の
ゲインを上げ、負の時、V/I変換回路2のゲインを下げる
ように制御する。V/I変換回路2のゲインを制御した後、
再度ステップ応答発生回路8により位相ステップ応答を
発生させ、目標応答波形との誤差がゼロになるまで同様
の処理を繰り返す。この結果、一次形位相同期回路の位
相同期応答は、目標応答波形と一致、すなわち、一次系
位相同期回路のループゲインKo(1)は、ループゲインKo
(2)、カットオフ周波数ωcから導かれる一次系位相同期
回路のループゲインと等しくなる。以上、V/I変換回路2
のゲイン調整によって、目標の二次系位相同期回路の位
相同期応答を決定するループゲインKo(2)とカットオフ
周波数ωcとの比率が調整される。

【００２１】本実施例では、一次系位相同期回路のルー
プゲインKo(1)を調整するため、V/I変換回路2のゲインK
d(R)を調整したが、数3より明らかなように、位相比較
器1のゲインKd、抵抗4の抵抗値R、VCO7のゲインKvを調
整しても同様の調整が行え、これに対応した調整回路は
容易に考えられる。

【００２２】(b)カットオフ周波数調整 次にカットオフ周波数を調整するモードについて説明す
る。このモードでは、選択回路13がONの二次系位相同期
回路で、位相ステップ信号を入力として、V/I変換回路3
のゲインを調整するものである。数1、数2を変形した数
4、数5を用いてループゲインKo(2)、カットオフ周波数
ωcの決定方法について説明する。

【００２３】 Ko(2)=Kp・Kv・Kd(C)／C …………… （数4） ωc={Kp・Kv・Kd(C)／C}／Ko(1) …………… （数5） 上述のループゲイン調整モードによって、一次形位相同
期回路のループゲインKo(1)、すなわち、ループゲインK
o(2)とカットオフ周波数ωcとの比率は定数として扱え
る。また、位相比較器1のゲインKp、VCO7のゲインKvに
ついても、ループゲイン調整モードにて決定している。
ここで、V/I変換回路3のゲインKd(C)、コンデンサ5の容
量値Cは、数4、5両式に共通に掛かるため、ループゲイ
ンKo(2)、カットオフ周波数ωcの絶対値を決定すること
は、 Kd(C)／Cの結果を決定することである。本実施例
では、V/I変換回路3のゲインKd(C)を調整することで、
ループゲインKo(2)、カットオフ周波数ωcの絶対値を決
定する構成を示しているが、コンデンサ5の容量値Cを調
整しても同様の調整が実現できる。ここで、V/I変換回
路3のゲインKd(C)、あるいは、コンデンサ5の容量値Cの
特性変動があった場合の二次系位相同期回路の位相同期
応答を図７に示す(但し、ループゲインKo(2)とカットオ
フ周波数ωcとの比率は一定として表している)。基準同
期応答発生回路9の発生する目標応答波形は、目標の二
次形同期応答波形であって、目標応答波形と位相同期応
答との差は、図８に示すごとく、変数Kd(C)／Cが目標値
より低いと正側に、高いと負側の誤差が発生する。調整
量決定回路11は、目標応答波形の誤差の極性で、V/I変
換回路3、ゲイン設定回路12のゲインの増減を行う。具
体的には、誤差の極性が正の時、V/I変換回路3のゲイン
を上げ、負の時、V/I変換回路3のゲインを下げるように
制御する。V/I変換回路3のゲインを制御した後、再度ス
テップ応答発生回路8により位相ステップ応答を発生さ
せ、同様の処理を目標応答波形との誤差がゼロになるま
で繰り返す。この結果、二次形位相同期回路の位相同期
応答は、目標応答波形と一致、すなわち、二次系位相同
期回路のループゲインKo(2)とカットオフ周波数ωcを目
標値に一致させることができる。

【００２４】以上のループゲイン調整、カットオフ周波
数調整の二段階の調整動作によって、二次系位相同期回
路の位相同期応答を一義の位相同期応答に調整すること
が可能となる。

【００２５】尚、本実施例は、回路手段によってループ
ゲイン、カットオフ周波数調整を行ったが、ソフトウェ
アで処理することも可能であり、そのフローチャートを
図９に示す。最初に、ループゲインを調整するために一
次系位相同期モードに位相同期回路を設定する。その
後、位相ステップ応答を位相同期回路に入力し、位相同
期応答を採取する。採取した位相ステップ応答と既知の
位相ステップ応答との誤差を算出し、誤差がゼロでない
場合、ループ処理(1)を行う。ループ処理(1)では、誤差
が正の場合、一次系位相同期回路のループゲインを上
げ、負であればループゲインを下げる。ここで、再度、
位相ステップ応答を発生させ位相同期応答の採取、誤差
算出を行い、誤差がゼロになるまでループ処理(1)を実
行する。以上のループゲイン調整を行った後、二次系位
相同期モードに切り替える。位相ステップ応答を発生さ
せ、位相同期応答の採取、位相同期応答の誤差算出を行
い、誤差がゼロか判定する。ゼロでない場合、ループ処
理(2)を実行し、誤差が正の場合、二次系位相同期回路
のループゲインを上げ、負であればループゲインを下げ
る。再度、位相ステップ応答を発生させ位相同期応答採
取、位相同期応答誤差算出を行い、誤差がゼロになるま
でループ処理(2)を実行する。最終的に得られた位相同
期応答は、目標の二次系位相同期応答となり、上述の回
路手段の調整方法と同じ処理をソフトウェアにて実現で
きる。

【００２６】次に、第二の調整方法、具体的には、位相
同期回路の周波数ステップ同期応答によって、ループゲ
イン、カットオフ周波数を調整する方法について説明す
る。調整のための回路構成は、図１と同一で、調整モー
ド信号(mode)により、その動作が異なる。以下、周波数
ステップ応答を用いた調整回路の動作を説明する。

【００２７】(a)ループゲイン調整 ループゲイン調整は、選択回路13がOFFの一次系位相同
期回路で、ステップ応答発生回路8の発生する周波数ス
テップ信号を入力として、V/I変換回路2のゲインを調整
するものである。一次系位相同期回路では、VCO7の発振
中心周波数と入力信号周波数が異なる場合、周波数誤差
と一次系位相同期回路のループゲインに対応した定常位
相誤差が発生する。定常位相誤差とは、入力信号と出力
信号に一定の位相誤差が生じた状態で位相同期が安定し
ていることを示す。定常位相誤差Δφは、周波数誤差を
Δωとすると、数6で示される。

【００２８】 Δφ= arcsin(Δω／Ko(1)) …………… （数6） 入力信号の周波数ステップ量、すなわち、周波数誤差Δ
ωは既知であるため、一次系位相同期回路の周波数ステ
ップ応答に対する定常位相誤差を検出して、目標の定常
位相誤差量と比較することで、一次系位相同期回路のル
ープゲインKo(1)の特性変動量を算出することができ
る。調整量決定回路11は、定常位相誤差の誤差値からV/
I変換回路2のゲイン調整量を生成し、ゲイン設定回路12
を介してV/I変換回路2のゲインを調整する。この動作を
検出した定常位相誤差が目標値に一致するまで繰り返
し、結果的に一次系位相同期応答のループゲインKo(1)
を目標値に一致させることができる。ループゲインKo
(1)のあわせ込みによって、上述のように、二次位相同
期回路のループゲインKo(2)とカットオフ周波数ωcとの
比率を一義に決定することができる。

【００２９】(b)カットオフ周波数調整 次にカットオフ周波数を調整するモードについて説明す
る。このモードでは、選択回路13がONの二次系位相同期
回路で、周波数ステップ信号を入力として、V/I変換回
路3のゲインを調整するものである。位相ステップ応答
を使った調整方法と同様に、周波数ステップ入力信号に
対する二次系位相同期回路の同期応答波形も、ループゲ
インKo(2)、カットオフ周波数ωcによって一義に決定さ
れる。そこで、減算器10は周波数ステップ応答と基準同
期応答発生回路9の発生する目標の周波数ステップ応答
との誤差を検出し、調整量決定回路11、ゲイン設定回路
12を介してV/I変換回路3のゲインを調整する。この結
果、二次位相同期回路のループゲインKo(2)、カットオ
フ周波数ωcを目標値に設定することができ、二次系位
相同期回路の位相同期応答を目標のものと一致させるこ
とができる。

【００３０】以上述べたように、周波数ステップ応答を
使って二次系位相同期回路の同期応答を調整することが
可能である。また、本実施例もソフトウェア処理によっ
て周波数ステップ応答を使った位相同期応答の調整方法
が可能である。本方法による調整フローチャートを図１
０に示す。周波数ステップ応答を用いた位相同期応答の
調整手順は、位相ステップ応答を用いた調整手順と同様
に、一次系位相同期モードでループゲイン、カットオフ
周波数の比率を調整した後、二次系位相同期モードでそ
の絶対値を調整する。以下、その手順を詳述する。最初
に、位相同期回路を一次系位相同期モードに設定し、周
波数ステップ信号を一次系位相同期回路に入力する。位
相同期が完了するまで時間をおき、一次系位相同期回路
の定常位相誤差を検出し、目標値との比較を行う。定常
位相誤差が目標値と一致するまで、処理ループ(1)を実
行する。処理ループ(1)では、定常位相誤差が目標値よ
り大きい場合、一次系位相同期回路のループゲインを上
げ、逆に、小さい場合、ループゲインを下げる処理を行
う。その後、定常位相誤差を検出し、目標値と一致する
まで処理を続ける。ここで、周波数ステップ応答による
一次系位相同期回路のループゲイン調整では、再度、周
波数ステップ応答を回路に入力する必要がなく、ステッ
プ応答発生回路8の動作を簡単化することができる。以
上述べた手順により、位相同期回路のループゲイン、カ
ットオフ周波数の比率を調整することができる。次に、
位相同期回路を二次位相同期モードに設定し、周波数ス
テップ信号を二次系位相同期回路に入力する。周波数ス
テップ信号に対応した回路の周波数同期応答を検出し、
目標となる周波数同期応答との誤差を算出する。目標値
との誤差がゼロになるまで、処理ループ(2)を実行す
る。処理ループ(2)では、目標値との誤差が目標値より
小さい場合、二次系位相同期回路のカットオフ周波数を
上げ、逆に、大きい場合、カットオフ周波数を下げる処
理を行う。その後、周波数ステップ信号を入力し、周波
数同期応答の検出、さらに、目標値との誤差を求め、誤
差がゼロになるまで処理ループ(2)を実行する。以上述
べた周波数ステップ応答を使った位相同期回路のループ
ゲイン、カットオフ周波数の調整手順によって、位相同
期回路の位相同期応答を一義の位相同期応答に調整する
ことができる。

【００３１】次に、位相同期応答の比較を行う基準同期
応答発生回路9、および、減算器10を簡略化を図る第三
の位相同期回路を示す。位相同期応答の調整は、上述の
ような位相同期応答全体と目標の位相同期応答との誤差
を検出するだけでなく、位相同期応答の一部分、また
は、一点だけを目標値と比較するだけでもループゲイ
ン、カットオフ周波数を調整することができる。この方
法を用いた第三の位相同期回路を、図３に示す。図中、
20は遅延回路、21は保持回路、22は選択回路を表し、そ
の他図２と同じ機能を有するものには同符号を付した。
遅延回路20は、ステップ応答発生回路8のトリガ信号(tr
ig)を一定時間遅延させ、一定時間後の位相比較器1の位
相比較結果を保持回路21に記憶する。保持回路21に記憶
された位相比較結果と調整モード信号(mode)によって選
択された目標値との誤差を減算器10で算出し、以降、調
整量決定回路11、ゲイン設定回路12にてV/I変換回路2、
V/I変換回路3のゲイン調整を図２と同様の処理で行う。
以下、具体的に各調整モードごとに図５〜図８の位相同
期応答の例と対比しながら説明する。

【００３２】(1)ループゲイン調整モード このモードでの位相同期応答は、図５に示すごとく、た
とえば、位相ステップ応答開始から20バイト目の位相差
に着目すると、一次系位相同期回路のループゲインが低
い場合、目標の位相差(ここでは0.1)より大きく(ここで
は0.2)、また、ループゲインが高い場合、目標の位相差
より小さくなる(ここでは0.04)。したがって、位相差が
目標以上であればV/I変換回路2のゲインを上げ、目標以
下であればV/I変換回路2のゲインを下げる。この操作
で、上述の動作と同様に、ループゲインの調整を行うこ
とができる。

【００３３】(2)カットオフ周波数調整モード このモードでの位相同期応答も上述と同じように、図７
に示すごとく、たとえば、位相ステップ応答開始から20
バイト目の位相差は、二次系位相同期回路のループゲイ
ンが低い場合、目標の位相差(ここでは位相差=0)より大
きく(ここでは0.035)、また、ループゲインが高い場
合、目標の位相差より小さくなる(ここでは-0.038)。し
たがって、位相差が目標以上であればV/I変換回路3のゲ
インを上げ、目標以下であればV/I変換回路3のゲインを
下げる。この操作で、上述の動作と同様に、カットオフ
周波数の調整を行うことができる。

【００３４】本実施例の位相同期回路によれば、位相同
期応答の誤差を簡単な回路で構成でき、回路規模削減、
回路消費電力の低減を図ることが可能である。

【００３５】次に、周波数特性を検出する位相同期応答
の調整回路を図４に示す。図中、31はメモリ、32は周波
数変換回路、33は基準周波数特性発生回路を示し、その
他図２と同じ機能を有するものには同符号を付した。メ
モリ31は、ステップ応答発生回路8の発生するトリガ信
号(trig)発生後、位相同期応答の一定期間の位相差を記
憶し、周波数変換回路32は、記憶された位相同期応答
(つまり時間領域の応答波形)から周波数領域の特性に変
換され、ゲイン特性のみを減算器10に出力する。周波数
領域への変換方法には、FFT(Fast Fourier transform)
などが上げられる。一方、基準周波数特性発生回路33
は、あらかじめ決められた周波数特性のゲイン特性を発
生し、ゲイン特性の誤差を減算器１０で算出する。たと
えば、図５〜図８の位相同期応答を周波数解析した結果
を図１１〜図１４に示し、各調整動作における周波数ゲ
イン特性と周波数ゲイン特性誤差を示す。

【００３６】(1)ループゲイン調整モード 図５の位相同期応答を周波数変換したゲイン特性は、図
１１のようになる。一次形位相同期回路のループゲイン
が低い場合、周波数特性は全体的に低くなり、また、ル
ープゲインが高い場合、周波数特性の上昇が発生する。
したがって、目標の周波数特性との誤差は、図１２のよ
うになり、誤差が正の時には、ループゲインが高いた
め、V/I変換回路2のゲインを下げるように制御し、ま
た、誤差が負の時にはV/I変換回路2のゲインを上げるよ
うに制御する。このような動作により、一次形位相同期
回路のループゲインの調整を図２と同様に行うことがで
きる。

【００３７】(2)カットオフ周波数調整モード 図７の位相同期応答を周波数変換したゲイン特性は、図
１３のようになる。二次形位相同期回路のループゲイン
が低い場合、周波数特性は全体的に低下し、また、ルー
プゲインが高い場合、周波数特性の上昇が発生する。し
たがって、目標の周波数特性との誤差は、図１４のよう
になり、誤差が正の時には、ループゲインが高いため、
V/I変換回路3のゲインを下げるように制御し、また、誤
差が負の時にはV/I変換回路3のゲインを上げるように制
御する。このような動作により、二次形位相同期回路の
位相同期応答特性の調整を図２と同様に行うことができ
る。

【００３８】以上、本実施例では図２の調整方法と対比
して説明したためループゲイン、カットオフ周波数の調
整を別々に行ったが、二次系位相同期回路の位相同期応
答を直接周波数解析し、ループゲイン、カットオフ周波
数の誤差を同時に得ることが可能で、位相同期応答の調
整時間を短縮することができる。また、本実施例では、
周波数解析を回路で実現したが、これらはソフトウェア
処理によっても実現できることはいうまでもないこと
で、これにより調整回路の回路規模低減を図ることがで
きる。

【００３９】次に、フィルタ回路構成を変更した他の位
相同期回路における第五のゲイン、カットオフ周波数の
調整回路を図２４に示す。図中、80は選択回路を示して
おり、図２と同一のものには、同符号を付した。本実施
例のフィルタ回路は、コンデンサ5と抵抗4から構成さ
れ、カットオフ周波数は、コンデンサ容量値Cと抵抗値R
の積のみで決定される。したがって、位相同期回路のカ
ットオフ周波数の調整は、抵抗R1,R2,R3..のうち適切な
一つの抵抗を選択回路80で選択することで実現できる。
本実施例の調整方法は、上述のループゲイン、及び、カ
ットオフ周波数の調整方法、すなわち、一次形／二次形
位相同期回路を使った調整方法とは異なり、ステップ応
答発生回路8で発生した入力信号に対する位相同期回路
の位相同期応答と目標とする二次形位相同期応答との差
を最小とするループゲイン、及び、カットオフ周波数を
直接算出するものである。例えば、図５で述べた位相同
期応答において、10バイト目及び20バイト目の位相誤差
と目標の位相同期応答との差を算出することで、ループ
ゲイン、カットオフ周波数の誤差を直接算出できる。調
整量決定回路11は、このような方法でループゲイン誤
差、カットオフ周波数誤差を算出し、得られたループゲ
イン誤差、カットオフ周波数誤差をもとにゲイン設定回
路12は、 V/I変換回路2のゲイン、選択回路80で選択す
る抵抗値を決定し、位相同期回路のループゲイン、カッ
トオフ周波数の調整を行う。以上の手順で、位相同期回
路の位相同期応答を目標の位相同期応答に調整すること
ができる。本実施例によれば、抵抗4の接続数によって
カットオフ周波数の設定精度が決定されるため、回路の
比精度の点からあまり設定精度を高くとることができな
いが、図２等の実施例に比べV/I変換回路が少ないため
回路規模を小さくすることができる。

【００４０】さらに、フィルタ回路構成を変更した他の
位相同期回路における第六のゲイン、カットオフ周波数
の調整回路を図２５に示す。本実施例では、上述の図２
４の位相同期回路の調整回路と基本的に同じ動作を行う
が、カットオフ周波数の調整精度を高くすることができ
る。ループフィルタのカットオフ周波数は、コンデンサ
容量C、抵抗R、V/I変換回路2、3の変換ゲイン比によっ
て決定される。調整量決定回路11によって算出されたル
ープゲイン誤差、カットオフ周波数誤差をもとにゲイン
設定回路12は、 V/I変換回路2、3のゲインを設定し、最
終的に、位相同期回路のループゲイン、及び、カットオ
フ周波数の調整を行うことができる。本実施例によれ
ば、カットオフ周波数の設定精度を高くすることがで
き、また、同時にループゲイン、カットオフ周波数を調
整することができ、調整時間を短縮することができる。

【００４１】以上述べた位相同期回路の構成要素のう
ち、ステップ応答発生回路8の一実施例を詳述する。位
相ステップ応答を発生する第一のステップ応答発生回路
8を図１５に示す。図中、40は遅延回路、41はシーケン
サ、42は選択回路を示している。シーケンサ41は調整モ
ード信号(mode)が通常動作モードを示している場合、ト
リガ信号(trig)をインアクティブな状態とし、選択回路
42は、入力信号を位相比較器入力信号として直接出力す
る。一方、調整動作モードでは、シーケンサ41の発生す
るトリガ信号(trig)によって、選択回路42が瞬時に切替
り、遅延回路40の出力を位相比較器入力信号に出力す
る。遅延回路40の出力信号は入力信号を遅延させた信号
で、入力信号と一定の位相遅延を有する信号である。し
たがって、本実施例によって位相ステップ信号を発生す
ることが可能である。

【００４２】次に、位相ステップ応答を発生する第二の
ステップ応答発生回路8を図１６に示す。図中、50、51
は分周器、52は周波数位相比較器、53はチャージポンプ
(以下CPと略す)、54は抵抗、55はコンデンサ、56はVCO
を示しており、入力となる基準クロックを逓倍するシン
セサイザを構成している。分周器50は基準クロックを分
周し、また、分周器51はVCO56の出力を分周するもので
ある。分周された両信号は、周波数位相比較器52で周波
数と位相の比較を行い、周波数位相誤差として出力す
る。CP53は、周波数位相比較器52で検出した周波数位相
誤差を抵抗54、コンデンサ55で構成されるフィルタ回路
に出力し、VCO56は、フィルタ処理された誤差量から出
力信号の発振周波数を制御する。ここで、VCO56は、ト
ランジスタTr1、Tr2から構成されるマルチバイブレータ
回路を基本構成に、トランジスタTr3、Tr4によってクロ
ック信号の正転出力と反転出力とを同時に出力するもの
である。VCO56の正転出力は、分周器51にて分周され、
再度、周波数位相比較が行われる。以上のシンセサイザ
は、基準クロックを逓倍したクロック信号を発生し、同
時に、位相が完全に180度ずれた正転出力、反転出力信
号がVCO56によって得られる。VCO56の正転出力、反転出
力を選択回路42に入力し、シーケンサ41のトリガ信号(t
rig)によって正転、反転信号を切り替えることで、位相
ステップ応答信号を発生することができる。本実施例に
よれば位相同期回路の入力信号を生成する回路に、位相
の異なる信号を発生させる機能を有することで容易に位
相ステップ応答を発生することができる。また、位相ス
テップ量は、VCO56の差動回路で構成された信号を基準
に発生しているため、図１５の実施例よりも正確であ
る。

【００４３】次に、位相ステップ応答を発生する第三の
ステップ応答発生回路8を図１７に示す。本実施例は、
上述したVCO56と同一の機能をVCO7に適用した場合の構
成であって、図中、上述したものと同一のものには同符
号を付した。VCO7は、上述のような差動回路構成で高精
度の正転出力と反転出力を発生する。選択回路42は、VC
O7の正転出力と反転出力を、シーケンサ41で示されるト
リガ信号(trig)にしたがって切り替える。本実施例によ
れば、図２の説明で述べた位相同期回路の構成よりも正
確な位相ステップ応答を発生させることができる。

【００４４】次に、周波数ステップ応答を発生するステ
ップ応答発生回路8の一実施例を示す。図１８は、周波
数ステップ応答波形を発生するステップ応答発生回路8
の第一の実施例であって、上述の機能と同一のものには
同符号を付した。分周器50、分周器51、周波数位相比較
器52、CP53、抵抗54、コンデンサ55、VCO56は、入力信
号を基準としたシンセサイザを構成し、分周器50、分周
器51の分周比で決定される周波数の信号を発生する。入
力信号の周波数をfin、分周器50の分周比をM、分周器51
の分周比をNとすると、VCO56の発生する信号周波数fout
は、数7で示される。

【００４５】fout = N・fin／M …………… （数7） 分周比M、Nを目標の周波数ステップ量に設定すること
で、VCO56の発生する信号は、入力信号に対し一定の周
波数オフセットを有する。選択回路42は、入力信号と、
VCO56の発生する信号とを、シーケンサ41の示す切り替
えタイミングによって切り換える。この結果、位相同期
回路に入力される信号は、入力信号と一定の周波数オフ
セットを有する信号がステップ状に変化する、すなわ
ち、周波数ステップ信号である。以上の構成で周波数ス
テップ応答の入力信号を生成できる。

【００４６】次に、周波数ステップ応答を発生するステ
ップ応答発生回路8の第二の実施例を図１９に示す。図
中、60はワンショットマルチバイブレータ、61は電圧/
電流変換回路(V/I変換回路)を示しており、その他のも
のは同符号を付した。シーケンサ41は周波数ステップタ
イミングを示すトリガ信号(trig)を発生し、ワンショッ
トマルチバイブレータ60は、トリガ信号(trig)のエッジ
から一定期間の電圧値を発生し、V/I変換回路61を介し
てコンデンサ5の電位を変化させる。周波数ステップ量
Δfはコンデンサ5の電位変化量ΔVから一義的に決定さ
れ、また、電位変化量ΔVは、V/I変換回路61で与えられ
る電流値Iとワンショットマルチバイブレータ60の電流
引加時間Tから、数8によって決定される。但し、KvはVC
O7のゲイン、Cはコンデンサ5の容量値を示す。

【００４７】 Δf = Kv・ΔV=Kv・I・T／C …………… （数8） 設定する周波数ステップ量Δfから引加電流と引加時間
を決定し、シーケンサ41の発生するトリガ信号(trig)に
同期してコンデンサ5に一定時間、電流を引加すること
で、位相同期回路の周波数ステップ応答が発生する。本
実施例によれば容易に周波数ステップ応答を発生させる
ことができる。本実施例ではコンデンサ5に一定期間の
電流を引加することで周波数ステップ応答を発生させた
が、抵抗4に一定電流を引加し続けることでも周波数ス
テップ応答を発生させることが可能で、この場合、ワン
ショットマルチバイブレータ60は不要である。

【００４８】次に、位相同期回路の構成要素のうち、ゲ
イン設定回路12の一実施例を詳述する。ゲイン設定回路
12の第一の実施例を図２０に示す。図中、70は選択回
路、71、72は電圧-電流変換回路(V/I変換回路)を表し、
その他、上述のものには同符号を付した。選択回路70
は、調整モード信号(mode)によって、調整量決定回路11
の調整量を、V/I変換回路2、あるいは、V/I変換回路3に
伝達するかを決定するものである。調整モード信号(mod
e)がループゲイン調整時、選択回路70は、調整量決定回
路11の調整量をV/I変換回路71に伝達する。V/I変換回路
71は調整量に対応した電流値を発生させ、V/I変換回路2
は、V/I変換回路71の電流値を基準に抵抗4への電流値を
制御する。また、V/I変換回路72は、以前に設定された
基準電流値をV/I変換回路3の基準電流として発生する。
以上の構成によって、調整量決定回路11は、V/I変換回
路2のゲイン制御が可能となる。一方、調整モード信号
(mode)がカットオフ周波数調整時、選択回路70は、調整
量決定回路11の調整量をV/I変換回路72に伝達する。V/I
変換回路72は調整量に対応した電流値を発生させ、V/I
変換回路3は、V/I変換回路72の電流値を基準にコンデン
サ5への電流値を制御する。また、V/I変換回路71は、以
前に設定された基準電流値をV/I変換回路2の基準電流と
して発生する。以上の構成によって、調整量決定回路11
は、V/I変換回路3のゲイン制御が可能となる。

【００４９】次に、ゲイン設定回路12の第二の実施例を
図２１に示す。図中、73は増幅回路を示し、その他、上
述のものには同符号を付した。本実施例では、V/I変換
回路2の基準電流をもとにV/I変換回路3の基準電流を決
定する構成である。選択回路70、V/I変換回路71は、ゲ
イン設定回路12の第一の実施例と同様、調整モード信号
(mode)がループゲイン調整時、V/I変換回路2のゲイン制
御を可能にするものである。一方、調整モード信号(mod
e)がカットオフ周波数調整時、増幅回路73は、V/I変換
回路71の基準電流を、調整量決定回路11で決定される調
整量で増幅し、V/I変換回路3の基準電流値を出力する。
これにより、V/I変換回路2、3のゲイン調整が可能とな
る。本実施例によれば、増幅回路73はV/I変換回路72を
基準に基準電流値を決定するため、増幅回路73を調整す
るダイナミックレンジの低減が可能となり、結果的に回
路規模、電力低減に効果がある。

【００５０】以上述べた位相同期回路を磁気記録再生装
置に適用した場合の構成を図２２に示す。本実施例で
は、パーシャルレスポンス-クラスIV(1,0,-1)での信号
再生系回路における位相同期回路、および、磁気記録再
生装置のブロック図である。位相検出回路は、上述した
ものすべてが適合する。図中、101はマイクロプロセッ
サ(マイコンと略す)、102は磁気記録装置全体を制御す
るコントローラ、103はサーボ制御回路、104はデータ記
録回路、105はR/Wアンプ、106は記録再生ヘッド、107は
データの記録媒体、108はデータ再生回路を示してい
る。

【００５１】以下、磁気記録再生装置の動作について説
明する。

【００５２】磁気記録再生装置の記録動作は、外部の演
算装置(図示せず)からの記録命令をコントローラ102が
受けることで開始される。コントローラ102は、記録命
令を受け取ると、サーボ制御回路103、マイコン101、デ
ータ記録回路104に対し、記録に伴う処理要求を発す
る。具体的には、サーボ制御回路103は、記録する位置
に記録再生ヘッド106を移動し、マイコン101は、当該ヘ
ッド位置に対応した情報、たとえば、回路のレジスタ等
を設定する。以上の動作が完了すると、コントローラ10
2は、記録すべきデータに加え、位相同期を行う同期信
号、さらに、データの検査符号を付加したデータ列をデ
ータ記録回路104に転送する。データ記録回路104は、シ
ンセサイザ112、変調回路111、プリコード113、記録補
正回路114から構成される。変調回路111は、記録するデ
ータ列をコード化し、当該ヘッド位置の記録周波数を決
定するシンセサイザ112のクロック信号に同期してビッ
ト列に変換する。プリコード113は、コーディングの一
部としてビット列を処理し、記録時の非線形性を低減す
る記録補正回路114を介して、記録ビット信号として出
力される。記録ビット信号は、R/Wアンプ105、記録再生
ヘッド106を介して、記録媒体107上に記録される。

【００５３】一方、磁気記録再生装置の再生動作は、外
部の演算装置からの再生命令をコントローラ102が受け
ることで開始される。記録動作と同様、コントローラ10
2の処理要求によって、サーボ制御回路103は、再生する
位置への記録再生ヘッド106の移動を行い、また、マイ
コン101は、当該ヘッド位置に対応した各回路の情報を
設定する。その後、再生データは、R/Wアンプ105、複数
の構成要素からなるデータ再生回路108を介して、コン
トローラ102に伝達される。ここで、データ再生回路108
の構成、動作を詳細に説明する。記録再生ヘッド106の
再生信号は、R/Wアンプ105にて一定ゲイン増幅された
後、AGC121によって信号振幅を安定にする。得られた信
号は、ローパスフィルタ(LPF)122によって、信号帯域外
の雑音が除去され、位相同期回路127の発生するサンプ
リングクロックでサンプリングを行うAD変換器123、波
形歪みを除去する等化器124、データの復号を行うビタ
ビ復号器125、および、データ復調を行う復調回路126を
介して、再生データとして出力される。

【００５４】ここで、磁気記録再生装置における位相同
期回路127の構成、および、その動作を説明する。位相
検出回路128は、等化器124の信号からサンプリング位相
誤差を検出するものであって、AD変換器123、等化器12
4、位相検出回路128によって上述の実施例の位相比較器
1を構成する。V/I変換回路2、3、抵抗4、コンデンサ5、
加算器6は、上述の実施例同様、位相誤差からVCO7の周
波数制御電圧を生成する。VCO7は、AD変換器123のサン
プリングクロックを発生し、一巡の位相同期回路を構成
している。以上、位相同期回路127の通常動作、調整動
作を説明する。説明の都合上、調整回路は、図３の構成
を基本とした図２２に示した構成で説明するが、他の構
成でも同様である。

【００５５】(1)通常動作モード 通常動作モードでは、R/Wアンプ105からの再生信号に対
し、位相同期動作、位相追従動作を行うことでAD変換器
123のサンプリングクロック発生を行う。ここで、選択
回路130は、R/Wアンプ105の再生信号をAGC121に直接入
力する。通常動作モードにおける動作シーケンスを図２
３(a)に示す。コントローラ102の出力するデータ再生制
御信号(RG)によって、位相同期動作が開始する。位相同
期動作は、データ再生に先立ち、記録時に付加された同
期信号(PLOSYNC)で再生信号とサンプリングクロックと
の位相同期を完了するものである。その後の位相追従動
作では、記録媒体107の回転変動等による位相変動に追
従するため、データ再生を行いながら、サンプリングク
ロック位相の追従動作を行う。位相同期動作期間は、シ
ーケンサ41の発生するgain信号によって決定され、RG信
号アクティブ後あらかじめ決められた時間内で位相同期
動作を完了させる。

【００５６】(2)調整モード 調整動作は、上述した遅延回路20、保持回路21、選択回
路22、シーケンサ41、選択回路42、選択回路70、V/I変
換回路71、72を基本に、分周回路129、選択回路130、レ
ジスタ131、132、133、134、さらに、カウンタ135、136
によって行われる。調整モードは、図２３(b)に示すよ
うに再生動作を行っていない、すなわち、データ再生制
御信号(RG)=インアクティブの状態で行われる。レジス
タ131は、マイコン101の設定によって調整モード信号(m
ode)を調整モードとし、同期間中、選択回路130は、入
力信号から、シンセサイザ112の発生するクロックを分
周した分周回路129の出力信号に切り換え、位相同期回
路は分周回路129の出力で調整動作を行う。

【００５７】(a)ループゲイン調整モード 最初に、図２３(b)の制御シーケンスに示すように、ル
ープゲイン調整モードとして位相同期回路のループゲイ
ンを調整する。本モードでは、上述したように、選択回
路13がOFFの一次系位相同期回路で動作する。選択回路4
2は、シーケンサ41で発生するトリガ信号(trig)を起点
として位相ステップ応答を発生させ、遅延回路20で遅延
したclk信号によって位相検出回路128の出力する位相誤
差を保持回路21に記憶する。減算器10で算出された目標
値1との誤差は、選択回路70を介して、カウンタ135に出
力されるとともに、レジスタ132にも出力される。レジ
スタ132は、マイコン101が位相誤差量を参照する構成を
実現したものである。カウンタ135は、減算器10で算出
された目標値との誤差の極性によって、V/I変換回路71
の数値を１づつ増減させるものであって、調整回路の回
路規模を削減するためのものである。また、カウンタ13
5は、レジスタ133を介してマイコン101から与えられる
初期値、あるいは、外部調整結果の設定をV/I変換回路2
に伝達するものである。カウンタ135で得られた調整量
は、V/I変換回路71を介してV/I変換回路2に出力され、
以上の動作を繰り返すことで、位相同期回路のループゲ
イン調整を完了する。ループゲイン調整を終了する判定
は、レジスタ132を介して得られる誤差量がゼロである
かをマイコン101が判断して行う。ループゲイン調整が
終了したと判断した場合、レジスタ131に次のカットオ
フ調整モードを設定する。

【００５８】(b)カットオフ調整モード レジスタ131がカットオフ周波数調整モードを示した場
合、以下の動作が開始する。カットオフ周波数調整モー
ドは、上述したように、選択回路13がONの二次系位相同
期回路で動作する。選択回路42は、位相ステップ応答を
発生させ、保持回路21は、遅延回路20で発生したclk信
号によって位相検出回路128の位相誤差を記憶する。減
算器10で算出された目標値2との誤差は、カウンタ136、
レジスタ132に出力される。カウンタ136は、カウンタ13
5と同様に、減算器10の誤差の極性によって数値を１づ
つ増減させ、また、レジスタ134を介してマイコン101か
ら与えられる初期値、あるいは、外部調整結果の設定が
可能な構成となっている。カウンタ136で得られた調整
量は、V/I変換回路72を介してV/I変換回路3のゲインを
調整する。以上の動作を繰り返すことで、カットオフ調
整モードが完了する。

【００５９】以上のような調整手順で調整している最中
にデータ再生制御信号(RG)がアクティブになった場合、
マイコン101は、レジスタ131を介して通常動作モードに
位相同期装置を設定する。

【００６０】本実施例によれば、位相同期装置の調整を
通常動作モードと別に行っており、しかも、その調整動
作は、外部装置からの再生要求のない期間で行っている
ため再生性能を低下させることはない。

【００６１】本実施例では、調整回路削減のため、カウ
ンタ135、カウンタ136の調整は、誤差の極性を判定しな
がら１づつ増減させる構成で説明したが、レジスタ13
2、レジスタ133、レジスタ134を使って、マイコン101の
処理で調整時間を短縮できる方法も考えられる。具体的
には、目標値との誤差が非常に大きい場合、マイコン10
1は、レジスタ132を介して、これを検知し、誤差に応じ
た調整量を計算し、レジスタ133、あるいは、レジスタ1
34に設定することでループゲイン、カットオフ周波数を
高速に調整することができる。調整量の計算方法、およ
びレジスタ133、レジスタ134どちらに計算結果を設定す
るかは動作モードにて決定され、これもマイコン101は
既知の情報であり、容易にその処理を実現できる。

【００６２】

【発明の効果】本発明によれば、位相同期装置の特性変
動による位相同期時間のバラツキを低減でき、情報記録
再生装置の記録容量低下を最低限に抑える位相同期装置
を提供することにある。従来例で示した例で本発明の効
果を示すと、従来の位相同期装置では、回路ばらつきに
よって12.3〜18.4バイトの位相同期時間変動が生じた。
本発明によれば、位相同期装置のばらつきを抑えること
ができ、標準的な位相同期期間15バイトで位相同期を完
了することができる。さらに、12.3バイトの位相同期時
間になる位相同期装置の特性にすることもできる。以上
のことから、情報記録再生装置の位相同期時間は、従来
の18.4バイトに対し、15バイト(-19%)、あるいは、12.3
バイト(-33%)に短縮することができる。この結果、情報
記録再生装置の記録容量低下を最低限に抑えることがで
きる。

【図面の簡単な説明】

【図１】 本発明の位相同期装置の第一の実施例を示す
ブロック図。

【図２】 本発明の位相同期装置の第二の実施例を示す
ブロック図。

【図３】 本発明の位相同期装置の第三の実施例を示す
ブロック図。

【図４】 本発明の位相同期装置の第四の実施例を示す
ブロック図。

【図５】 本発明の第一及び第二の実施例における一次
系位相同期回路の位相同期応答の一例を示す図。

【図６】 本発明の第一及び第二の実施例における一次
系位相同期回路の位相同期応答誤差の一例を示す図。

【図７】 本発明の第一及び第二の実施例における二次
系位相同期回路の位相同期応答の一例を示す図。

【図８】 本発明の第一及び第二の実施例における二次
系位相同期回路の位相同期応答誤差の一例を示す図。

【図９】 本発明の第一及び第二の実施例における位相
ステップ応答による位相同期応答の調整方法を示すフロ
ーチャート。

【図１０】 本発明の第一及び第二の実施例における周
波数ステップ応答による位相同期応答の調整方法を示す
フローチャート。

【図１１】 本発明の第一及び第二の実施例における一
次系位相同期回路の周波数解析結果を示す図。

【図１２】 本発明の第一及び第二の実施例における一
次系位相同期回路のゲイン特性誤差を示す図。

【図１３】 本発明の第一及び第二の実施例における二
次系位相同期回路の周波数解析結果を示す図。

【図１４】 本発明の第一及び第二の実施例における二
次系位相同期回路のゲイン特性誤差を示す図。

【図１５】 本発明における位相ステップ応答発生回路
の第一の例を示すブロック図。

【図１６】 本発明における位相ステップ応答発生回路
の第二の例を示すブロック図。

【図１７】 本発明における位相ステップ応答発生回路
の第三の例を示すブロック図。

【図１８】 本発明における周波数ステップ応答発生回
路の第一の例を示すブロック図。

【図１９】 本発明における周波数ステップ応答発生回
路の第二の例を示すブロック図。

【図２０】 本発明におけるゲイン設定回路の第一の例
を示すブロック図。

【図２１】 本発明におけるゲイン設定回路の第二の例
を示すブロック図。

【図２２】 本発明の位相同期装置を使った磁気記録再
生装置のブロック図。

【図２３】 図２２の磁気記録再生装置における位相同
期装置の制御シーケンスを示す図で、(a)は通常動作
を、(b)は調整動作を示す。

【図２４】 本発明の位相同期装置の第五の実施例を示
すブロック図。

【図２５】 本発明の位相同期装置の第六の実施例を示
すブロック図。

【符号の説明】

1 位相比較器 2,3 V/I変換器 4 抵抗 5 コンデンサ 6 加算器 7 VCO 8 ステップ応答発生器 9 基準同期応答発生
器 10 減算器 11 調整量決定回路 12 ゲイン設定回路

フロントページの続き (56)参考文献 特開 平６−152401（ＪＰ，Ａ) 特開 平３−250922（ＪＰ，Ａ) 特開 平３−205920（ＪＰ，Ａ) 特開 平２−11036（ＪＰ，Ａ) 特開 平６−188727（ＪＰ，Ａ) 特開 平５−335946（ＪＰ，Ａ) 実開 平５−4633（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/08 - 7/099

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】入力信号と、これに位相同期すべく出力さ
   れた出力信号とを入力し、位相差を検出して出力する位
   相比較手段と、前記位相比較手段の出力を、 あらかじめ設定された倍率
   に基づいて、変換する変換手段と、前記 変換手段の出力を処理するフィルタ手段と、前記 フィルタ手段の出力により、発信周波数を制御して
   前記出力信号とする、信号発生手段と、 前記入力信号に対し、あらかじめ決められた基準応答を
   発生し、当該基準応答の開始信号とともに出力する、基
   準応答発生手段と、前記基準応答の開始信号に対し、 一義に決定される目標
   応答波形を生成する目標応答発生手段と、前記 目標応答波形と、前記位相比較手段の出力から、同
   期応答の誤差を算出する誤差算出手段と、前記誤差に 基づき、前記位相比較手段，前記変換手段，
   前記フィルタ手段，前記信号発生手段のうち少なくとも
   一つのゲインを調整する第一の調整手段と、前記誤差に 基づき、前記位相比較手段，前記変換手段，
   前記フィルタ手段，前記信号発振手段のうち少なくとも
   一つのカットオフ周波数を調整する第二の調整手段とを
   設けた位相同期装置であって、 第一の調整手段及び第二の調整手段は、異なる時刻で調
   整を行い、第一の調整手段又は第二の調整手段の一方が
   動作したのち、他方を停止する状態決定手段を設けたこ
   とを特徴とする位相同期装置。
2. 【請求項２】入力信号と、これに位相同期すべく出力さ
   れた出力信号とを入力し、位相差を検出して出力する位
   相比較手段と、前記位相比較手段の出力を、 あらかじめ設定された倍率
   に基づいて、変換する変換手段と、前記 変換手段の出力を処理するフィルタ手段と、前記 フィルタ手段の出力により、発信周波数を制御して
   前記出力信号とする、信号発生手段と、 前記入力信号に対し、あらかじめ決められた基準応答を
   発生し、当該基準応答の開始信号とともに出力する、基
   準応答発生手段と、前記基準応答の開始信号に対し、 一義に決定される目標
   応答波形を生成する目標応答発生手段と、前記 目標応答波形と、前記位相比較手段の出力から、同
   期応答の誤差を算出する誤差算出手段と、前記誤差に 基づき、前記位相比較手段，前記変換手段，
   前記フィルタ手段，前記信号発生手段のうち少なくとも
   一つのゲインを調整する第一の調整手段と、前記誤差に 基づき、前記位相比較手段，前記変換手段，
   前記フィルタ手段，前記信号発振手段のうち少なくとも
   一つのカットオフ周波数を調整する第二の調整手段とを
   設けた位相同期装置であって、 第一の調整手段及び第二の調整手段は、前記位相同期装
   置のループ周波数特性、又は、前記同期応答の誤差を基
   準に動作することを特徴とする位相同期装置。
3. 【請求項３】外部装置との間で情報の授受を行なうコン
   トローラと、 記録媒体に対し情報の記録又は再生を行うヘッドと、 前記コントローラからの信号に基づき、前記ヘッドの前
   記記録媒体上での位置を制御するサーボ制御回路と、 前記ヘッドからの信号を増幅して送出するリード／ライ
   トアンプと、 前記リード／ライトアンプからの信号を入力し、これに
   位相同期すべく出力された出力信号とを入力し、位相差
   を検出して出力する位相比較手段と、 前記位相比較手段の出力を、あらかじめ設定された倍率
   に基づいて、変換する変換手段と、 前記変換手段の出力を処理するフィルタ手段と、 前記フィルタ手段の出力により、発信周波数を制御して
   前記出力信号とする、信号発生手段と、 前記リード／ライトアンプからの入力信号に対し、あら
   かじめ決められた基準 応答を発生し、当該基準応答の開
   始信号とともに出力する、基準応答発生手段と、 前記基準応答の開始信号に対し、一義に決定される目標
   応答波形を生成する目標応答発生手段と、 前記目標応答波形と、前記位相比較手段の出力から、同
   期応答の誤差を算出する誤差算出手段と、 前記誤差に基づき、前記位相比較手段，前記変換手段，
   前記フィルタ手段，前記信号発生手段のうち少なくとも
   一つのゲインを調整する第一の調整手段と、 前記誤差に基づき、前記位相比較手段，前記変換手段，
   前記フィルタ手段，前記信号発振手段のうち少なくとも
   一つのカットオフ周波数を調整する第二の調整手段とを
   設けた位相同期機能を有する磁気記録再生装置であっ
   て、 第一の調整手段及び第二の調整手段は、異なる時刻で調
   整を行い、第一の調整手段又は第二の調整手段の一方が
   動作したのち、他方を停止する機能を有することを特徴
   とする磁気記録再生装置。
4. 【請求項４】請求項３記載の磁気記録再生装置におい
   て、前記第一の調整手段及び第二の調整手段は、前記位
   相同期装置のループ周波数特性、又は、前記同期応答の
   誤差を基準に動作することを特徴とする磁気記録再生装
   置。
5. 【請求項５】請求項３記載の磁気記録再生装置におい
   て、 前記位相比較手段はＡＤ変換器、等化器、位相検出器を
   含んで成り、 前記変換手段はＶ／Ｉ変換回路であり、 前記フィルタ手段は抵抗、コンデンサ、加算器を含んで
   成り、 前記信号発生手段はＶＣＯであり、 前記基準応答発生手段はシーケンサと、これにより駆動
   する選択回路を含んで成り、 前記目標応答発生手段は複数の目標値、これらの選択回
   路を含んで成り、 前記誤差算出手段は減算器を含んで成り、 第一の調整手段はカウンタ、レジスタ、選択回路を含ん
   で成り、 第二の調整手段はカウンタ、レジスタ、選択回路を含ん
   で成る磁気記録再生装置。