JP3365496B2 - グラフィックス処理システム及びグラフィックス処理方法 - Google Patents
グラフィックス処理システム及びグラフィックス処理方法Info
- Publication number
- JP3365496B2 JP3365496B2 JP23575099A JP23575099A JP3365496B2 JP 3365496 B2 JP3365496 B2 JP 3365496B2 JP 23575099 A JP23575099 A JP 23575099A JP 23575099 A JP23575099 A JP 23575099A JP 3365496 B2 JP3365496 B2 JP 3365496B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus master
- coordinate conversion
- lsi
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Or Creating Images (AREA)
- Image Processing (AREA)
- Bus Control (AREA)
- Image Generation (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、グラフィックス処
理システム及びグラフィックス処理方法に関し、特に、
演算処理ＬＳＩを複数化して並列処理し汎用バス上で描
画データ・コマンドを正しく描画ＬＳＩに送信するグラ
フィックス処理システム及びグラフィックス処理方法に
関する。
理システム及びグラフィックス処理方法に関し、特に、
演算処理ＬＳＩを複数化して並列処理し汎用バス上で描
画データ・コマンドを正しく描画ＬＳＩに送信するグラ
フィックス処理システム及びグラフィックス処理方法に
関する。
【０００２】
【従来の技術】従来、３次元グラフィックス処理システ
ムにおける座標変換演算の高速化を図るために、３次元
グラフィックス描画ＬＳＩ（以下、単にグラフィックス
描画ＬＳＩと呼ぶ）の前処理手段として座標変換演算Ｌ
ＳＩが用いられている。このため、グラフィックス描画
ＬＳＩは汎用バスによって座標変換演算ＬＳＩに接続さ
れた状態で使用されることが多い。
ムにおける座標変換演算の高速化を図るために、３次元
グラフィックス描画ＬＳＩ（以下、単にグラフィックス
描画ＬＳＩと呼ぶ）の前処理手段として座標変換演算Ｌ
ＳＩが用いられている。このため、グラフィックス描画
ＬＳＩは汎用バスによって座標変換演算ＬＳＩに接続さ
れた状態で使用されることが多い。
【０００３】３次元グラフィックス処理システムの一般
的な構成では、演算処理のより一層の高速化のために、
1個のグラフィックス描画ＬＳＩに対して複数個の座標
変換演算ＬＳＩを接続して座標変換演算を実行する場合
が考えられる。この場合、グラフィックス描画ＬＳＩに
対する描画コマンドは、座標変換演算ＬＳＩによる演算
処理の結果を取得した後に、ＬＳＩ間を接続するバスを
通して出力されることになるが、バスマスタとして動作
する複数の座標変換演算ＬＳＩからスレーブとなるグラ
フィックス描画ＬＳＩに対して描画コマンドを出力する
ためには、バスの調停を行う必要が生じる。このような
バスの調停を行うために、従来は外部にバスアービタ回
路を用意する必要があった。しかし、このような従来の
技術では、以下に述べるような基本的な問題がある。
的な構成では、演算処理のより一層の高速化のために、
1個のグラフィックス描画ＬＳＩに対して複数個の座標
変換演算ＬＳＩを接続して座標変換演算を実行する場合
が考えられる。この場合、グラフィックス描画ＬＳＩに
対する描画コマンドは、座標変換演算ＬＳＩによる演算
処理の結果を取得した後に、ＬＳＩ間を接続するバスを
通して出力されることになるが、バスマスタとして動作
する複数の座標変換演算ＬＳＩからスレーブとなるグラ
フィックス描画ＬＳＩに対して描画コマンドを出力する
ためには、バスの調停を行う必要が生じる。このような
バスの調停を行うために、従来は外部にバスアービタ回
路を用意する必要があった。しかし、このような従来の
技術では、以下に述べるような基本的な問題がある。
【０００４】（１）従来のバス調停では、バスの使用要
求を受けると、定められた優先順位でバスの使用許可を
与える方法が用いられている。このようなバス調停の方
法では、制御信号はそれぞれのバスマスタ動作をするＬ
ＳＩ（ここでは、座標変換演算ＬＳＩに相当する）に対
して、通常２本の信号線を用意する必要がある。このた
め、バスマスタとなる座標変換演算ＬＳＩの数に比例し
て、準備すべき信号線数が増加する。 （２）それぞれの座標変換演算ＬＳＩにおいて座標変換
演算時間に差異が生じると、描画データのライト要求コ
マンドが出されるタイミングが座標変換演算ＬＳＩによ
って前後するため、描画データがホスト側の意図した順
序で送り出されることがなくなる事態が生じる。通常、
グラフィックシステムにおいては、それぞれの描画コマ
ンド・データは所定の順番を守って処理される必要があ
るため、上記の事態は表示結果に狂いを生じさせる要因
となる。 （３）従来の方法に従い、外部バスアービタを使用する
場合、外部バスアービタはＬＳＩからのバス使用要求を
受け、所定の規則に従った優先順位に基づいてバスの使
用許可を与える。そして、バスアービタはバスの利用効
率を高めるために、通常、他のＬＳＩからバスの使用要
求が出ていない場合は、優先順位に関わりなく、現在リ
クエスト中のＬＳＩに対してバスの使用許可を与える。
このため、グラフィックス処理に求められる描画コマン
ド・データ送信の順番が守られる保証がなくなる。
求を受けると、定められた優先順位でバスの使用許可を
与える方法が用いられている。このようなバス調停の方
法では、制御信号はそれぞれのバスマスタ動作をするＬ
ＳＩ（ここでは、座標変換演算ＬＳＩに相当する）に対
して、通常２本の信号線を用意する必要がある。このた
め、バスマスタとなる座標変換演算ＬＳＩの数に比例し
て、準備すべき信号線数が増加する。 （２）それぞれの座標変換演算ＬＳＩにおいて座標変換
演算時間に差異が生じると、描画データのライト要求コ
マンドが出されるタイミングが座標変換演算ＬＳＩによ
って前後するため、描画データがホスト側の意図した順
序で送り出されることがなくなる事態が生じる。通常、
グラフィックシステムにおいては、それぞれの描画コマ
ンド・データは所定の順番を守って処理される必要があ
るため、上記の事態は表示結果に狂いを生じさせる要因
となる。 （３）従来の方法に従い、外部バスアービタを使用する
場合、外部バスアービタはＬＳＩからのバス使用要求を
受け、所定の規則に従った優先順位に基づいてバスの使
用許可を与える。そして、バスアービタはバスの利用効
率を高めるために、通常、他のＬＳＩからバスの使用要
求が出ていない場合は、優先順位に関わりなく、現在リ
クエスト中のＬＳＩに対してバスの使用許可を与える。
このため、グラフィックス処理に求められる描画コマン
ド・データ送信の順番が守られる保証がなくなる。
【０００５】このような３つの問題は、バス調停に係わ
る従来の技術に起因する基本的な問題であり、グラフィ
ックス処理の高速化とインタフェースの簡素化のために
は、グラフィックス描画ＬＳＩと複数の座標変換演算Ｌ
ＳＩとを接続して用いる場合のバスマスタ制御の適切な
手段が求められていた。
る従来の技術に起因する基本的な問題であり、グラフィ
ックス処理の高速化とインタフェースの簡素化のために
は、グラフィックス描画ＬＳＩと複数の座標変換演算Ｌ
ＳＩとを接続して用いる場合のバスマスタ制御の適切な
手段が求められていた。
【０００６】
【発明が解決しようとする課題】本発明の課題は、スレ
ーブとして動作するグラフィックス描画ＬＳＩにマスタ
となる複数の座標変換演算ＬＳＩを一つのバスに接続し
てグラフィック処理システムを簡素化し、外部バスアー
ビタ回路を必要とせず、且つ、バスマスタの調停を行う
ことができるグラフィックス処理システム及びグラフィ
ックス処理方法を提供することにある。
ーブとして動作するグラフィックス描画ＬＳＩにマスタ
となる複数の座標変換演算ＬＳＩを一つのバスに接続し
てグラフィック処理システムを簡素化し、外部バスアー
ビタ回路を必要とせず、且つ、バスマスタの調停を行う
ことができるグラフィックス処理システム及びグラフィ
ックス処理方法を提供することにある。
【０００７】その課題を解決するための手段が、下記の
ように表現される。その表現中に現れる技術的事項に
は、括弧（）つきで、番号、記号等が添記されている。
その番号、記号等は、本発明の実施の複数・形態又は複
数の実施例のうちの少なくとも１つの実施の形態又は複
数の実施例を構成する技術的事項、特に、その実施の形
態又は実施例に対応する図面に表現されている技術的事
項に付せられている参照番号、参照記号等に一致してい
る。このような参照番号、参照記号は、請求項記載の技
術的事項と実施の形態又は実施例の技術的事項との対応
・橋渡しを明確にしている。このような対応・橋渡し
は、請求項記載の技術的事項が実施の形態又は実施例の
技術的事項に限定されて解釈されることを意味しない。
ように表現される。その表現中に現れる技術的事項に
は、括弧（）つきで、番号、記号等が添記されている。
その番号、記号等は、本発明の実施の複数・形態又は複
数の実施例のうちの少なくとも１つの実施の形態又は複
数の実施例を構成する技術的事項、特に、その実施の形
態又は実施例に対応する図面に表現されている技術的事
項に付せられている参照番号、参照記号等に一致してい
る。このような参照番号、参照記号は、請求項記載の技
術的事項と実施の形態又は実施例の技術的事項との対応
・橋渡しを明確にしている。このような対応・橋渡し
は、請求項記載の技術的事項が実施の形態又は実施例の
技術的事項に限定されて解釈されることを意味しない。
【０００８】
【課題を解決するための手段】本発明によるグラフィッ
クス処理システムは、１つのグラフィックス描画ＬＳＩ
（３）と、１つのグラフィックス描画ＬＳＩ（３）につ
いてそれぞれにグラフィックス描画ＬＳＩ（３）にバス
（２）を介して接続される複数の座標変換演算ＬＳＩ
（１−１，２）を含む座標変換演算ＬＳＩ群（１）と、
バスマスタ切替制御装置（１５−１，２）とからなり、
座標変換演算ＬＳＩ（１−１，２）はそれぞれにバス
（２）上でバスマスタとして動作し、グラフィックス描
画ＬＳＩ（３）はバス（２）上でバススレーブとして動
作し、グラフィックス描画の要求元から与えられるバス
マスタ切替コマンド（５）と座標変換演算用コマンド
（４）とが座標変換演算ＬＳＩ（１−１，２）にインプ
リメントされて、グラフィックス描画ＬＳＩ（３）に接
続される複数の座標変換演算ＬＳＩ（１−１，２）の内
の１つが選択される。
クス処理システムは、１つのグラフィックス描画ＬＳＩ
（３）と、１つのグラフィックス描画ＬＳＩ（３）につ
いてそれぞれにグラフィックス描画ＬＳＩ（３）にバス
（２）を介して接続される複数の座標変換演算ＬＳＩ
（１−１，２）を含む座標変換演算ＬＳＩ群（１）と、
バスマスタ切替制御装置（１５−１，２）とからなり、
座標変換演算ＬＳＩ（１−１，２）はそれぞれにバス
（２）上でバスマスタとして動作し、グラフィックス描
画ＬＳＩ（３）はバス（２）上でバススレーブとして動
作し、グラフィックス描画の要求元から与えられるバス
マスタ切替コマンド（５）と座標変換演算用コマンド
（４）とが座標変換演算ＬＳＩ（１−１，２）にインプ
リメントされて、グラフィックス描画ＬＳＩ（３）に接
続される複数の座標変換演算ＬＳＩ（１−１，２）の内
の１つが選択される。
【０００９】バスマスタ切替コマンド（５）と座標変換
演算用コマンド（４）とが対になってバスマスタである
座標変換演算ＬＳＩ群にインプリメントされ、座標変換
後の描画データの送り順序がバスマスタ切替制御装置
（１５−１，２）により調停されてグラフィックス描画
ＬＳＩ（３）に送信される。外部アービタＬＳＩを使用
しないで出力バスのアクセス権を最小限の制御信号線に
より制御し、バスマスタの切替を高速に調停することが
できる。
演算用コマンド（４）とが対になってバスマスタである
座標変換演算ＬＳＩ群にインプリメントされ、座標変換
後の描画データの送り順序がバスマスタ切替制御装置
（１５−１，２）により調停されてグラフィックス描画
ＬＳＩ（３）に送信される。外部アービタＬＳＩを使用
しないで出力バスのアクセス権を最小限の制御信号線に
より制御し、バスマスタの切替を高速に調停することが
できる。
【００１０】より具体的には、座標変換演算ＬＳＩ（１
−１，２）は、第１コマンドデコーダ（１１−１，２）
と、座標変換演算部（１２−１，２）と、第２コマンド
デコーダ（１３−１，２）と、バスマスタ切替制御部
（１６−ｓ）と、バスインタフェース部（１４−１，
２）とからなり、第１コマンドデコーダ（１１−１，
２）は、座標変換演算用コマンドとバスマスタ切替コマ
ンドとを受信して、座標変換演算部（１２−１，２）と
バスインタフェース部（１４−１，２）とに分配して送
信する機能を有し、座標変換演算部（１２−１，２）
は、座標変換演算用コマンドを用いてグラフィックス描
画ＬＳＩ（３）に対して描画コマンドを生成すると共に
バスマスタ切替コマンドをそのまま中継する機能を有
し、第２コマンドデコーダ（１３−１，２）は、座標変
換演算部（１２−１，２）において生成・受信された描
画コマンドとバスマスタ切替コマンドとを受信して、バ
スマスタ切替制御部（１６−ｓ）に対して座標変換演算
ＬＳＩ（１−１，２）に関するバスマスタ切替要求及び
切替先ＩＤ番号を送信し、バスインタフェース部（１４
−１，２）に対して描画コマンドを送信する機能を有
し、バスマスタ切換制御部（１５−１，２）は、受信し
たバスマスタ切替要求及び切替先ＩＤ番号に基づきバス
マスタ切替制御信号を出力して、座標変換演算ＬＳＩ
（１−１，２）間のアクセス権を制御するバスマスタ切
替制御を行う機能を有する。バスインタフェース部（１
４−１，２）は、アクセス権が自己に存しない場合には
描画コマンドを保持して待機し、アクセス権が自己に存
する場合には受信した描画コマンドをバス（２）に出力
する機能を有する。
−１，２）は、第１コマンドデコーダ（１１−１，２）
と、座標変換演算部（１２−１，２）と、第２コマンド
デコーダ（１３−１，２）と、バスマスタ切替制御部
（１６−ｓ）と、バスインタフェース部（１４−１，
２）とからなり、第１コマンドデコーダ（１１−１，
２）は、座標変換演算用コマンドとバスマスタ切替コマ
ンドとを受信して、座標変換演算部（１２−１，２）と
バスインタフェース部（１４−１，２）とに分配して送
信する機能を有し、座標変換演算部（１２−１，２）
は、座標変換演算用コマンドを用いてグラフィックス描
画ＬＳＩ（３）に対して描画コマンドを生成すると共に
バスマスタ切替コマンドをそのまま中継する機能を有
し、第２コマンドデコーダ（１３−１，２）は、座標変
換演算部（１２−１，２）において生成・受信された描
画コマンドとバスマスタ切替コマンドとを受信して、バ
スマスタ切替制御部（１６−ｓ）に対して座標変換演算
ＬＳＩ（１−１，２）に関するバスマスタ切替要求及び
切替先ＩＤ番号を送信し、バスインタフェース部（１４
−１，２）に対して描画コマンドを送信する機能を有
し、バスマスタ切換制御部（１５−１，２）は、受信し
たバスマスタ切替要求及び切替先ＩＤ番号に基づきバス
マスタ切替制御信号を出力して、座標変換演算ＬＳＩ
（１−１，２）間のアクセス権を制御するバスマスタ切
替制御を行う機能を有する。バスインタフェース部（１
４−１，２）は、アクセス権が自己に存しない場合には
描画コマンドを保持して待機し、アクセス権が自己に存
する場合には受信した描画コマンドをバス（２）に出力
する機能を有する。
【００１１】バスマスタ切替制御信号は、バスマスタ切
替指定信号（ＰＮＢ）とバス切替イネーブル信号（ＰＥ
Ｎ）とグラフィックス描画ＬＳＩのアクセス制御信号
（ＰＣＲ）とから形成され、座標変換演算ＬＳＩ（１−
１，２）は、更に、複数のバスマスタ切替制御部（１６
−ｓ）の間を接続する３つの制御線を備え、３つの制御
線は、バスマスタ切替指定信号（ＰＮＢ）とバス切替イ
ネーブル信号（ＰＥＮ）とアクセス制御信号（ＰＣＲ）
にそれぞれに対応する。
替指定信号（ＰＮＢ）とバス切替イネーブル信号（ＰＥ
Ｎ）とグラフィックス描画ＬＳＩのアクセス制御信号
（ＰＣＲ）とから形成され、座標変換演算ＬＳＩ（１−
１，２）は、更に、複数のバスマスタ切替制御部（１６
−ｓ）の間を接続する３つの制御線を備え、３つの制御
線は、バスマスタ切替指定信号（ＰＮＢ）とバス切替イ
ネーブル信号（ＰＥＮ）とアクセス制御信号（ＰＣＲ）
にそれぞれに対応する。
【００１２】座標変換演算ＬＳＩ（１−１，２）は、バ
スマスタ切替制御部（１６−ｓ）に割り振られる自己の
ＩＤ番号を保持する自己ＩＤレジスタ（１８）と、グラ
フィックス描画ＬＳＩ（３）を直接にアクセスする機能
を付与された座標変換演算ＬＳＩ（１−１，２）のＩＤ
番号である代表ＩＤ番号を保持する代表ＩＤレジスタ
（１９）と、現在バスマスタに指定された座標変換演算
ＬＳＩ（１−１，２）の現在ＩＤ番号を保持するプレゼ
ントバスマスタＩＤレジスタ（２１）と、１ステップ前
にバスマスタに前回に指定された座標変換演算ＬＳＩ
（１−１，２）の前回ＩＤ番号を保持するプリビアスバ
スマスタＩＤレジスタ（２２）とを備え、４種のＩＤ番
号の設定と保持、バスマスタ切替制御時のＩＤ番号の参
照と変更とが実行される。
スマスタ切替制御部（１６−ｓ）に割り振られる自己の
ＩＤ番号を保持する自己ＩＤレジスタ（１８）と、グラ
フィックス描画ＬＳＩ（３）を直接にアクセスする機能
を付与された座標変換演算ＬＳＩ（１−１，２）のＩＤ
番号である代表ＩＤ番号を保持する代表ＩＤレジスタ
（１９）と、現在バスマスタに指定された座標変換演算
ＬＳＩ（１−１，２）の現在ＩＤ番号を保持するプレゼ
ントバスマスタＩＤレジスタ（２１）と、１ステップ前
にバスマスタに前回に指定された座標変換演算ＬＳＩ
（１−１，２）の前回ＩＤ番号を保持するプリビアスバ
スマスタＩＤレジスタ（２２）とを備え、４種のＩＤ番
号の設定と保持、バスマスタ切替制御時のＩＤ番号の参
照と変更とが実行される。
【００１３】本発明によるグラフィックス処理方法は、
１つのグラフィックス描画ＬＳＩ（３）を複数の座標変
換演算ＬＳＩ（１−１，２）にバス（２）により接続す
ること、座標変換演算ＬＳＩ（１−１，２）をバス
（２）上でバスマスタとして動作させること、グラフィ
ックス描画ＬＳＩ（３）をバス（２）上でバスマスタと
して動作させること、バスマスタ切替コマンドと座標変
換演算用コマンドを座標変換演算ＬＳＩ（１−１，２）
にインプリメントすること、グラフィックス描画ＬＳＩ
（３）に複数の座標変換演算ＬＳＩ（１−１，２）から
選択される１つの座標変換演算ＬＳＩ（１−１，２）を
バスマスタ切替コマンドに基づいて時系列的に接続する
こととからなる。
１つのグラフィックス描画ＬＳＩ（３）を複数の座標変
換演算ＬＳＩ（１−１，２）にバス（２）により接続す
ること、座標変換演算ＬＳＩ（１−１，２）をバス
（２）上でバスマスタとして動作させること、グラフィ
ックス描画ＬＳＩ（３）をバス（２）上でバスマスタと
して動作させること、バスマスタ切替コマンドと座標変
換演算用コマンドを座標変換演算ＬＳＩ（１−１，２）
にインプリメントすること、グラフィックス描画ＬＳＩ
（３）に複数の座標変換演算ＬＳＩ（１−１，２）から
選択される１つの座標変換演算ＬＳＩ（１−１，２）を
バスマスタ切替コマンドに基づいて時系列的に接続する
こととからなる。
【００１４】その接続することは、バスマスタ切替コマ
ンドをバスマスタ切替指定信号（ＰＮＢ）に対応する第
１制御線（６）と、バス切替イネーブル信号（ＰＥＮ）
に対応する第２制御線（７）と、アクセス制御信号（Ｐ
ＣＲ）に対応する第３制御線（８）とにより形成するこ
と、バス切替イネーブル信号（ＰＥＮ）を第２制御線に
アサートしてバスマスタを切り替えること、バスマスタ
切替先番号と前記自己のＩＤ番号とが一致する座標変換
演算ＬＳＩ（１−１，２）に関してはイネーブル信号
（ＰＥＮ）をディアサートした後にバス（２）へのアク
セスを開始することとを備えている。
ンドをバスマスタ切替指定信号（ＰＮＢ）に対応する第
１制御線（６）と、バス切替イネーブル信号（ＰＥＮ）
に対応する第２制御線（７）と、アクセス制御信号（Ｐ
ＣＲ）に対応する第３制御線（８）とにより形成するこ
と、バス切替イネーブル信号（ＰＥＮ）を第２制御線に
アサートしてバスマスタを切り替えること、バスマスタ
切替先番号と前記自己のＩＤ番号とが一致する座標変換
演算ＬＳＩ（１−１，２）に関してはイネーブル信号
（ＰＥＮ）をディアサートした後にバス（２）へのアク
セスを開始することとを備えている。
【００１５】その接続することは、更に、複数の座標変
換演算ＬＳＩ（１−１，２）のそれぞれに固有のＩＤ番
号を割り振ること、ＩＤ番号のうちの特定の代表ＩＤ番
号を複数の座標変換演算ＬＳＩ（１−１，２）の１つに
指定すること、バスマスタとして動作している座標変換
演算ＬＳＩ（１−１，２）のアクセスを中断させるこ
と、代表ＩＤ番号を持つ座標変換演算ＬＳＩ（１−１，
２）のアクセスを完了させること、完了の後に中断の座
標変換演算ＬＳＩ（１−１，２）をバスマスタとして復
帰させることとを備えている。
換演算ＬＳＩ（１−１，２）のそれぞれに固有のＩＤ番
号を割り振ること、ＩＤ番号のうちの特定の代表ＩＤ番
号を複数の座標変換演算ＬＳＩ（１−１，２）の１つに
指定すること、バスマスタとして動作している座標変換
演算ＬＳＩ（１−１，２）のアクセスを中断させるこ
と、代表ＩＤ番号を持つ座標変換演算ＬＳＩ（１−１，
２）のアクセスを完了させること、完了の後に中断の座
標変換演算ＬＳＩ（１−１，２）をバスマスタとして復
帰させることとを備えている。
【００１６】
【発明の実施の形態】本発明によるグラフィックス処理
システムの実施の形態は、グラフィックス描画ＬＳＩが
座標変換演算ＬＳＩ群とともに設けられている。その座
標変換演算ＬＳＩ群１は、図１に示されるように、複数
の座標変換演算ＬＳＩ１−１，１−ｎ（図では、ｎ＝
１、座標変換演算ＬＳＩはＧＥ−ＬＳＩと表記）を備え
ている。複数の座標変換演算ＬＳＩ１−１，１−２のそ
れぞれは、バス２を介して１つのグラフィックス描画Ｌ
ＳＩ３（図では、ＲＥ−ＬＳＩ３と表記）にそれぞれに
接続している。バス２は、汎用バスである。
システムの実施の形態は、グラフィックス描画ＬＳＩが
座標変換演算ＬＳＩ群とともに設けられている。その座
標変換演算ＬＳＩ群１は、図１に示されるように、複数
の座標変換演算ＬＳＩ１−１，１−ｎ（図では、ｎ＝
１、座標変換演算ＬＳＩはＧＥ−ＬＳＩと表記）を備え
ている。複数の座標変換演算ＬＳＩ１−１，１−２のそ
れぞれは、バス２を介して１つのグラフィックス描画Ｌ
ＳＩ３（図では、ＲＥ−ＬＳＩ３と表記）にそれぞれに
接続している。バス２は、汎用バスである。
【００１７】座標変換演算ＬＳＩ１−１，１−２は、汎
用バス２のバス上でそれぞれにバスマスタとして動作す
る。グラフィックス描画ＬＳＩ３は、汎用バス２のバス
上でバススレーブとして動作する。このようにマスタ機
能を持つ座標変換演算ＬＳＩ１−１，１−２に、描画コ
マンド・データ４とバスマスタ切替コマンド５とがイン
プリメントされる。それぞれの座標変換演算ＬＳＩ１−
１，１−２には、それぞれに固有のＩＤ番号が割り振ら
れている。複数の座標変換演算ＬＳＩ１−１，１−２
は、バスマスタ切替制御線９により互いに接続されてい
る。バスマスタ切替制御線９は、第１制御線６と第２制
御線７と第３制御線８とから形成されている。第１制御
線６は、バスマスタ切替先指定信号ＰＮＢのバスライン
である。接続される座標変換演算ＬＳＩ１−１，１−２
の個数ＮがＮ≦２×（１０のｎ乗）の場合、バスマスタ
切替先指定信号ＰＮＢはｎビットの信号である。
用バス２のバス上でそれぞれにバスマスタとして動作す
る。グラフィックス描画ＬＳＩ３は、汎用バス２のバス
上でバススレーブとして動作する。このようにマスタ機
能を持つ座標変換演算ＬＳＩ１−１，１−２に、描画コ
マンド・データ４とバスマスタ切替コマンド５とがイン
プリメントされる。それぞれの座標変換演算ＬＳＩ１−
１，１−２には、それぞれに固有のＩＤ番号が割り振ら
れている。複数の座標変換演算ＬＳＩ１−１，１−２
は、バスマスタ切替制御線９により互いに接続されてい
る。バスマスタ切替制御線９は、第１制御線６と第２制
御線７と第３制御線８とから形成されている。第１制御
線６は、バスマスタ切替先指定信号ＰＮＢのバスライン
である。接続される座標変換演算ＬＳＩ１−１，１−２
の個数ＮがＮ≦２×（１０のｎ乗）の場合、バスマスタ
切替先指定信号ＰＮＢはｎビットの信号である。
【００１８】第２制御線７は、切替イネーブル信号ＰＥ
Ｎのバスラインである。第３制御線８は、ＲＥ−ＬＳＩ
アクセス制御信号ＰＣＲのラインである。これらの制御
線は、すべてＬＳＩパッケージの入出力ピンで取り出さ
れ、第２制御線７及び第３制御線８に対してはプルアッ
プで接続される。これらの制御線への出力信号は、バス
マスタ切替制御信号であり、座標変換演算ＬＳＩ１−
１，１−２の内部に装備される後述のバスマスタ切替制
御部によってそれぞれに生成される。
Ｎのバスラインである。第３制御線８は、ＲＥ−ＬＳＩ
アクセス制御信号ＰＣＲのラインである。これらの制御
線は、すべてＬＳＩパッケージの入出力ピンで取り出さ
れ、第２制御線７及び第３制御線８に対してはプルアッ
プで接続される。これらの制御線への出力信号は、バス
マスタ切替制御信号であり、座標変換演算ＬＳＩ１−
１，１−２の内部に装備される後述のバスマスタ切替制
御部によってそれぞれに生成される。
【００１９】座標変換演算ＬＳＩ１−１，１−２は、そ
れぞれに、第１コマンドデコーダ１１−１，１１−２を
備えている。ホスト（図示されず）から送信された描画
コマンド・データ４とバスマスタ切替コマンド５は、第
１コマンド・デコーダ１１−１，２で受信される。座標
変換演算ＬＳＩ１−１，１−２でバスマスタ切替コマン
ド５が検出されると、第１制御線６にはバスマスタ切替
先指定信号ＰＮＢとしてバス切替先番号が出力され、第
２制御線７には切替イネーブル信号ＰＥＮがアサートさ
れる。これらのことにより、バスマスタの切替が可能と
なり、図２に示されるように、切替イネーブル信号ＰＥ
Ｎがディアサートされた後に、バスマスタ切替先番号に
対応する座標変換演算ＬＳＩ１−１，１−２の汎用バス
２へのアクセスが開始される。
れぞれに、第１コマンドデコーダ１１−１，１１−２を
備えている。ホスト（図示されず）から送信された描画
コマンド・データ４とバスマスタ切替コマンド５は、第
１コマンド・デコーダ１１−１，２で受信される。座標
変換演算ＬＳＩ１−１，１−２でバスマスタ切替コマン
ド５が検出されると、第１制御線６にはバスマスタ切替
先指定信号ＰＮＢとしてバス切替先番号が出力され、第
２制御線７には切替イネーブル信号ＰＥＮがアサートさ
れる。これらのことにより、バスマスタの切替が可能と
なり、図２に示されるように、切替イネーブル信号ＰＥ
Ｎがディアサートされた後に、バスマスタ切替先番号に
対応する座標変換演算ＬＳＩ１−１，１−２の汎用バス
２へのアクセスが開始される。
【００２０】座標変換演算ＬＳＩ１−１，１−２は、そ
れぞれに、第１座標変換演算部１２−１，２を備えてい
る。第１コマンド・デコーダ１１−１，２は、第１座標
変換演算部１２−１，２にそれぞれに接続している。座
標変換演算ＬＳＩ１−１，１−２による演算を必要とし
ないコマンド・データ５がホストから第１コマンドデコ
ーダ１１−１，１１−２で受信された場合、コマンド・
データ４はグラフィックス描画ＬＳＩによって直接にリ
ード・ライトされる必要がある。その場合、座標変換演
算ＬＳＩ１−１，１−２が座標変換演算部１２−１，２
を介さずにグラフィックス描画ＬＳＩを直接にアクセス
する必要がある。複数の座標変換演算ＬＳＩ１−１，１
−２には、ＩＤ番号がそれぞれに設定される。複数のＩ
Ｄ番号のうちの１つが、あらかじめ特定の代表番号（以
下、この番号を代表ＩＤ番号と呼ぶ）に指定される。
れぞれに、第１座標変換演算部１２−１，２を備えてい
る。第１コマンド・デコーダ１１−１，２は、第１座標
変換演算部１２−１，２にそれぞれに接続している。座
標変換演算ＬＳＩ１−１，１−２による演算を必要とし
ないコマンド・データ５がホストから第１コマンドデコ
ーダ１１−１，１１−２で受信された場合、コマンド・
データ４はグラフィックス描画ＬＳＩによって直接にリ
ード・ライトされる必要がある。その場合、座標変換演
算ＬＳＩ１−１，１−２が座標変換演算部１２−１，２
を介さずにグラフィックス描画ＬＳＩを直接にアクセス
する必要がある。複数の座標変換演算ＬＳＩ１−１，１
−２には、ＩＤ番号がそれぞれに設定される。複数のＩ
Ｄ番号のうちの１つが、あらかじめ特定の代表番号（以
下、この番号を代表ＩＤ番号と呼ぶ）に指定される。
【００２１】ホストからグラフィックス描画ＬＳＩ３に
対して直接アクセスが要求されると、図３に示されるよ
うに、ＲＥ−ＬＳＩアクセス制御信号ＰＣＲ（第３制御
線８に対応）がアサートされ、バスマスタ動作中の座標
変換演算ＬＳＩ１−２はアクセスを中断すると共に、バ
スマスタを代表ＩＤ番号の座標変換演算ＬＳＩ１−１に
切り替え、バスマスタ切替直前のバスマスタのＩＤ番号
がレジスタ（図示されず）に記録される。ホストからの
直接アクセスが終了すると、直前にバスマスタであった
座標変換演算ＬＳＩ１−２のＩＤ番号がそのレジスタか
ら読み取られ、中断前のアクセスが再開される。
対して直接アクセスが要求されると、図３に示されるよ
うに、ＲＥ−ＬＳＩアクセス制御信号ＰＣＲ（第３制御
線８に対応）がアサートされ、バスマスタ動作中の座標
変換演算ＬＳＩ１−２はアクセスを中断すると共に、バ
スマスタを代表ＩＤ番号の座標変換演算ＬＳＩ１−１に
切り替え、バスマスタ切替直前のバスマスタのＩＤ番号
がレジスタ（図示されず）に記録される。ホストからの
直接アクセスが終了すると、直前にバスマスタであった
座標変換演算ＬＳＩ１−２のＩＤ番号がそのレジスタか
ら読み取られ、中断前のアクセスが再開される。
【００２２】３次元グラフィックス表示に必要なデータ
は、描画コマンド・データ４の座標変換演算により得ら
れる演算結果としての描画コマンド・データが、グラフ
ィックス描画ＬＳＩ３に対して出力される。それぞれの
座標変換演算ＬＳＩ１−１，１−２では、描画オブジェ
クト別のようなデータ別に振り分けられた処理内容が並
列的に演算処理される。一般的なシステム形態では、接
続される座標変換演算ＬＳＩ１−１，１−２の個数がｎ
であれば、それぞれのＩＤ番号として０からｎ−１の数
値が割り当てられる。記述の簡便さのため、ｎ＝１とさ
れる。
は、描画コマンド・データ４の座標変換演算により得ら
れる演算結果としての描画コマンド・データが、グラフ
ィックス描画ＬＳＩ３に対して出力される。それぞれの
座標変換演算ＬＳＩ１−１，１−２では、描画オブジェ
クト別のようなデータ別に振り分けられた処理内容が並
列的に演算処理される。一般的なシステム形態では、接
続される座標変換演算ＬＳＩ１−１，１−２の個数がｎ
であれば、それぞれのＩＤ番号として０からｎ−１の数
値が割り当てられる。記述の簡便さのため、ｎ＝１とさ
れる。
【００２３】グラフィックス描画ＬＳＩに対して直接ア
クセスするために使用する座標変換演算ＬＳＩ１−１，
１−２のＩＤ番号のうちで、代表ＩＤ番号は０である。
それ以外の座標変換演算ＬＳＩ１−２（非代表ＬＳＩ）
のＩＤ番号は１とされる。非代表ＬＳＩ１−２は座標演
算に必要な描画コマンド・データ４及びバスマスタ切替
コマンド５をホストから受け取り、代表ＬＳＩ１−１は
グラフィックス描画ＬＳＩ３に対する描画コマンド・デ
ータを受け取る。第１コマンドデコーダ１１−１，２は
これらの描画コマンド・データの中から自分に割り当て
られた描画コマンド・データを選択する。
クセスするために使用する座標変換演算ＬＳＩ１−１，
１−２のＩＤ番号のうちで、代表ＩＤ番号は０である。
それ以外の座標変換演算ＬＳＩ１−２（非代表ＬＳＩ）
のＩＤ番号は１とされる。非代表ＬＳＩ１−２は座標演
算に必要な描画コマンド・データ４及びバスマスタ切替
コマンド５をホストから受け取り、代表ＬＳＩ１−１は
グラフィックス描画ＬＳＩ３に対する描画コマンド・デ
ータを受け取る。第１コマンドデコーダ１１−１，２は
これらの描画コマンド・データの中から自分に割り当て
られた描画コマンド・データを選択する。
【００２４】バスマスタ切替コマンド５には、バスマス
タ切替先の座標変換演算ＬＳＩ１−１，１−２のＩＤ番
号が設定されている。座標変換演算用描画コマンド・デ
ータ４及びバスマスタ切替コマンド５は、第１コマンド
デコーダ１１−１，２から座標変換演算部１２−１，２
に渡される。座標変換演算部１２−１，２では、ホスト
からの座標変換演算用コマンド・データ４を用いて座標
変換演算を行い、グラフィックス描画ＬＳＩ３への描画
コマンドを生成し、バスマスタ切替コマンド５と共に第
２コマンドデコーダ１３−１，２に出力する。この時、
座標演算結果によって得られる演算後描画コマンド４’
とバスマスタ切替コマンド５は、入力された座標変換演
算用コマンド・データとバスマスタ切替コマンドの時系
列と一致するようなタイミングを維持して第２コマンド
デコーダ１３−１，２に渡される。
タ切替先の座標変換演算ＬＳＩ１−１，１−２のＩＤ番
号が設定されている。座標変換演算用描画コマンド・デ
ータ４及びバスマスタ切替コマンド５は、第１コマンド
デコーダ１１−１，２から座標変換演算部１２−１，２
に渡される。座標変換演算部１２−１，２では、ホスト
からの座標変換演算用コマンド・データ４を用いて座標
変換演算を行い、グラフィックス描画ＬＳＩ３への描画
コマンドを生成し、バスマスタ切替コマンド５と共に第
２コマンドデコーダ１３−１，２に出力する。この時、
座標演算結果によって得られる演算後描画コマンド４’
とバスマスタ切替コマンド５は、入力された座標変換演
算用コマンド・データとバスマスタ切替コマンドの時系
列と一致するようなタイミングを維持して第２コマンド
デコーダ１３−１，２に渡される。
【００２５】第２コマンドデコーダ１３−１，２への入
力がグラフィックス描画ＬＳＩへの直接的な描画コマン
ドの場合、その描画コマンドはバスインターフェース部
１４−１，２に直接出力される。第２コマンドデコーダ
１３−１，２への入力がバスマスタ切替コマンド５の場
合は、バスマスタ切替制御部１５−１，２から切替先Ｉ
Ｄ番号と切替要求が出力される。バスインターフェース
部１４−１，２は、これがバスのアクセス権を獲得して
いる場合は、受け取った描画コマンドを出力し、他のＬ
ＳＩがアクセス権を持つ場合は自分にアクセス権が来る
まで待機する。
力がグラフィックス描画ＬＳＩへの直接的な描画コマン
ドの場合、その描画コマンドはバスインターフェース部
１４−１，２に直接出力される。第２コマンドデコーダ
１３−１，２への入力がバスマスタ切替コマンド５の場
合は、バスマスタ切替制御部１５−１，２から切替先Ｉ
Ｄ番号と切替要求が出力される。バスインターフェース
部１４−１，２は、これがバスのアクセス権を獲得して
いる場合は、受け取った描画コマンドを出力し、他のＬ
ＳＩがアクセス権を持つ場合は自分にアクセス権が来る
まで待機する。
【００２６】バスマスタ切替制御部１５−１，２は、自
分にアクセス権がある場合、コマンドで指定されたＩＤ
番号をバスマスタ切替先制御線ＰＮＢ６に乗せ、バスマ
スタ切替コマンドの直前の描画コマンドを出力した後に
バスマスタ切替イネーブル信号ＰＥＮ７をアサートし、
描画コマンドがグラフィックス描画ＬＳＩに引き取られ
た後にディアサートする。
分にアクセス権がある場合、コマンドで指定されたＩＤ
番号をバスマスタ切替先制御線ＰＮＢ６に乗せ、バスマ
スタ切替コマンドの直前の描画コマンドを出力した後に
バスマスタ切替イネーブル信号ＰＥＮ７をアサートし、
描画コマンドがグラフィックス描画ＬＳＩに引き取られ
た後にディアサートする。
【００２７】座標変換演算部１２−１，２を通さずに、
第１コマンドデコーダ１１−１，２からバスインターフ
ェース部１４−１，２を通して直接にグラフィックス描
画ＬＳＩ３をアクセスする座標変換演算ＬＳＩ１−１
は、ただ１つ、具体的には自己ＩＤ番号が代表ＩＤレジ
スタに設定された代表ＩＤ番号と一致する座標変換演算
ＬＳＩ１−１（既述の設定ではＩＤ番号が０）が指定さ
れる。ＩＤ番号０の座標変換演算ＬＳＩ１−１は、ホス
トからグラフィックス描画ＬＳＩ３へのアクセス要求が
くると、現在、座標変換演算ＬＳＩ１−２がバスマスタ
として動作中である場合は、グラフィックス描画ＬＳＩ
へのアクセスを開始し、そうでない場合はＲＥ−ＬＳＩ
アクセス制御信号ＰＣＲ（第３制御線８に対応）をアサ
ートする。
第１コマンドデコーダ１１−１，２からバスインターフ
ェース部１４−１，２を通して直接にグラフィックス描
画ＬＳＩ３をアクセスする座標変換演算ＬＳＩ１−１
は、ただ１つ、具体的には自己ＩＤ番号が代表ＩＤレジ
スタに設定された代表ＩＤ番号と一致する座標変換演算
ＬＳＩ１−１（既述の設定ではＩＤ番号が０）が指定さ
れる。ＩＤ番号０の座標変換演算ＬＳＩ１−１は、ホス
トからグラフィックス描画ＬＳＩ３へのアクセス要求が
くると、現在、座標変換演算ＬＳＩ１−２がバスマスタ
として動作中である場合は、グラフィックス描画ＬＳＩ
へのアクセスを開始し、そうでない場合はＲＥ−ＬＳＩ
アクセス制御信号ＰＣＲ（第３制御線８に対応）をアサ
ートする。
【００２８】ＲＥ−ＬＳＩアクセス制御信号ＰＣＲがア
サートされた時、バスマスタ動作中の座標変換演算ＬＳ
Ｉ１−２は、バスマスタ切替制御線ＰＮＢ（第１制御線
６に対応）及び切替イネーブル信号ＰＥＮ（第２制御線
７に対応）を使用して、バスマスタが自分に切り替わる
まで待機する。バスマスタに切り替わった後、グラフィ
ックス描画ＬＳＩ３への直接アクセスが終了すると、グ
ラフィックス描画ＬＳＩ３への直接アクセスを行った代
表ＬＳＩ１２−１は、再びバスマスタ切替制御線を使用
して、バスマスタを元の座標変換演算ＬＳＩ１−２に切
り替える。
サートされた時、バスマスタ動作中の座標変換演算ＬＳ
Ｉ１−２は、バスマスタ切替制御線ＰＮＢ（第１制御線
６に対応）及び切替イネーブル信号ＰＥＮ（第２制御線
７に対応）を使用して、バスマスタが自分に切り替わる
まで待機する。バスマスタに切り替わった後、グラフィ
ックス描画ＬＳＩ３への直接アクセスが終了すると、グ
ラフィックス描画ＬＳＩ３への直接アクセスを行った代
表ＬＳＩ１２−１は、再びバスマスタ切替制御線を使用
して、バスマスタを元の座標変換演算ＬＳＩ１−２に切
り替える。
【００２９】一般に、座標変換演算ＬＳＩ１−ｓは、更
に、図４に示されるように、バスマスタ切替制御装置１
５−ｓを備えている。第２コマンドデコーダ１３−ｓ
は、バスマスタ切替制御部１５−ｓに接続している。バ
スマスタ切替制御装置１５−ｓは、バスマスタ切替制御
部１６−ｓと、レジスタ群１７−ｓとから形成されてい
る。
に、図４に示されるように、バスマスタ切替制御装置１
５−ｓを備えている。第２コマンドデコーダ１３−ｓ
は、バスマスタ切替制御部１５−ｓに接続している。バ
スマスタ切替制御装置１５−ｓは、バスマスタ切替制御
部１６−ｓと、レジスタ群１７−ｓとから形成されてい
る。
【００３０】バスマスタ切替制御部１６−ｓは、レジス
タ群１７−ｓに接続している。レジスタ群１７−ｓは、
予めそれぞれの座標変換演算ＬＳＩ１−ｓに関して割り
当てられている固有のＩＤ番号を保持する自己ＩＤレジ
スタ１８と、グラフィックス描画ＬＳＩへの直接アクセ
スを行う代表ＩＤ番号を保持する代表ＩＤレジスタ１９
と、現在バスマスタとなっている座標変換演算ＬＳＩ１
−１のＩＤ番号を保持するプレゼント・バスマスタＩＤ
レジスタ２１と、１つ前のバスマスタのＩＤ番号を保持
するプリビアス・バスマスタＩＤレジスタ２２とから形
成されている。第１コマンドデコーダ１１−ｓでバスマ
スタ切替コマンドが検出されると、バスマスタ切替制御
信号ＰＮＢ及びバスマスタ切替イネーブル信号ＰＥＮを
使用して、バスマスタが切り替えられる。
タ群１７−ｓに接続している。レジスタ群１７−ｓは、
予めそれぞれの座標変換演算ＬＳＩ１−ｓに関して割り
当てられている固有のＩＤ番号を保持する自己ＩＤレジ
スタ１８と、グラフィックス描画ＬＳＩへの直接アクセ
スを行う代表ＩＤ番号を保持する代表ＩＤレジスタ１９
と、現在バスマスタとなっている座標変換演算ＬＳＩ１
−１のＩＤ番号を保持するプレゼント・バスマスタＩＤ
レジスタ２１と、１つ前のバスマスタのＩＤ番号を保持
するプリビアス・バスマスタＩＤレジスタ２２とから形
成されている。第１コマンドデコーダ１１−ｓでバスマ
スタ切替コマンドが検出されると、バスマスタ切替制御
信号ＰＮＢ及びバスマスタ切替イネーブル信号ＰＥＮを
使用して、バスマスタが切り替えられる。
【００３１】図５は、グラフィックス描画ＬＳＩ３を用
いた場合のバスマスタ切替タイミングを示し、特に、バ
ス２上のデータとバスマスタ切替制御信号のタイミング
を示している。バスマスタ切替コマンドが検出される
と、図４に示される自己ＩＤレジスタ１９とプレゼント
バスマスタＩＤレジスタ２１との値が一致する場合は、
コマンドに示される切替先座標変換演算ＬＳＩ１−１，
２のＩＤ番号をバスマスタ切替制御信号ＰＮＢに出力
し、バス３上に最終データが出るとバス切替イネーブル
信号ＰＥＮをアサートする。ＰＥＮ信号は、ＰＣＩバス
上でリトライやディスコネクトされた場合でも、最終デ
ータがグラフィックス描画ＬＳＩ３に引き取られるまで
アサートし続ける。ただし、アボート処理の場合はトラ
ンザクションが終了したものとしてディアサートする。
いた場合のバスマスタ切替タイミングを示し、特に、バ
ス２上のデータとバスマスタ切替制御信号のタイミング
を示している。バスマスタ切替コマンドが検出される
と、図４に示される自己ＩＤレジスタ１９とプレゼント
バスマスタＩＤレジスタ２１との値が一致する場合は、
コマンドに示される切替先座標変換演算ＬＳＩ１−１，
２のＩＤ番号をバスマスタ切替制御信号ＰＮＢに出力
し、バス３上に最終データが出るとバス切替イネーブル
信号ＰＥＮをアサートする。ＰＥＮ信号は、ＰＣＩバス
上でリトライやディスコネクトされた場合でも、最終デ
ータがグラフィックス描画ＬＳＩ３に引き取られるまで
アサートし続ける。ただし、アボート処理の場合はトラ
ンザクションが終了したものとしてディアサートする。
【００３２】自己がバスマスタでない場合は、グラフィ
ックス描画ＬＳＩ３の信号はドライブせず、ＰＮＢ信号
の切替先ＩＤ番号と自己ＩＤ番号レジスタの値とが一致
し、ＰＥＮ信号がアサートからディアサートに変化する
タイミングでグラフィックス描画ＬＳＩ３をドライブす
る。また、すべての座標変換演算ＬＳＩ１−１，２はＰ
ＥＮ信号がアサートからディアサート状態に変化すると
き、プレゼントバスマスタＩＤレジスタ２１を切替先Ｉ
Ｄ番号としてＰＮＢに出力されている値に更新し、プレ
ゼントバスマスタＩＤレジスタ２１の値をプリビアスバ
スマスタＩＤレジスタ２２にコピーする。
ックス描画ＬＳＩ３の信号はドライブせず、ＰＮＢ信号
の切替先ＩＤ番号と自己ＩＤ番号レジスタの値とが一致
し、ＰＥＮ信号がアサートからディアサートに変化する
タイミングでグラフィックス描画ＬＳＩ３をドライブす
る。また、すべての座標変換演算ＬＳＩ１−１，２はＰ
ＥＮ信号がアサートからディアサート状態に変化すると
き、プレゼントバスマスタＩＤレジスタ２１を切替先Ｉ
Ｄ番号としてＰＮＢに出力されている値に更新し、プレ
ゼントバスマスタＩＤレジスタ２１の値をプリビアスバ
スマスタＩＤレジスタ２２にコピーする。
【００３３】図７は、コマンドデコーダでのコマンド・
データの入力からバスマスタ切替までの通常制御プロセ
スを示している。コマンド・データが入力され（ステッ
プＳ１）、これがバス切替コマンドでない場合は入力し
たコマンド・データをバスインタフェースに渡して（ス
テップＳ２）ステップ１に戻り、それがバス切替コマン
ドであり（ステップＳ３）、且つ、自己が現在のバスマ
スタでない場合（ステップＳ４）、自己がバスマスタに
なるまで待機する（ステップＳ６）。自己がバスマスタ
になれば（ステップＳ４）、バス切替先ＩＤ番号を出力
し（ステップＳ５）、最終データが出力されず、且つ、
アクセスが終了していない場合（ステップＳ７）待機す
る（ステップＳ８）。最終データが出力されたか、又
は、アクセスが終了した場合、ＲＥ−ＬＳＩアクセス制
御信号がアサートされていない場合には（ステップＳ
９）、バス切替イネーブル信号をアサートする（ステッ
プＳ１０）。そうでない場合は代表ＬＳＩへの一時切替
処理ルーチン（図８で後述）に進む（ステップＳ１
１）。バス切替イネーブル信号をアサートして（ステッ
プＳ１０）、アクセスが終了した場合（ステップＳ１
２）、バス切替信号を一定期間ディアサートし、且つ、
切替先ＬＳＩのＩＤ番号をレジスタに保持して全処理を
完了し（ステップＳ１３）、そうでない場合は待機する
（ステップＳ１４）。
データの入力からバスマスタ切替までの通常制御プロセ
スを示している。コマンド・データが入力され（ステッ
プＳ１）、これがバス切替コマンドでない場合は入力し
たコマンド・データをバスインタフェースに渡して（ス
テップＳ２）ステップ１に戻り、それがバス切替コマン
ドであり（ステップＳ３）、且つ、自己が現在のバスマ
スタでない場合（ステップＳ４）、自己がバスマスタに
なるまで待機する（ステップＳ６）。自己がバスマスタ
になれば（ステップＳ４）、バス切替先ＩＤ番号を出力
し（ステップＳ５）、最終データが出力されず、且つ、
アクセスが終了していない場合（ステップＳ７）待機す
る（ステップＳ８）。最終データが出力されたか、又
は、アクセスが終了した場合、ＲＥ−ＬＳＩアクセス制
御信号がアサートされていない場合には（ステップＳ
９）、バス切替イネーブル信号をアサートする（ステッ
プＳ１０）。そうでない場合は代表ＬＳＩへの一時切替
処理ルーチン（図８で後述）に進む（ステップＳ１
１）。バス切替イネーブル信号をアサートして（ステッ
プＳ１０）、アクセスが終了した場合（ステップＳ１
２）、バス切替信号を一定期間ディアサートし、且つ、
切替先ＬＳＩのＩＤ番号をレジスタに保持して全処理を
完了し（ステップＳ１３）、そうでない場合は待機する
（ステップＳ１４）。
【００３４】図６は、グラフィックス描画ＬＳＩ３への
直接アクセスの場合の信号制御タイミングを示してい
る。第１コマンドデコーダ１１−ｓがグラフィックス描
画ＬＳＩへの直接アクセス要求を検出すると、バスマス
タ切替制御部１２−ｓは代表ＩＤレジスタ１９とプレゼ
ントバスマスタＩＤレジスタ２１とを比較し、両者が一
致していない場合にＲＥ−ＬＳＩアクセス制御信号ＰＣ
Ｒをアサートする。これに対して、バスマスタ動作中の
座標変換演算ＬＳＩ１−２はアクセスを中断し、ＰＮＢ
信号及びＰＥＮ信号を使用してバスマスタを代表ＬＳＩ
１−１に切り替える。代表ＬＳＩ１−１は、ＰＥＮ信号
がアサートされた時点で、ＰＣＲ信号をディアサート
し、バスマスタの権利を得るまで待機する。バスマスタ
となり、所定のアクセスを終了するとき、プリビアスバ
スマスタＩＤレジスタ２２に保持されているＩＤ番号の
座標変換演算ＬＳＩ１−２に切り替えて元の座標変換演
算ＬＳＩ１−２のアクセスに復帰する。
直接アクセスの場合の信号制御タイミングを示してい
る。第１コマンドデコーダ１１−ｓがグラフィックス描
画ＬＳＩへの直接アクセス要求を検出すると、バスマス
タ切替制御部１２−ｓは代表ＩＤレジスタ１９とプレゼ
ントバスマスタＩＤレジスタ２１とを比較し、両者が一
致していない場合にＲＥ−ＬＳＩアクセス制御信号ＰＣ
Ｒをアサートする。これに対して、バスマスタ動作中の
座標変換演算ＬＳＩ１−２はアクセスを中断し、ＰＮＢ
信号及びＰＥＮ信号を使用してバスマスタを代表ＬＳＩ
１−１に切り替える。代表ＬＳＩ１−１は、ＰＥＮ信号
がアサートされた時点で、ＰＣＲ信号をディアサート
し、バスマスタの権利を得るまで待機する。バスマスタ
となり、所定のアクセスを終了するとき、プリビアスバ
スマスタＩＤレジスタ２２に保持されているＩＤ番号の
座標変換演算ＬＳＩ１−２に切り替えて元の座標変換演
算ＬＳＩ１−２のアクセスに復帰する。
【００３５】図８は、コマンドデコーダ１１−ｓでグラ
フィックス描画ＬＳＩ３の直接アクセス要求におけるバ
スマスタ一時切替の制御プロセスを示している。このプ
ロセスは、グラフィックス描画ＬＳＩ３への直接アクセ
ス要求によって開始される（ステップＳ２１）。自己が
バスマスタでなく（ステップＳ２２）、バス切替イネー
ブル信号ＰＥＮがアサートされていない場合（ステップ
Ｓ２３）、ＲＥ−ＬＳＩアクセス制御信号ＰＣＲをアサ
ートし（ステップＳ２４）、そうでない場合は待機する
（ステップＳ２５）。ＰＥＮとＰＣＲとが同時にアサー
トされた状態では（ステップＳ２６）、更に、バスマス
タ切替先が自己である場合（ステップＳ２７）、ＰＣＲ
信号をディアサートして（ステップＳ２８）、直接アク
セスが実行される（ステップＳ２９）。バスマスタ切替
先が自己でない場合（ステップＳ２７）、切替先が自己
となるまで待機して、ＰＣＲ信号をディアサートし、バ
スマスタ切替直前のプレゼントバスマスタＩＤ番号を保
持すると共に（ステップＳ３１）、グラフィックス描画
ＬＳＩへの直接アクセスの終了時のバスマスタ切替を行
い（ステップＳ３２）、この制御プロセスを終了する。
ステップ２９では、グラフィックス描画ＬＳＩ３への直
接アクセスを行い、この制御プロセスを終了する。
フィックス描画ＬＳＩ３の直接アクセス要求におけるバ
スマスタ一時切替の制御プロセスを示している。このプ
ロセスは、グラフィックス描画ＬＳＩ３への直接アクセ
ス要求によって開始される（ステップＳ２１）。自己が
バスマスタでなく（ステップＳ２２）、バス切替イネー
ブル信号ＰＥＮがアサートされていない場合（ステップ
Ｓ２３）、ＲＥ−ＬＳＩアクセス制御信号ＰＣＲをアサ
ートし（ステップＳ２４）、そうでない場合は待機する
（ステップＳ２５）。ＰＥＮとＰＣＲとが同時にアサー
トされた状態では（ステップＳ２６）、更に、バスマス
タ切替先が自己である場合（ステップＳ２７）、ＰＣＲ
信号をディアサートして（ステップＳ２８）、直接アク
セスが実行される（ステップＳ２９）。バスマスタ切替
先が自己でない場合（ステップＳ２７）、切替先が自己
となるまで待機して、ＰＣＲ信号をディアサートし、バ
スマスタ切替直前のプレゼントバスマスタＩＤ番号を保
持すると共に（ステップＳ３１）、グラフィックス描画
ＬＳＩへの直接アクセスの終了時のバスマスタ切替を行
い（ステップＳ３２）、この制御プロセスを終了する。
ステップ２９では、グラフィックス描画ＬＳＩ３への直
接アクセスを行い、この制御プロセスを終了する。
【００３６】既述の実施の形態では、２つの座標変換演
算を並列して実行する場合について記述されているが、
その個数に制限はない。接続最大数が２のｎ乗以下であ
れば、ｎビットの切替先制御信号ＰＮＢを用意すればよ
い。また、接続バスは、ＰＣＩバスにより接続について
記述されているが、他の種類のバスを使用することがで
きる。座標変換演算結果のデータライトのみの機能を持
つ単純なバスに接続する場合には、ＲＥ−ＬＳＩアクセ
ス制御信号ＰＣＲを省略することが可能である。
算を並列して実行する場合について記述されているが、
その個数に制限はない。接続最大数が２のｎ乗以下であ
れば、ｎビットの切替先制御信号ＰＮＢを用意すればよ
い。また、接続バスは、ＰＣＩバスにより接続について
記述されているが、他の種類のバスを使用することがで
きる。座標変換演算結果のデータライトのみの機能を持
つ単純なバスに接続する場合には、ＲＥ−ＬＳＩアクセ
ス制御信号ＰＣＲを省略することが可能である。
【００３７】ホストから与えられたコマンド・データの
時系列を乱すことなく、これらを下流のＬＳＩに送るこ
とが可能である。グラフィックス描画では、描画コマン
ドを送る順番が異なると、まったく違った画像を描画す
ることがあるため、意図された順番に従って描画コマン
ドを実行する必要がある。実施の形態に示されるよう
に、与えられたコマンドの順番にバスマスタの切替が可
能であるから、描画コマンドを意図した順序で出力する
ことができ、バスマスタとなるＬＳＩを複数個接続する
際に、バスアービタとして付加的な外部回路を用意する
必要がなく、座標変換演算ＬＳＩにバスアービトレーシ
ョン機能を果たす回路を内蔵しているため、ボード上の
部品点数を削減することができる。バスアービトレーシ
ョンを従来のリクエスト／グラント方式よりも少ない数
の制御信号線によって実現することができる。出力バス
のアクセス権を最小限の制御信号により制御することが
でき、外部アービタＬＳＩを必要としない。
時系列を乱すことなく、これらを下流のＬＳＩに送るこ
とが可能である。グラフィックス描画では、描画コマン
ドを送る順番が異なると、まったく違った画像を描画す
ることがあるため、意図された順番に従って描画コマン
ドを実行する必要がある。実施の形態に示されるよう
に、与えられたコマンドの順番にバスマスタの切替が可
能であるから、描画コマンドを意図した順序で出力する
ことができ、バスマスタとなるＬＳＩを複数個接続する
際に、バスアービタとして付加的な外部回路を用意する
必要がなく、座標変換演算ＬＳＩにバスアービトレーシ
ョン機能を果たす回路を内蔵しているため、ボード上の
部品点数を削減することができる。バスアービトレーシ
ョンを従来のリクエスト／グラント方式よりも少ない数
の制御信号線によって実現することができる。出力バス
のアクセス権を最小限の制御信号により制御することが
でき、外部アービタＬＳＩを必要としない。
【００３８】
【発明の効果】本発明によるグラフィックス処理システ
ム及びグラフィックス処理方法は、ホストから与えられ
たコマンド・データの時系列を乱すことなく、グラフィ
ックス描画データを演算しながら描画部に滞りなく効率
的に送信することができる。
ム及びグラフィックス処理方法は、ホストから与えられ
たコマンド・データの時系列を乱すことなく、グラフィ
ックス描画データを演算しながら描画部に滞りなく効率
的に送信することができる。
【図１】図１は、本発明による名称の実施の形態を示す
回路ブロック図である。
回路ブロック図である。
【図２】図２は、座標変換演算ＬＳＩのバスラインの切
り替えを示すタイミング・チャートである。
り替えを示すタイミング・チャートである。
【図３】図３は、座標変換演算ＬＳＩのバスラインの他
の切り替えを示すタイミング・チャートである。
の切り替えを示すタイミング・チャートである。
【図４】図４は、本発明による名称の実施の形態を更に
詳しく示す回路ブロック図である。
詳しく示す回路ブロック図である。
【図５】図５は、座標変換演算ＬＳＩのバスラインの更
に他の切り替えを示すタイミング・チャートである。
に他の切り替えを示すタイミング・チャートである。
【図６】図６は、座標変換演算ＬＳＩのバスラインの更
に他の切り替えを示すタイミング・チャートである。
に他の切り替えを示すタイミング・チャートである。
【図７】図７は、本発明によるグラフィックス処理方法
の実施の形態を更に詳しく示す動作フロー図である。
の実施の形態を更に詳しく示す動作フロー図である。
【図８】図８は、本発明によるグラフィックス処理方法
の実施の他の形態を示す動作フロー図である。
の実施の他の形態を示す動作フロー図である。
１…座標変換演算ＬＳＩ群
１−１，２…座標変換演算ＬＳＩ
２…バス
３…グラフィックス描画ＬＳＩ
４…座標変換演算用コマンド
５…バスマスタ切替コマンド
６…第１制御線
７…第２制御線
８…第３制御線
１１−１，２…第１コマンドデコーダ
１２−１，２…座標変換演算部
１３−１，２…第２コマンドデコーダ
１４−１，２…バスインタフェース部
１５−１，２…バスマスタ切替制御装置
１６−ｓ…バスマスタ切替制御部
１８…自己ＩＤレジスタ
１９…代表ＩＤレジスタ
２１…プレゼントバスマスタＩＤレジスタ
２２…プリビアスバスマスタＩＤレジスタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06T 17/40
G06T 1/20
G06T 15/00
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (5)
- 【請求項１】１つのグラフィックス描画ＬＳＩと、 前記１つのグラフィックス描画ＬＳＩについてそれぞれ
に前記グラフィックス描画ＬＳＩにバスを介して接続さ
れる複数の座標変換演算ＬＳＩを含む座標変換演算ＬＳ
Ｉ群とを具え、 前記座標変換演算ＬＳＩはそれぞれに前記バス上でバス
マスタとして動作し、前記グラフィックス描画ＬＳＩは
前記バス上でバススレーブとして動作し、 前記座標変換演算ＬＳＩは、 第１コマンドデコーダと、 座標変換演算部と、 第２コマンドデコーダと、 バスマスタ切替制御装置と、 バスインタフェース部とを備え、 前記第１コマンドデコーダは、前記座標変換演算用コマ
ンドと前記バスマスタ切替コマンドとを受信して、前記
座標変換演算用コマンドと前記バスマスタ切替コマンド
とを前記座標変換演算部と前記バスインタフェース部と
に分配して送信し、 前記座標変換演算部は、前記座標変換演算用コマンドを
用いて前記グラフィックス描画ＬＳＩに対して描画コマ
ンドを生成すると共に前記バスマスタ切替コマンドをそ
のまま中継する機能を有し、 前記第２コマンドデコーダは、前記座標変換演算部で生
成・受信された前記描画コマンドと前記バスマスタ切替
コマンドとを受信して、前記バスマスタ切替制御装置に
対して前記座標変換演算ＬＳＩに関するバスマスタ切替
要求及び切替先ＩＤ番号を送信し、前記バスインタフェ
ース部に対して前記描画コマンドを送信し、 前記バスマスタ切換制御装置は、受信した前記バスマス
タ切替要求及び前記切替先ＩＤ番号に基づきバスマスタ
切替制御信号を出力して、前記複数の座標変換演算ＬＳ
Ｉ間のアクセス権を制御するバスマスタ切替制御を行っ
て、前記バスインタフェースを前記グラフィックス描画
ＬＳＩに接続するグラフィックス処理システム。 - 【請求項２】請求項１において、 前記バスインタフェース部は、前記アクセス権が自己に
存しない場合には前記描画コマンドを保持して待機し、
前記アクセス権が自己に存する場合には受信した前記描
画コマンドを前記バスに出力する機能を有するグラフィ
ックス処理システム。 - 【請求項３】請求項１において、 前記バスマスタ切替制御信号は、バスマスタ切替指定信
号とバス切替イネーブル信号と前記グラフィックス描画
ＬＳＩのアクセス制御信号とから形成され、 前記座標変換演算ＬＳＩは、更に、 複数の前記バスマスタ切替制御部の間を接続する３つの
制御線を備え、 前記３つの制御線は、バスマスタ切替指定信号とバス切
替イネーブル信号とアクセス制御信号にそれぞれに対応
するグラフィックス処理システム。 - 【請求項４】請求項１において、 前記バスマスタ切換制御装置は、 バスマスタ切替制御部を備え、 前記座標変換演算ＬＳＩに割り振られる自己の前記ＩＤ
番号を保持する自己ＩＤレジスタと、 前記グラフィックス描画ＬＳＩに直接にアクセスする機
能を付与された前記座標変換演算ＬＳＩのＩＤ番号であ
る代表ＩＤ番号を保持する代表ＩＤレジスタと、 現在バスマスタに指定された前記座標変換演算ＬＳＩの
現在ＩＤ番号を保持するプレゼントバスマスタＩＤレジ
スタと、 １ステップ前にバスマスタに前回に指定された前記座標
変換演算ＬＳＩの前回ＩＤ番号を保持するプリビアスバ
スマスタＩＤレジスタとを備え、 前記バスマスタ切換制御装置は、４種の前記ＩＤ番号を
参照して前記バスマスタ切替制御を実行するグラフィッ
クス処理システム。 - 【請求項５】１つのグラフィックス描画ＬＳＩを複数の
座標変換演算ＬＳＩにバスにより接続すること、 前記座標変換演算ＬＳＩを前記バス上でバスマスタとし
て動作させること、 前記グラフィックス描画ＬＳＩを前記バス上でバススレ
ーブとして動作させること、 座標変換演算用コマンドとバスマスタ切替コマンドとを
前記座標変換演算ＬＳＩに送信することとを具え、 前記座標変換演算ＬＳＩは、前記座標変換演算用コマン
ドを用いて前記グラフィックス描画ＬＳＩに対して描画
コマンドを生成し、前記バスマスタ切替コマンドを受信
して、バスマスタ切替信号と切替先ＩＤ番号を生成し、
前記バスマスタ切替信号と前記切替先ＩＤ番号に基づい
て、前記複数の座標変換演算ＬＳＩ間のアクセス権を制
御するバスマスタ切替制御を行って、前記バススレーブ
である前記グラフィックス描画ＬＳＩに接続し、 前記バスマスタ切替コマンドは、バスマスタ切替信号
と、バス切替イネーブル信号と、アクセス制御信号とに
より形成され、 前記バスマスタを切り替える際に前記バス切替イネーブ
ル信号を用いること、 前記バスマスタ切替信号と前記切替先ＩＤ番号とが一致
する前記座標変換演算ＬＳＩに関しては前記バス切替イ
ネーブル信号をディアサートした後に前記座標変換ＬＳ
Ｉへのアクセスを開始することとを更に具えるグラフィ
ックス処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23575099A JP3365496B2 (ja) | 1999-08-23 | 1999-08-23 | グラフィックス処理システム及びグラフィックス処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23575099A JP3365496B2 (ja) | 1999-08-23 | 1999-08-23 | グラフィックス処理システム及びグラフィックス処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060270A JP2001060270A (ja) | 2001-03-06 |
| JP3365496B2 true JP3365496B2 (ja) | 2003-01-14 |
Family
ID=16990683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23575099A Expired - Fee Related JP3365496B2 (ja) | 1999-08-23 | 1999-08-23 | グラフィックス処理システム及びグラフィックス処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3365496B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4877424B1 (ja) * | 2011-03-15 | 2012-02-15 | オムロン株式会社 | Ｐｌｃのｃｐｕユニット、ｐｌｃ用のシステムプログラムおよびｐｌｃ用のシステムプログラムを格納した記録媒体 |
-
1999
- 1999-08-23 JP JP23575099A patent/JP3365496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001060270A (ja) | 2001-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5935233A (en) | Computer system with a switch interconnector for computer devices | |
| US20050125585A1 (en) | Bus system for use with information processing apparatus | |
| US5857080A (en) | Apparatus and method for address translation in bus bridge devices | |
| JP2565659B2 (ja) | 情報処理システムで異なるバス・アーキテクチャの間の正確かつ完全な通信を提供する方法および装置 | |
| US6397279B1 (en) | Smart retry system that reduces wasted bus transactions associated with master retries | |
| US6549964B1 (en) | Delayed transaction method and device used in a PCI system | |
| US5892931A (en) | Method and apparatus for splitting a bus target response between two devices in a computer system | |
| US5930487A (en) | PCI bus master with cascaded PCI arbitration | |
| US5870570A (en) | Multiple bus agent integrated circuit device for connecting to an external bus | |
| EP1187029B1 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
| JP3365496B2 (ja) | グラフィックス処理システム及びグラフィックス処理方法 | |
| JPH0793274A (ja) | データ転送方式及びデータ転送装置 | |
| US5666545A (en) | Direct access video bus computer system and method for transferring video information using a dedicated video bus | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| JP2000148664A (ja) | Ｐｃｉ機能拡張制御装置、及びｐｃｉ機能拡張制御方法 | |
| US20100153610A1 (en) | Bus arbiter and bus system | |
| US6675252B1 (en) | Accelerated graphics port (AGP) controller supporting fast write transactions | |
| JPH05282242A (ja) | バス制御方式 | |
| GB2364867A (en) | Controlling access to a slave unit by a plurality of master units over plural buses using a slave interface | |
| CN114281726B (zh) | 用于soc芯片的系统架构及外设通信方法 | |
| JPH0973429A (ja) | コンピュータシステム及びバス間制御回路 | |
| JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
| JP3415474B2 (ja) | バスブリッジ調停方式 | |
| EP0537898B1 (en) | Computer system including video subsystem | |
| JPH05189311A (ja) | キャッシュメモリ・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021002 |
|
| LAPS | Cancellation because of no payment of annual fees |