JP3365383B2 - パケット交換装置及びそのシステムクロックの速度制御方法 - Google Patents
パケット交換装置及びそのシステムクロックの速度制御方法Info
- Publication number
- JP3365383B2 JP3365383B2 JP2000005738A JP2000005738A JP3365383B2 JP 3365383 B2 JP3365383 B2 JP 3365383B2 JP 2000005738 A JP2000005738 A JP 2000005738A JP 2000005738 A JP2000005738 A JP 2000005738A JP 3365383 B2 JP3365383 B2 JP 3365383B2
- Authority
- JP
- Japan
- Prior art keywords
- speed
- system clock
- processing capacity
- clock
- packet switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- XUKUURHRXDUEBC-KAYWLYCHSA-N Atorvastatin Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-KAYWLYCHSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Power Sources (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、インタフェース部
の状態に対応した速度のシステムクロックを生成する機
能を有するパケット交換装置及びそのシステムクロック
の速度制御方法に関する。
の状態に対応した速度のシステムクロックを生成する機
能を有するパケット交換装置及びそのシステムクロック
の速度制御方法に関する。
【０００２】
【従来の技術】パケット交換ネットワークにおいて、パ
ケット交換装置（ex：SwitchingHUB、Router等）は、伝
送速度の異なる複数の伝送路（ライン）から受信したパ
ケットをＳＷ部（交換部）でHeader部を参照しながらFi
ltering および経路選択を行い、該当する伝送路へ送信
する機能をもつ。
ケット交換装置（ex：SwitchingHUB、Router等）は、伝
送速度の異なる複数の伝送路（ライン）から受信したパ
ケットをＳＷ部（交換部）でHeader部を参照しながらFi
ltering および経路選択を行い、該当する伝送路へ送信
する機能をもつ。
【０００３】従来のパケット交換装置２００は、図４に
示すようにＳＷ部（ＳＷボード）２０１、各種ＩＦ部
（低速／高速インタフェースボード）２０２、２０３及
び制御部（ＣＴＬボード）２１３により構成される。基
幹系のパケット交換装置は、大容量化、高速化が要求さ
れる。そのための方法としては、バックプレーンバス２
０の高速化及びＳＷ部２０１の並列処理及び高速化があ
る。バックプレーンバス２０及びＳＷ部２０１の高速化
は、システムクロック２１の速度を上げることにより行
われる。
示すようにＳＷ部（ＳＷボード）２０１、各種ＩＦ部
（低速／高速インタフェースボード）２０２、２０３及
び制御部（ＣＴＬボード）２１３により構成される。基
幹系のパケット交換装置は、大容量化、高速化が要求さ
れる。そのための方法としては、バックプレーンバス２
０の高速化及びＳＷ部２０１の並列処理及び高速化があ
る。バックプレーンバス２０及びＳＷ部２０１の高速化
は、システムクロック２１の速度を上げることにより行
われる。
【０００４】
【発明が解決しようとする課題】しかしながら、システ
ムクロックの速度を上げると消費電力の増加につなが
る。一般に、基幹系のパケット交換装置は、ＩＦ部が伝
送速度毎にボード化されており、必要に応じて増設及び
交換可能になっている。しかしながら、ＩＦ部の種類及
び数に関係なく、例えば低速ボードのみで構成される場
合等、必要とされる処理速度が低い場合でも、内部のシ
ステムクロックは最大処理速度を目的として設定された
高速なクロックを固定して使用していた。そのため、共
通部的なＳＷ部及びバックプレーンバス周辺部位におい
ては必要とされる処理能力以上の過剰スペックとなり、
消費電力も高いままであった。
ムクロックの速度を上げると消費電力の増加につなが
る。一般に、基幹系のパケット交換装置は、ＩＦ部が伝
送速度毎にボード化されており、必要に応じて増設及び
交換可能になっている。しかしながら、ＩＦ部の種類及
び数に関係なく、例えば低速ボードのみで構成される場
合等、必要とされる処理速度が低い場合でも、内部のシ
ステムクロックは最大処理速度を目的として設定された
高速なクロックを固定して使用していた。そのため、共
通部的なＳＷ部及びバックプレーンバス周辺部位におい
ては必要とされる処理能力以上の過剰スペックとなり、
消費電力も高いままであった。
【０００５】本発明は、上記課題に鑑みなされたもので
あり、過剰スペックを防止し、パケット交換装置全体の
消費電力の低減を図る機能を有するパケット交換装置及
びそのシステムクロックの速度制御方法を提供すること
を目的とする。
あり、過剰スペックを防止し、パケット交換装置全体の
消費電力の低減を図る機能を有するパケット交換装置及
びそのシステムクロックの速度制御方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】かかる目的を達成するた
めに、請求項１記載の発明は、パケット交換ネットワー
クに使用されるパケット交換装置において、伝送路の速
度別に設けられた複数のインタフェース手段と、該イン
タフェース手段とバスにより接続され、受信したパケッ
トの交換を行うパケット交換手段と、コンソール端末と
のインタフェースとシステムクロックの生成とを制御す
る制御手段とを有し、該制御手段は、インタフェース手
段の状態に適合したシステムクロックの速度を決定し、
該決定した速度のシステムクロックを生成することを特
徴とする。
めに、請求項１記載の発明は、パケット交換ネットワー
クに使用されるパケット交換装置において、伝送路の速
度別に設けられた複数のインタフェース手段と、該イン
タフェース手段とバスにより接続され、受信したパケッ
トの交換を行うパケット交換手段と、コンソール端末と
のインタフェースとシステムクロックの生成とを制御す
る制御手段とを有し、該制御手段は、インタフェース手
段の状態に適合したシステムクロックの速度を決定し、
該決定した速度のシステムクロックを生成することを特
徴とする。
【０００７】請求項２記載の発明は、請求項１記載の発
明において、制御手段は、クロックを生成するクロック
生成部と、該クロック生成部により生成されたクロック
を分周してシステムクロックを生成するクロック分周部
と、該クロック分周部を制御するクロック制御部と、コ
ンソール端末からの入力をパケット交換手段とクロック
制御部とに分配するコンソールインタフェース部と、を
有することを特徴とする。
明において、制御手段は、クロックを生成するクロック
生成部と、該クロック生成部により生成されたクロック
を分周してシステムクロックを生成するクロック分周部
と、該クロック分周部を制御するクロック制御部と、コ
ンソール端末からの入力をパケット交換手段とクロック
制御部とに分配するコンソールインタフェース部と、を
有することを特徴とする。
【０００８】請求項３記載の発明は、請求項２記載の発
明において、クロック制御部は、インタフェース手段の
状態を収集し、該収集したインタフェース手段の状態か
ら必要処理能力を算出し、該必要処理能力と予め設定さ
れた最大処理能力との比から相対処理能力を算出し、該
算出した相対処理能力をシステムクロックの最高速度に
比例させた値からシステムクロックの速度を算出し、該
算出したシステムクロックの速度となるように、クロッ
ク分周部を制御することを特徴とする。
明において、クロック制御部は、インタフェース手段の
状態を収集し、該収集したインタフェース手段の状態か
ら必要処理能力を算出し、該必要処理能力と予め設定さ
れた最大処理能力との比から相対処理能力を算出し、該
算出した相対処理能力をシステムクロックの最高速度に
比例させた値からシステムクロックの速度を算出し、該
算出したシステムクロックの速度となるように、クロッ
ク分周部を制御することを特徴とする。
【０００９】請求項４記載の発明は、請求項３記載の発
明において、システムクロックの最高速度をコンソール
端末から設定することを特徴とする。
明において、システムクロックの最高速度をコンソール
端末から設定することを特徴とする。
【００１０】請求項５記載の発明は、請求項１から４の
いずれか１項に記載の発明において、インタフェース手
段は、伝送路の速度をシステムクロックの速度に、シス
テムクロックの速度を伝送路の速度に変換するポート数
分のラインインタフェース部と、該ラインインタフェー
ス部とバスとを接続し、データの多重化／分離を行うバ
スインタフェース部と、を有することを特徴とする。
いずれか１項に記載の発明において、インタフェース手
段は、伝送路の速度をシステムクロックの速度に、シス
テムクロックの速度を伝送路の速度に変換するポート数
分のラインインタフェース部と、該ラインインタフェー
ス部とバスとを接続し、データの多重化／分離を行うバ
スインタフェース部と、を有することを特徴とする。
【００１１】請求項６記載の発明は、複数のインタフェ
ース部と、該インタフェース部とバスにより接続されパ
ケットの交換を行うパケット交換部と、システムクロッ
クを生成する制御部とを備えたパケット交換装置におけ
るシステムクロックの速度制御方法であって、インタフ
ェース部の状態を収集する状態収集工程と、該状態収集
工程により収集されたインタフェース部の状態から相対
処理能力を算出する相対処理能力算出工程と、該相対処
理能力算出工程により算出された相対処理能力の変化の
有無を検出する相対処理能力変化検出工程と、該相対処
理能力変化検出工程による検出の結果、相対処理能力に
変化を検出したとき、変化後の相対処理能力からシステ
ムクロックの速度を算出する速度算出工程と、該速度算
出工程により算出された速度にシステムクロックの速度
を変更する速度変更工程と、を有することを特徴とす
る。
ース部と、該インタフェース部とバスにより接続されパ
ケットの交換を行うパケット交換部と、システムクロッ
クを生成する制御部とを備えたパケット交換装置におけ
るシステムクロックの速度制御方法であって、インタフ
ェース部の状態を収集する状態収集工程と、該状態収集
工程により収集されたインタフェース部の状態から相対
処理能力を算出する相対処理能力算出工程と、該相対処
理能力算出工程により算出された相対処理能力の変化の
有無を検出する相対処理能力変化検出工程と、該相対処
理能力変化検出工程による検出の結果、相対処理能力に
変化を検出したとき、変化後の相対処理能力からシステ
ムクロックの速度を算出する速度算出工程と、該速度算
出工程により算出された速度にシステムクロックの速度
を変更する速度変更工程と、を有することを特徴とす
る。
【００１２】請求項７記載の発明は、請求項６記載の発
明において、相対処理能力変化検出工程による検出の結
果、相対処理能力に変化がないとき、コンソール端末か
らの設定変更の有無を検出する設定変更検出工程をさら
に有し、該設定変更検出工程による検出の結果、設定変
更を検出したとき、速度算出工程により設定変更後の相
対処理能力を算出し、システムクロックの速度を変更す
ることを特徴とする。
明において、相対処理能力変化検出工程による検出の結
果、相対処理能力に変化がないとき、コンソール端末か
らの設定変更の有無を検出する設定変更検出工程をさら
に有し、該設定変更検出工程による検出の結果、設定変
更を検出したとき、速度算出工程により設定変更後の相
対処理能力を算出し、システムクロックの速度を変更す
ることを特徴とする。
【００１３】請求項８記載の発明は、請求項６または７
記載の発明において、相対処理能力算出工程は、状態収
集工程により収集したインタフェース部の状態から必要
処理能力を算出し、該算出した必要処理能力と予め設定
された最大処理能力との比から相対処理能力を算出する
ことを特徴とする。
記載の発明において、相対処理能力算出工程は、状態収
集工程により収集したインタフェース部の状態から必要
処理能力を算出し、該算出した必要処理能力と予め設定
された最大処理能力との比から相対処理能力を算出する
ことを特徴とする。
【００１４】請求項９記載の発明は、請求項６から８の
いずれか１項に記載の発明において、速度算出工程は、
相対処理能力をシステムクロックの最高速度に比例させ
た値からシステムクロックの速度を算出することを特徴
とする。
いずれか１項に記載の発明において、速度算出工程は、
相対処理能力をシステムクロックの最高速度に比例させ
た値からシステムクロックの速度を算出することを特徴
とする。
【００１５】請求項１０記載の発明は、請求項９記載の
発明において、システムクロックの最高速度は、コンソ
ール端末から設定することを特徴とする。
発明において、システムクロックの最高速度は、コンソ
ール端末から設定することを特徴とする。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照しながら詳細に説明する。
図面を参照しながら詳細に説明する。
【００１７】図１は、本発明の実施の形態におけるパケ
ット交換装置１００の構成を示したブロック図である。
パケット交換装置１００は、パケット交換処理を行うＳ
Ｗボード１０１と、コンソール端末１１２とのインタフ
ェース機能とシステムクロック１１を生成する機能をも
つＣＴＬボード１１３と、低速ＩＦボード１０２と、高
速ＩＦボード１０３とから構成される。低速ＩＦボード
１０２と高速ＩＦボード１０３は、合計‘Ｘ’枚実装可
能とする。
ット交換装置１００の構成を示したブロック図である。
パケット交換装置１００は、パケット交換処理を行うＳ
Ｗボード１０１と、コンソール端末１１２とのインタフ
ェース機能とシステムクロック１１を生成する機能をも
つＣＴＬボード１１３と、低速ＩＦボード１０２と、高
速ＩＦボード１０３とから構成される。低速ＩＦボード
１０２と高速ＩＦボード１０３は、合計‘Ｘ’枚実装可
能とする。
【００１８】コンソール端末１１２は、外部（ユーザ）
から設定されたパケット交換情報（ルーティング情報
等）とシステムクロック１１の最大値とをパケット交換
装置１００へ転送する。
から設定されたパケット交換情報（ルーティング情報
等）とシステムクロック１１の最大値とをパケット交換
装置１００へ転送する。
【００１９】ＳＷボード１０１は、各ＩＦボードにおい
て受信したパケットをバックプレーンバス１０を介して
受信し、パケットの交換処理後、該当するＩＦボードへ
転送する。ＳＷボード１０１の最大交換処理能力は、最
高速のＩＦボードをフル実装／フルトラフィック時にパ
ケットロスしないレベルで設計された値‘Ｓ‘とする。
本実施の形態においては、この最大処理能力‘Ｓ’を
‘Ｖ’Ｈｚのシステムクロック１１により実現させる。
‘Ｖ’Ｈｚのシステムクロック１１は、ＯＳＣ（Oscill
ator）１０４の出力クロックの分周比１／１で生成した
クロック信号である。
て受信したパケットをバックプレーンバス１０を介して
受信し、パケットの交換処理後、該当するＩＦボードへ
転送する。ＳＷボード１０１の最大交換処理能力は、最
高速のＩＦボードをフル実装／フルトラフィック時にパ
ケットロスしないレベルで設計された値‘Ｓ‘とする。
本実施の形態においては、この最大処理能力‘Ｓ’を
‘Ｖ’Ｈｚのシステムクロック１１により実現させる。
‘Ｖ’Ｈｚのシステムクロック１１は、ＯＳＣ（Oscill
ator）１０４の出力クロックの分周比１／１で生成した
クロック信号である。
【００２０】低速ＩＦボード１０２は、低速の伝送路を
終端する低速ラインインタフェース部１０８を最大
‘Ｚ’ポート収容し、複数の低速ラインインタフェース
部１０８と、バックプレーンバス１０間のデータのＭＵ
Ｘ／ＤＭＵＸを行う低速系バスインタフェース部１０６
とを備える。低速ラインインタフェース部１０８は、伝
送路の速度とシステムクロック１１間の速度変換を行
う。
終端する低速ラインインタフェース部１０８を最大
‘Ｚ’ポート収容し、複数の低速ラインインタフェース
部１０８と、バックプレーンバス１０間のデータのＭＵ
Ｘ／ＤＭＵＸを行う低速系バスインタフェース部１０６
とを備える。低速ラインインタフェース部１０８は、伝
送路の速度とシステムクロック１１間の速度変換を行
う。
【００２１】高速ＩＦボード１０３は、高速の伝送路を
終端する高速ラインインタフェース部１０９を最大
‘Ｙ’ポート収容し、複数の高速ラインインタフェース
部１０９と、バックプレーンバス１０間のデータのＭＵ
Ｘ／ＤＭＵＸを行う高速系バスインタフェース部１０７
とを備える。低速ラインインタフェース部１０８と同様
に、高速ラインインタフェース部１０９は、伝送路の速
度とシステムクロック１１間の速度変換を行う。なお、
ＩＦボードは、本実施の形態においては２種類である
が、必要に応じてＩＦボードの種別を増やすことが可能
である。
終端する高速ラインインタフェース部１０９を最大
‘Ｙ’ポート収容し、複数の高速ラインインタフェース
部１０９と、バックプレーンバス１０間のデータのＭＵ
Ｘ／ＤＭＵＸを行う高速系バスインタフェース部１０７
とを備える。低速ラインインタフェース部１０８と同様
に、高速ラインインタフェース部１０９は、伝送路の速
度とシステムクロック１１間の速度変換を行う。なお、
ＩＦボードは、本実施の形態においては２種類である
が、必要に応じてＩＦボードの種別を増やすことが可能
である。
【００２２】ＣＴＬボード１１３は、コンソール端末１
１２とのインタフェースを行い、その情報をＳＷボード
１０１とクロック制御部１１０へ分配する機能を持つ制
御インタフェース部１１１と、システムクロック１１の
速度を決定し、クロック分周部１０５を制御する機能を
持つクロック制御部１１０と、クロック制御部１１０に
制御されてＯＳＣ１０４の出力クロックからシステムク
ロック１１を生成するクロック分周部１０５とを備え
る。
１２とのインタフェースを行い、その情報をＳＷボード
１０１とクロック制御部１１０へ分配する機能を持つ制
御インタフェース部１１１と、システムクロック１１の
速度を決定し、クロック分周部１０５を制御する機能を
持つクロック制御部１１０と、クロック制御部１１０に
制御されてＯＳＣ１０４の出力クロックからシステムク
ロック１１を生成するクロック分周部１０５とを備え
る。
【００２３】クロック制御部１１０は、実装されている
ＩＦボードの実装数、ＩＦボードの速度種別及びＩＦボ
ード内の各ポートの接続状態（ＬＩＮＫ状態と半二重／
前二重）を収集し、必要とされる処理能力‘Ｐ１’を導
き、最大処理能力‘Ｐ’に対する相対処理能力（Ｐ１／
Ｐ＊１００［％］）を求める。この相対処理能力の値
に、システムクロック１１の最高速度‘Ｖ’Ｈｚを比例
させて、実際に使用するシステムクロック１１の速度を
決定する。（例えば相対処理能力が５０％で、最大速度
クロックが６６ＭＨｚとすれば、設定されたシステムク
ロック１１は３３ＭＨｚとなる。）なお、システムクロ
ック１１の最高速度をコンソール端末１１２から設定し
た値に押さえることが可能である。
ＩＦボードの実装数、ＩＦボードの速度種別及びＩＦボ
ード内の各ポートの接続状態（ＬＩＮＫ状態と半二重／
前二重）を収集し、必要とされる処理能力‘Ｐ１’を導
き、最大処理能力‘Ｐ’に対する相対処理能力（Ｐ１／
Ｐ＊１００［％］）を求める。この相対処理能力の値
に、システムクロック１１の最高速度‘Ｖ’Ｈｚを比例
させて、実際に使用するシステムクロック１１の速度を
決定する。（例えば相対処理能力が５０％で、最大速度
クロックが６６ＭＨｚとすれば、設定されたシステムク
ロック１１は３３ＭＨｚとなる。）なお、システムクロ
ック１１の最高速度をコンソール端末１１２から設定し
た値に押さえることが可能である。
【００２４】次に、本発明の実施の形態におけるパケッ
ト交換装置１００の動作を図１、図２及び図３を参照し
ながら説明する。図１において、本パケット交換装置１
００のパケットの基本的な処理の流れを説明する。低速
ＩＦボード１０２／高速ＩＦボード１０３において受信
したパケットは、各ラインインタフェース部１０８、１
０９において伝送路の伝送速度からバックプレーンバス
１０の動作速度でもあるシステムクロック１１の速度に
変換され、バスインタフェース部１０６、１０７によっ
てバックプレーンバス１０上に転送される。
ト交換装置１００の動作を図１、図２及び図３を参照し
ながら説明する。図１において、本パケット交換装置１
００のパケットの基本的な処理の流れを説明する。低速
ＩＦボード１０２／高速ＩＦボード１０３において受信
したパケットは、各ラインインタフェース部１０８、１
０９において伝送路の伝送速度からバックプレーンバス
１０の動作速度でもあるシステムクロック１１の速度に
変換され、バスインタフェース部１０６、１０７によっ
てバックプレーンバス１０上に転送される。
【００２５】そのパケットはＳＷボード１０１に入力さ
れ、パケットの転送処理（ex：経路選択、学習、Filter
ing 等）を行い、該当するＩＦボードへ転送する。当該
ＩＦボードは、ラインインタフェース部においてシステ
ムクロック１１と伝送路の速度との速度変換を行い、当
該パケットを各伝送路に出力する。この時、システムク
ロック１１は、低速ＩＦボード１０２／高速ＩＦボード
１０３の実装数、ＩＦボードの種別（伝送能力）、伝送
路の接続状態により決定された速度に分周され、本パケ
ット交換装置１００内に分配される。
れ、パケットの転送処理（ex：経路選択、学習、Filter
ing 等）を行い、該当するＩＦボードへ転送する。当該
ＩＦボードは、ラインインタフェース部においてシステ
ムクロック１１と伝送路の速度との速度変換を行い、当
該パケットを各伝送路に出力する。この時、システムク
ロック１１は、低速ＩＦボード１０２／高速ＩＦボード
１０３の実装数、ＩＦボードの種別（伝送能力）、伝送
路の接続状態により決定された速度に分周され、本パケ
ット交換装置１００内に分配される。
【００２６】次に、クロック制御部１１０におけるシス
テムクロック１１の速度の選択方法を図３のフローチャ
ートを用いて説明する。最初に、クロック制御部１１０
は、周期的にＩＦボードの実装枚数、ＩＦボードの種別
（低速もしくは高速）と各ＩＦボード内の接続状況（ポ
ートのＬｉｎｋ状態、半二重／前二重）を収集する（ス
テップＳ１）。クロック制御部１１０は、その収集した
情報により相対処理能力［％］を求める（ステップＳ
２）。
テムクロック１１の速度の選択方法を図３のフローチャ
ートを用いて説明する。最初に、クロック制御部１１０
は、周期的にＩＦボードの実装枚数、ＩＦボードの種別
（低速もしくは高速）と各ＩＦボード内の接続状況（ポ
ートのＬｉｎｋ状態、半二重／前二重）を収集する（ス
テップＳ１）。クロック制御部１１０は、その収集した
情報により相対処理能力［％］を求める（ステップＳ
２）。
【００２７】相対処理能力は、必要処理能力の最大処理
能力に対する割合である。（必要処理能力Ｐ１／最大処
理能力Ｐ×１００［％］で表す）最大処理能力Ｐは、最
速ＩＦボードをフル実装、フルトラフィック時の処理能
力であり定数として、クロック制御部１１０に保持され
ている。（ＳＷボード１０１及びバックプレーンバス１
０は、最速のシステムクロック‘Ｖ’［Ｈｚ］を使用時
にこの最大処理能力Ｐを実現するように設計する。）ま
た、必要処理能力Ｐ１は、収集したＩＦボードの情報に
より求められる。以上のようにして、相対処理能力
［％］は、算出される。
能力に対する割合である。（必要処理能力Ｐ１／最大処
理能力Ｐ×１００［％］で表す）最大処理能力Ｐは、最
速ＩＦボードをフル実装、フルトラフィック時の処理能
力であり定数として、クロック制御部１１０に保持され
ている。（ＳＷボード１０１及びバックプレーンバス１
０は、最速のシステムクロック‘Ｖ’［Ｈｚ］を使用時
にこの最大処理能力Ｐを実現するように設計する。）ま
た、必要処理能力Ｐ１は、収集したＩＦボードの情報に
より求められる。以上のようにして、相対処理能力
［％］は、算出される。
【００２８】フローチャートに戻り、クロック制御部１
１０は、相対処理能力の値に変化があるか否かを検出す
る（ステップＳ３）。相対処理能力の値に変化があれば
（ステップＳ３／有）、変更すべきシステムクロック１
１の速度を決定する（ステップＳ５）。
１０は、相対処理能力の値に変化があるか否かを検出す
る（ステップＳ３）。相対処理能力の値に変化があれば
（ステップＳ３／有）、変更すべきシステムクロック１
１の速度を決定する（ステップＳ５）。
【００２９】システムクロック１１の速度は、図２のグ
ラフにより相対処理能力［％］から決定される。図２を
参照すると、相対処理能力［％］に対するシステムクロ
ック１１の値がリニアに変化するパターンが４本（４種
の法則）示されている。クロック制御部１１０は、この
うち１種類のパターン（法則）を使用して、システムク
ロック１１の速度を決定する。この使用するパターン
は、コンソール端末１１２から設定される最大システム
クロック速度Ｖ１、Ｖ２、Ｖ３、Ｖ４により決定され
る。最大システムクロック速度Ｖ１は、ユーザが処理能
力を優先する時に選択され、最大システムクロック速度
Ｖ４は、処理能力よりも消費電力の低減を優先する時に
選択される。
ラフにより相対処理能力［％］から決定される。図２を
参照すると、相対処理能力［％］に対するシステムクロ
ック１１の値がリニアに変化するパターンが４本（４種
の法則）示されている。クロック制御部１１０は、この
うち１種類のパターン（法則）を使用して、システムク
ロック１１の速度を決定する。この使用するパターン
は、コンソール端末１１２から設定される最大システム
クロック速度Ｖ１、Ｖ２、Ｖ３、Ｖ４により決定され
る。最大システムクロック速度Ｖ１は、ユーザが処理能
力を優先する時に選択され、最大システムクロック速度
Ｖ４は、処理能力よりも消費電力の低減を優先する時に
選択される。
【００３０】また、システムクロック１１の速度は、基
本的に、図２のグラフの示すパターンにより決定される
が、このリニアなパターンに従ってシステムクロック１
１の速度を決定すると、生成すべきクロックの種類が多
くなりすぎる。この点を修正して、クロック速度の種別
（図２の例では、Ｖ１の場合は１０段階、Ｖ４の場合は
４段階）を限定したパターンを設定し、選択してもよ
い。図２のグラフにおける階段状のパターンがそれに該
当する。
本的に、図２のグラフの示すパターンにより決定される
が、このリニアなパターンに従ってシステムクロック１
１の速度を決定すると、生成すべきクロックの種類が多
くなりすぎる。この点を修正して、クロック速度の種別
（図２の例では、Ｖ１の場合は１０段階、Ｖ４の場合は
４段階）を限定したパターンを設定し、選択してもよ
い。図２のグラフにおける階段状のパターンがそれに該
当する。
【００３１】フローチャートに戻り、システムクロック
１１の速度が決定されたら（ステップＳ５）、クロック
制御部１１０は、クロック分周部１０５に指示を出力す
ることにより、システムクロック１１の速度を変更する
（ステップＳ６）。
１１の速度が決定されたら（ステップＳ５）、クロック
制御部１１０は、クロック分周部１０５に指示を出力す
ることにより、システムクロック１１の速度を変更する
（ステップＳ６）。
【００３２】ステップＳ３における相対処理能力変化の
有無の判定処理に戻り、該判定の結果、相対処理能力に
変化がない場合は（ステップＳ３／無）、クロック制御
部１１０は、コンソール端末１１２からの設定変更命令
が入力されているか否かを判定する（ステップＳ４）。
設定変更がある場合は（ステップＳ４／有）、クロック
制御部１１０は、コンソール端末１１２からの設定変更
を反映したシステムクロック１１の速度を決定し（ステ
ップＳ５）、該決定した速度に変更するようクロック分
周部１０５に指示することにより、システムクロック１
１の速度を変更する（ステップＳ６）。
有無の判定処理に戻り、該判定の結果、相対処理能力に
変化がない場合は（ステップＳ３／無）、クロック制御
部１１０は、コンソール端末１１２からの設定変更命令
が入力されているか否かを判定する（ステップＳ４）。
設定変更がある場合は（ステップＳ４／有）、クロック
制御部１１０は、コンソール端末１１２からの設定変更
を反映したシステムクロック１１の速度を決定し（ステ
ップＳ５）、該決定した速度に変更するようクロック分
周部１０５に指示することにより、システムクロック１
１の速度を変更する（ステップＳ６）。
【００３３】以上のように図３のフローチャートの動作
を周期的に行うことにより、実装状態や接続状態に対し
て過剰スペックにならない速度のシステムクロック１１
を選定できる。従って、過剰スペックがなくなり、シス
テムクロック１１が遅くなる分消費電力も低減可能とな
る。
を周期的に行うことにより、実装状態や接続状態に対し
て過剰スペックにならない速度のシステムクロック１１
を選定できる。従って、過剰スペックがなくなり、シス
テムクロック１１が遅くなる分消費電力も低減可能とな
る。
【００３４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、インタフェースボードの実装数に応じたシス
テムクロックによりパケット交換装置を動作させること
により、過剰スペックを防止し、装置全体の消費電力を
低減することが可能となる。
によれば、インタフェースボードの実装数に応じたシス
テムクロックによりパケット交換装置を動作させること
により、過剰スペックを防止し、装置全体の消費電力を
低減することが可能となる。
【００３５】また、伝送路の種別に応じたシステムクロ
ックによりパケット交換装置を動作させることにより、
過剰スペックを防止し、装置全体の消費電力を低減する
ことが可能となる。
ックによりパケット交換装置を動作させることにより、
過剰スペックを防止し、装置全体の消費電力を低減する
ことが可能となる。
【００３６】さらに、伝送路の接続状況に応じたシステ
ムクロックによりパケット交換装置を動作させることに
より、過剰スペックを防止し、装置全体の消費電力を低
減することが可能となる。
ムクロックによりパケット交換装置を動作させることに
より、過剰スペックを防止し、装置全体の消費電力を低
減することが可能となる。
【００３７】さらにまた、システムクロックの速度の上
限をコンソール端末から設定することにより、相対的な
システムクロックの速度を強制的に下げ、装置全体の消
費電力を低減することが可能となる。
限をコンソール端末から設定することにより、相対的な
システムクロックの速度を強制的に下げ、装置全体の消
費電力を低減することが可能となる。
【図１】本発明の実施の形態におけるパケット交換装置
１００の構成を示すブロック図である。
１００の構成を示すブロック図である。
【図２】相対処理能力に対するシステムクロック１１の
選択パターンを示した図である。
選択パターンを示した図である。
【図３】本発明の実施の形態におけるパケット交換装置
１００の動作を説明するためのフローチャートである。
１００の動作を説明するためのフローチャートである。
【図４】従来技術におけるパケット交換装置２００の構
成を示すブロック図である。
成を示すブロック図である。
１００ パケット交換装置
１０１ ＳＷボード（パケット交換ボード）
１０２ 低速ＩＦボード
１０３ 高速ＩＦボード
１０４ ＯＳＣ
１０５ クロック分周部
１０６ 低速系バスインタフェース部
１０７ 高速系バスインタフェース部
１０８ 低速ラインインタフェース部
１０９ 高速ラインインタフェース部
１１０ クロック制御部
１１１ 制御インタフェース部
１１２ コンソール端末
１１３ ＣＴＬボード
１０ バックプレーンバス
１１ システムクロック（分配クロック）
１２ インタフェース部情報信号
１３ コンソール設定信号
１４ パケット交換情報用信号
１５ クロック制御情報（システムクロック１１の最大
速度） １６ クロック制御信号 ２００ 従来のパケット交換装置 ２０１ ＳＷボード（パケット交換ボード） ２０２ 低速インタフェースボード ２０３ 高速インタフェースボード ２０４ ＯＳＣ ２０５ クロック分周部 ２１１ 制御インタフェース部 ２１２ コンソール端末 ２１３ ＣＴＬボード ２０ バックプレーンバス ２１ システムクロック ２３ コンソール設定信号 ２４ パケット交換情報用信号
速度） １６ クロック制御信号 ２００ 従来のパケット交換装置 ２０１ ＳＷボード（パケット交換ボード） ２０２ 低速インタフェースボード ２０３ 高速インタフェースボード ２０４ ＯＳＣ ２０５ クロック分周部 ２１１ 制御インタフェース部 ２１２ コンソール端末 ２１３ ＣＴＬボード ２０ バックプレーンバス ２１ システムクロック ２３ コンソール設定信号 ２４ パケット交換情報用信号
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/56
H04L 29/00
H04Q 3/00
H04Q 11/00
G06F 1/00
Claims (10)
- 【請求項１】 パケット交換ネットワークに使用される
パケット交換装置において、 伝送路の速度別に設けられた複数のインタフェース手段
と、 該インタフェース手段とバスにより接続され、受信した
パケットの交換を行うパケット交換手段と、 コンソール端末とのインタフェースとシステムクロック
の生成とを制御する制御手段とを有し、 該制御手段は、前記インタフェース手段の状態に適合し
たシステムクロックの速度を決定し、該決定した速度の
システムクロックを生成することを特徴とするパケット
交換装置。 - 【請求項２】 前記制御手段は、 クロックを生成するクロック生成部と、 該クロック生成部により生成されたクロックを分周して
システムクロックを生成するクロック分周部と、 該クロック分周部を制御するクロック制御部と、 前記コンソール端末からの入力を前記パケット交換手段
と前記クロック制御部とに分配するコンソールインタフ
ェース部と、 を有することを特徴とする請求項１記載のパケット交換
装置。 - 【請求項３】 前記クロック制御部は、 前記インタフェース手段の状態を収集し、 該収集したインタフェース手段の状態から必要処理能力
を算出し、 該必要処理能力と予め設定された最大処理能力との比か
ら相対処理能力を算出し、 該算出した相対処理能力を前記システムクロックの最高
速度に比例させた値から前記システムクロックの速度を
算出し、 該算出したシステムクロックの速度となるように、前記
クロック分周部を制御することを特徴とする請求項２記
載のパケット交換装置。 - 【請求項４】 前記システムクロックの最高速度を前記
コンソール端末から設定することを特徴とする請求項３
記載のパケット交換装置。 - 【請求項５】 前記インタフェース手段は、 伝送路の速度を前記システムクロックの速度に、前記シ
ステムクロックの速度を前記伝送路の速度に変換するポ
ート数分のラインインタフェース部と、 該ラインインタフェース部と前記バスとを接続し、デー
タの多重化／分離を行うバスインタフェース部と、 を有することを特徴とする請求項１から４のいずれか１
項に記載のパケット交換装置。 - 【請求項６】 複数のインタフェース部と、該インタフ
ェース部とバスにより接続されパケットの交換を行うパ
ケット交換部と、システムクロックを生成する制御部と
を備えたパケット交換装置におけるシステムクロックの
速度制御方法であって、 前記インタフェース部の状態を収集する状態収集工程
と、 該状態収集工程により収集された前記インタフェース部
の状態から相対処理能力を算出する相対処理能力算出工
程と、 該相対処理能力算出工程により算出された相対処理能力
の変化の有無を検出する相対処理能力変化検出工程と、 該相対処理能力変化検出工程による検出の結果、前記相
対処理能力に変化を検出したとき、変化後の相対処理能
力からシステムクロックの速度を算出する速度算出工程
と、 該速度算出工程により算出された速度に前記システムク
ロックの速度を変更する速度変更工程と、 を有することを特徴とするシステムクロックの速度制御
方法。 - 【請求項７】 前記相対処理能力変化検出工程による検
出の結果、前記相対処理能力に変化がないとき、コンソ
ール端末からの設定変更の有無を検出する設定変更検出
工程をさらに有し、 該設定変更検出工程による検出の結果、設定変更を検出
したとき、前記速度算出工程により設定変更後の相対処
理能力を算出し、前記システムクロックの速度を変更す
ることを特徴とする請求項６記載のシステムクロックの
速度制御方法。 - 【請求項８】 前記相対処理能力算出工程は、 前記状態収集工程により収集した前記インタフェース部
の状態から必要処理能力を算出し、 該算出した必要処理能力と予め設定された最大処理能力
との比から前記相対処理能力を算出することを特徴とす
る請求項６または７記載のシステムクロックの速度制御
方法。 - 【請求項９】 前記速度算出工程は、 前記相対処理能力を前記システムクロックの最高速度に
比例させた値から前記システムクロックの速度を算出す
ることを特徴とする請求項６から８のいずれか１項に記
載のシステムクロックの速度算出方法。 - 【請求項１０】 前記システムクロックの最高速度は、 前記コンソール端末から設定することを特徴とする請求
項９記載のシステムクロックの速度制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000005738A JP3365383B2 (ja) | 2000-01-06 | 2000-01-06 | パケット交換装置及びそのシステムクロックの速度制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000005738A JP3365383B2 (ja) | 2000-01-06 | 2000-01-06 | パケット交換装置及びそのシステムクロックの速度制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001197115A JP2001197115A (ja) | 2001-07-19 |
| JP3365383B2 true JP3365383B2 (ja) | 2003-01-08 |
Family
ID=18534363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000005738A Expired - Fee Related JP3365383B2 (ja) | 2000-01-06 | 2000-01-06 | パケット交換装置及びそのシステムクロックの速度制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3365383B2 (ja) |
-
2000
- 2000-01-06 JP JP2000005738A patent/JP3365383B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001197115A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2870569B2 (ja) | フレームリレー交換装置における輻輳処理方式および輻輳処理回路 | |
| US6493317B1 (en) | Traffic engineering technique for routing inter-class traffic in a computer network | |
| US7085875B1 (en) | Modular switch with dynamic bus | |
| CN108259390A (zh) | 互连总线中虚拟通道的优先级推送方法和装置 | |
| US6882622B1 (en) | Flow control system for network devices | |
| JP3365383B2 (ja) | パケット交換装置及びそのシステムクロックの速度制御方法 | |
| JP2002504793A (ja) | 仮想接続の保護切替 | |
| JP3309834B2 (ja) | Ａｔｍ交換装置及びセルバッファ使用率監視方法 | |
| JP3606209B2 (ja) | スイッチングハブ及びそれに用いる動作クロック切替方法 | |
| EP1041771A1 (en) | Enhanced data rate control for wireless communication | |
| JP3767857B2 (ja) | データパケットを分配および処理するためのユニット | |
| JPH06120943A (ja) | 最適迂回経路選択方式 | |
| JPH10150443A (ja) | Ａｔｍ交換装置 | |
| JP2541747B2 (ja) | 通信用スイッチングシステム | |
| JP3278831B2 (ja) | パケット処理装置 | |
| JP2000253056A (ja) | 送信帯域制御装置 | |
| JP3294666B2 (ja) | Ｉｓｄｎ利用装置の接続チャネル数自動増減制御方法 | |
| JP3223898B2 (ja) | 集中型通信網観測制御装置 | |
| JP3496216B2 (ja) | Ｂｃｈ論理多重帯域制御方法及び方式 | |
| JPH10257071A (ja) | Ａｔｍネットワーク通信方式 | |
| JPS5878221A (ja) | バス制御システム | |
| JP2677231B2 (ja) | ループバス交換方式 | |
| JP3201551B2 (ja) | シェイピング回路 | |
| JPH11252096A (ja) | パス制御装置 | |
| JPH04326224A (ja) | ネットワーク管理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021001 |
|
| LAPS | Cancellation because of no payment of annual fees |