JP3365290B2 - セラミック電子部品およびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、セラミック電子
部品およびその製造方法に関するもので、特に、セラミ
ックをもって構成されるチップ状の電子部品本体を備え
るセラミック電子部品の端子電極の構造における改良お
よびこのような端子電極を備えるセラミック電子部品の
製造方法に関するものである。

【０００２】

【従来の技術】この発明にとって興味ある、セラミック
をもって構成されるチップ状の電子部品本体を備えるセ
ラミック電子部品としては、たとえば、コンデンサ、抵
抗器、インダクタ、フィルタ等があり、これらのセラミ
ック電子部品は、多くの場合、適宜の配線基板上に表面
実装される。

【０００３】また、上述のような表面実装されるべきセ
ラミック電子部品においては、電子部品本体の少なくと
も各端面上にそれぞれ端子電極が形成されていて、表面
実装にあたっては、これら端子電極が配線基板上の所定
の導電ランドに半田付けされる。このとき、半田の凝固
による収縮作用に基づいて生じる応力のため、セラミッ
ク電子部品には、各端子電極側に引き寄せられるストレ
スが及ぼされる。その結果、たとえば電子部品本体にク
ラックが生じるなどの機械的損傷がセラミック電子部品
にもたらされることがある。

【０００４】また、このようなセラミック電子部品の機
械的損傷は、次のような状況においてももたらされやす
い。すなわち、熱放散性に優れたたとえばアルミニウム
からなる配線基板上にセラミック電子部品が実装された
場合である。この場合には、アルミニウム基板とセラミ
ック電子部品との熱膨張の差が比較的大きいため、温度
の上昇および下降を繰り返す温度サイクルの結果、たと
えば電子部品本体にクラックが生じたり、半田フィレッ
トに亀裂が生じたりすることがある。

【０００５】なお、これらの電子部品本体における機械
的損傷は、たとえば、高容量のＰｂ系積層セラミックコ
ンデンサが配線基板上に実装されるとき、その抗折強度
が比較的低いため、特に生じやすい。上述したような問
題を解決するため、セラミック電子部品の端子電極に金
属板からなる端子部材を半田付けにより取り付けたもの
も実用に供されている。このような構造のセラミック電
子部品によれば、実装のための半田の収縮あるいは配線
基板の膨張・収縮により生じ得る応力の多くは、端子部
材の変形により吸収され、直接、電子部品本体には加わ
らないようにすることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た端子部材を備えるセラミック電子部品には、次のよう
な問題がある。まず、端子部材としては、セラミック電
子部品の寸法に応じて種々の寸法のものが用意されなけ
ればならず、また、このような種々の寸法の端子部材を
得るため、種々の金型を必要とし、結果として、セラミ
ック電子部品のコストの上昇を招いてしまう。

【０００７】また、端子部材を端子電極に半田付けする
作業が比較的煩雑である。また、この半田付け時におい
て、電子部品本体に熱衝撃が加わり、クラックが入るこ
ともある。また、端子部材は、セラミック電子部品を配
線基板上に実装する方向を１つの特定の方向に限定する
ことが通常であるので、セラミック電子部品の実装方向
の自由度を阻害してしまう。

【０００８】また、端子部材を構成する金属の種類によ
っては、等価直列抵抗の不所望な増加を招くことがあ
る。また、前述したように、端子部材は、その変形によ
り、半田の凝固時に生じる応力を吸収する作用がある
が、端子部材のこの変形は、弾性限界の範囲内で生じる
のが通常であるので、端子部材にストレスが残留するこ
とは避けられない。また、温度サイクルにおいて、端子
電極と端子部材との間にクラックが生じることもある。

【０００９】そこで、この発明の目的は、上述したよう
な種々の問題を解決し得る、セラミック電子部品および
その製造方法を提供しようとすることである。

【００１０】

【課題を解決するための手段】この発明に係るセラミッ
ク電子部品は、チップ状の電子部品本体と、この電子部
品本体の少なくとも各端面上にそれぞれ形成される端子
電極とを備える、セラミック電子部品に向けられるもの
であって、上述した技術的課題を解決するため、各端子
電極が、導電性の接続部を介して互いに部分的に接合さ
れている内層と外層とを有する少なくとも２層構造を有
し、外層は、導電性ペーストの焼結体からなる導電性の
厚膜をもって形成され、内層と外層との間には、隙間が
形成されていることを特徴としている。

【００１１】この発明に係るセラミック電子部品におい
て、好ましくは、端子電極は、電子部品本体の端面に隣
接する隣接面にまで延びる隣接面延長部を有し、この隣
接面延長部において、外層の端縁と電子部品本体の端面
との間の距離は、内層の端縁と電子部品本体の端面との
間の距離より長くされる。

【００１２】また、この発明に係るセラミック電子部品
において、内層と外層とを部分的に接続する接合部は、
電子部品本体の各端面の面方向の中心部に位置されるこ
とが好ましい。この発明に係るセラミック電子部品にお
いて、内層と外層との間には、隙間が形成されるが、こ
の隙間を残した状態で多数の粒子が存在することもあ
る。

【００１３】この発明は、また、複数の電子部品本体を
備えるセラミック電子部品にも適用される。この場合、
複数の電子部品本体は、各々の各端面を面方向に整列さ
せた状態で積み重ねられ、好ましくは、接続部は、複数
の電子部品本体の各内層を互いに接合するように形成さ
れるとともに、外層は、複数の電子部品本体の各端面を
共通に覆うように形成される。

【００１４】この発明は、また、上述したようなセラミ
ック電子部品を製造する方法にも向けられる。このセラ
ミック電子部品の製造方法は、電子部品本体を用意する
工程と、電子部品本体の少なくとも各端面上に内層を形
成する工程と、接続部を形成すべき領域を除き、少なく
とも内層を覆うように、焼成により焼失する物質を含有
する焼失膜を形成する工程と、接続部を形成すべき領域
を除いて形成された焼失膜を覆うように、かつ接続部を
形成すべき領域において内層に直接接触させるように、
焼成により外層となる導電性ペーストからなる外層膜を
形成する工程と、焼失膜および外層膜を焼成する工程と
を備えることを特徴としている。

【００１５】上述の焼失膜は、焼成により焼失する物質
に加えて焼成後も隙間を残して残留する物質の粒子を含
有していてもよく、この場合には、後者の残留する物質
の粒子と同質の粒子が、外層となる導電性ペーストにも
含有されることが好ましい。また、この発明に係るセラ
ミック電子部品の製造方法において、接続部を形成する
ため、内層上に部分的に導体を付与する工程をさらに備
えていてもよい。この場合には、外層膜を形成する工程
において、焼失膜を覆いかつこの導体に接触させるよう
に、外層となる導電性ペーストからなる外層膜が形成さ
れる。

【００１６】

【発明の実施の形態】図１は、この発明の一実施形態に
よるセラミック電子部品１を図解的に示す断面図であ
る。図１を参照して、セラミック電子部品１は、積層セ
ラミックコンデンサを構成している。セラミック電子部
品１は、複数の積層された誘電体セラミック層２を有す
るチップ状の電子部品本体３を備え、電子部品本体３の
少なくとも各端面上には、端子電極４がそれぞれ形成さ
れている。端子電極４の詳細な構造については、後述す
る。

【００１７】電子部品本体３の内部には、複数の内部電
極５が積層状に形成されている。これら内部電極５は、
一方の端子電極４に電気的に接続されるものと他方の端
子電極４に電気的に接続されるものとが交互に配置され
ている。端子電極４は、内層６と外層７とを有する少な
くとも２層構造を有している。これら内層６と外層７と
は、導電性の接続部８を介して互いに部分的に接合され
ている。言い換えると、内層６と外層７とは、接続部８
が存在する部分以外の部分では、互いに接触することが
あっても、互いに接合されることはない。接続部８は、
この実施形態では、電子部品本体３の各端面の面方向の
中心部に位置される。

【００１８】図２には、図１の部分ＩＩが拡大されて示
されている。この実施形態では、接続部８は所定の厚み
を有していて、そのため、図２によく示されているよう
に、内層６と外層７との間には隙間９が形成される。こ
の隙間９は、たとえば２０〜５０μm 程度の大きさとさ
れる。また、端子電極４は、電子部品本体３の端面に隣
接する隣接面にまで延びる隣接面延長部１０を有してい
る。この隣接面延長部１０において、図１に示すよう
に、外層７の端縁と電子部品本体３の端面との間の距離
ａは、好ましくは、内層６の端縁と電子部品本体３の端
面との間の距離ｂより長くされる。言い換えると、内層
６の端縁は、外層７によって覆われるようにされる。

【００１９】このように、この実施形態によるセラミッ
ク電子部品１によれば、これを配線基板上に実装するた
め、端子電極４を配線基板上の導電ランドに半田付けし
たとき、この半田の凝固に伴い、両端子電極４には互い
に離れる方向の力が及ぼされるが、この力は、実質的に
外層７を変形させるのみで、電子部品本体３にストレス
をほとんど残さない。また、たとえばアルミニウム基板
に実装された場合において生じやすい配線基板側の熱膨
張・収縮による寸法変化に対しても、実質的に外層７の
みが変形することによって、これに対応できる。

【００２０】また、この実施形態によれば、前述したよ
うに、内層６の端縁が外層７によって覆われているの
で、端子電極４を配線基板に半田付けするとき、半田が
内層６と外層７との隙間９に入り込むことを確実に防止
できる。仮に、隙間９に半田が入り込むと、外層７の動
きが阻害され、上述したような外層７の変形をあまり期
待できなくなる。

【００２１】このセラミック電子部品１は、次のように
製造することができる。まず、電子部品本体３が用意さ
れ、この電子部品本体３の各端面上に、焼成により内層
６となる導電性ペーストからなる内層膜を形成するた
め、電子部品本体３の各端面が導電性ペースト内にディ
ップされ、次いで付与された導電性ペーストが乾燥され
る。このとき、ディップ深さを比較的浅くすることが好
ましい。

【００２２】次いで、接続部８を形成するため、たとえ
ば導電性ペーストからなる導体が、上述の内層膜上にス
ポット状に付与され、次いで乾燥される。次に、接続部
８を形成すべき領域を除き、少なくとも内層膜を覆うよ
うに、焼成により焼失する物質を含有する焼失膜が形成
される。この焼成により焼失する物質としては、たとえ
ば、オブラートまたはカーボンが用いられ、ペースト状
として取り扱われる。また、焼失膜は、後述する外層７
の端縁の位置を超えて延びるように形成されることが好
ましい。

【００２３】次いで、焼失膜を覆うように、焼成により
外層７となる導電性ペーストからなる外層膜が形成され
る。その後、上述した内層膜、焼失膜および外層膜が焼
成され、その結果、内層膜は内層６となり、外層膜は外
層７となり、焼失膜は焼失して隙間９を形成する。この
ようにして、図１に示すセラミック電子部品１が得られ
る。このセラミック電子部品１において、外層７は、た
とえば１０〜６０μm 程度の厚膜であることが好まし
い。このような厚膜とされることにより、後で実施され
るめっき工程や包装工程において、外層７の剥離を防止
できるとともに、前述したような配線基板への半田付け
時あるいは配線基板の膨張・収縮が生じたときの外層７
の変形により、外層７に亀裂が入ることを有利に防止で
きるからである。

【００２４】なお、前述した焼成工程は、内層膜のため
の焼成工程と外層膜および焼失膜のための焼成工程とに
分けて実施されてもよい。また、内層６については、導
電性ペーストの焼成によって得られた厚膜をもって形成
するのではなく、たとえば、スパッタリング、蒸着また
はめっきのような薄膜形成技術によって形成されてもよ
い。

【００２５】また、前述した製造方法では、接続部８を
形成するため、導電性ペーストのような導体を別に付与
することを行なったが、これに代えて、焼失膜を形成す
るとき、単に、接続部８を形成すべき領域においてこれ
を形成しないようにするだけとし、この領域において外
層膜を内層膜に直接接触させ、外層膜および／または内
層膜の一部をもって接続部８を形成するようにしてもよ
い。

【００２６】なお、接続部８を形成するため、前述した
ように、積極的に導体を付与するようにすれば、内層６
と外層７との電気的接続を確実なものとすることができ
るとともに、内層６と外層７との機械的接合強度を十分
に確保することができる。また、接続部８は、図１に示
すように、電子部品本体３の端面の面方向の中心部に位
置されることなく、他の位置に設けられても、あるい
は、複数箇所に分布して設けられてもよい。

【００２７】図３は、この発明の他の実施形態を説明す
るための図２に相当する図である。図３において、図２
に示した要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。図３を参照して、内層６
と外層７との間には、多数の粒子１１が存在している。
これら粒子１１は、内層６と外層７との間の間隔の変更
を許容する状態すなわち内層６と外層７との間に隙間を
残した状態にあり、外層７の必要な変形を妨げることは
ない。また、内層６と外層７とが互いに接触すると、内
層６と外層７との間で電流のリークが生じ、熱暴走する
可能性があるが、粒子１１の存在は、このような内層６
と外層７との互いの接触を確実に防止する。

【００２８】このように粒子１１を内層６と外層７との
間に存在させるため、粒子１１は、焼成工程に付されて
も残留する物質で構成され、このような粒子１１が、前
述した焼失膜を形成するためのペースト中に予め含有さ
れる。粒子１１としては、ガラス質の粒子または金属酸
化物からなる粒子のような電気絶縁性の粒子が有利に用
いられる。特に好ましくは、外層膜を形成するための導
電性ペーストにガラス質の粒子が含有される場合には、
これと同質のものが粒子１１として用いられる。

【００２９】図４は、この発明のさらに他の実施形態に
よるセラミック電子部品１ａを図解的に示す断面図であ
る。図４において、図１に示した要素に相当する要素に
は同様の参照符号を付し、重複する説明は省略する。こ
のセラミック電子部品１ａは、複数、たとえば３個の電
子部品本体３を備えている。なお、各電子部品本体３の
内部構造の図示は省略されている。これら電子部品本体
３は、各々の各端面を面方向に整列させた状態で積み重
ねられる。

【００３０】接続部８は、電子部品本体３の各内層６を
互いに接合するように形成される。このセラミック電子
部品１ａの製造過程において、接続部８を形成するため
に付与される導電性ペーストは、複数の電子部品本体３
間の仮固定の機能も果たすようにされ、焼成後において
は、焼結された接続部８は、複数の電子部品本体３の各
内層６を互いに接合し、電子部品本体３相互間を固く結
合させるように作用する。

【００３１】また、外層７は、複数の電子部品本体３の
各端面を共通に覆うように形成される。図４に示したセ
ラミック電子部品１ａに関するその他の構造および製造
方法については、図１に示したセラミック電子部品１の
場合と実質的に同様である。以上、この発明の実施形態
を、積層セラミックコンデンサに関連して説明したが、
この発明は、チップ状の電子部品本体と、この電子部品
本体の少なくとも各端面上にそれぞれ形成される端子電
極とを備えるセラミック電子部品であれば、どのような
構造または機能を有するセラミック電子部品に対しても
適用することができる。

【００３２】

【発明の効果】以上のように、この発明に係るセラミッ
ク電子部品によれば、配線基板への半田付け時、あるい
は配線基板の膨張・収縮によって及ぼされる応力が、端
子電極の外層の変形によって有利に吸収され、電子部品
本体に及ぼされるストレスを効果的に緩和することがで
きる。したがって、電子部品本体および端子電極におい
てクラック等の機械的損傷が生じることを防止できる。

【００３３】また、この発明に係るセラミック電子部品
によれば、金属板からなる端子部材を端子電極に取り付
ける必要がない。このため、端子部材に関わる作業およ
びコストに煩わされることがない。また、端子部材の取
り付けによる等価直列抵抗の増大の問題にも遭遇しな
い。また、端子部材の端子電極への半田付けにおいて生
じ得る問題、たとえば、半田付け時に加わる熱衝撃によ
って電子部品本体にクラックが生じたり、フラックスの
残査が生じたり、フラックスを除去するための有機溶剤
等による洗浄工程が必要となったりする、といった問題
をすべて解消することができる。

【００３４】また、端子部材にはよらず、端子電極自身
によって配線基板上への実装が行なわれるので、セラミ
ック電子部品の実装姿勢の自由度を高めることができ
る。また、端子電極における外層は、電子部品本体の放
熱のためのフィン効果があり、たとえば高周波で使用す
るときの自己発熱の放熱性を高めることができ、そのた
め、許容電圧を高めることができる。この効果は、特
に、内層と外層との間に隙間が形成されているとき、よ
り顕著に発揮される。

【００３５】この発明に係るセラミック電子部品におい
て、端子電極が電子部品本体の端面に隣接する隣接面に
まで延びる隣接面延長部を有し、この隣接面延長部にお
いて、外層の端縁と電子部品本体の端面との間の距離が
内層の端縁と電子部品本体の端面との間の距離より長く
されると、配線基板への半田付け時において付与される
半田が内層と外層との間に入り込むことを防止できる。
したがって、このような半田により外層の必要な変形が
阻害されることが防止される。

【００３６】また、この発明に係るセラミック電子部品
によれば、外層が、導電性ペーストを焼成して得られた
ものすなわち導電性ペーストの焼結体からなる導電性の
厚膜をもって形成されるので、不所望にも外層が剥離し
たり外層に亀裂が生じたりすることをより確実に防止す
ることができる。この発明に係るセラミック電子部品に
おいて、内層と外層とを互いに部分的に接合するための
接続部が、電子部品本体の端面の面方向の中心部に位置
されていると、外層の変形の許容範囲をより広げること
ができ、電子部品本体において不所望な応力をより受け
にくくすることができる。

【００３７】この発明に係るセラミック電子部品におい
て、内層と外層との間に多数の粒子が存在していると、
内層と外層との接触を防止し、そのため、内層と外層と
の間で電流のリークが生じ、熱暴走することを確実に防
止できる。この発明に係るセラミック電子部品が複数の
電子部品本体を備え、これら電子部品本体が各々の各端
面を面方向に整列させた状態で積み重ねられていると
き、接続部が複数の電子部品本体の各内層を互いに接合
するように形成されると、この接続部を、複数の電子部
品本体を互いに固く結合させるように作用させることが
できる。

【００３８】また、この発明に係るセラミック電子部品
の製造方法によれば、端子電極を内層と外層との少なく
とも２層構造とするため、焼成により焼失する物質を含
有する焼失膜が適用されるので、焼成により外層となる
導電性ペーストからなる外層膜を形成した後、この外層
膜を焼成する工程において、焼失膜を同時に焼成して、
内層と外層とを部分的にしか互いに接合しない構造を能
率的に得ることができる。

【００３９】また、焼失膜に、焼成後も残留する物質の
粒子等を含有させておけば、前述したように、内層と外
層との間に多数の粒子が存在する構造を容易に得ること
ができる。このとき、残留する物質の粒子と同質の粒子
が外層となる導電性ペーストにも含有されていると、内
層と外層との間に多数の粒子を均一に存在させることが
より容易になる。

【００４０】また、内層と外層とを部分的に接合する接
続部を形成するため、内層上に部分的に導体を付与する
ようにすれば、内層と外層との電気的接続を確実なもの
とすることができるとともに、内層と外層との機械的接
合強度を十分に確保することができる。

【図面の簡単な説明】

【図１】この発明の一実施形態によるセラミック電子部
品１を図解的に示す断面図である。

【図２】図１に示した部分ＩＩの拡大図である。

【図３】この発明の他の実施形態を説明するための図２
に相当する図である。

【図４】この発明のさらに他の実施形態によるセラミッ
ク電子部品１ａを図解的に示す断面図である。

【符号の説明】 １，１ａ セラミック電子部品 ３ 電子部品本体 ４ 端子電極 ６ 内層 ７ 外層 ８ 接続部 ９ 隙間 １０ 隣接面延長部 １１ 粒子 ａ 外層の端縁と電子部品本体の端面との間の距離 ｂ 内層の端縁と電子部品本体の端面との間の距離

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 チップ状の電子部品本体と、前記電子部
   品本体の少なくとも各端面上にそれぞれ形成される端子
   電極とを備え、各前記端子電極は、導電性の接続部を介
   して互いに部分的に接合されている内層と外層とを有す
   る少なくとも２層構造を有し、前記外層は、導電性ペー
   ストの焼結体からなる導電性の厚膜をもって形成され、
   前記内層と前記外層との間には、隙間が形成される、セ
   ラミック電子部品。
2. 【請求項２】 前記端子電極は、前記電子部品本体の前
   記端面に隣接する隣接面にまで延びる隣接面延長部を有
   し、前記隣接面延長部において、前記外層の端縁と前記
   端面との間の距離は、前記内層の端縁と前記端面との間
   の距離より長い、請求項１に記載のセラミック電子部
   品。
3. 【請求項３】 前記接続部は、前記電子部品本体の各前
   記端面の面方向の中心部に位置される、請求項１または
   ２に記載のセラミック電子部品。
4. 【請求項４】 前記内層と前記外層との間には、前記隙
   間を残した状態で多数の粒子が存在する、請求項１ない
   し３のいずれかに記載のセラミック電子部品。
5. 【請求項５】 複数の前記電子部品本体を備え、前記複
   数の電子部品本体は、各々の各前記端面を面方向に整列
   させた状態で積み重ねられ、前記接続部は、前記複数の
   電子部品本体の各前記内層を互いに接合するように形成
   されるとともに、前記外層は、前記複数の電子部品本体
   の各前記端面を共通に覆うように形成される、請求項１
   ないし４のいずれかに記載のセラミック電子部品。
6. 【請求項６】 チップ状の電子部品本体と、前記電子部
   品本体の少なくとも各端面上にそれぞれ形成される端子
   電極とを備え、各前記端子電極は、導電性の接続部を介
   して互いに部分的に接合されている内層と外層とを有す
   る少なくとも２層構造を有する、セラミック電子部品を
   製造する方法であって、 前記電子部品本体を用意する工程と、 前記電子部品本体の少なくとも各前記端面上に前記内層
   を形成する工程と、 前記接続部を形成すべき領域を除き、少なくとも前記内
   層を覆うように、焼成により焼失する物質を含有する焼
   失膜を形成する工程と、前記接続部を形成すべき領域を除いて形成された 前記焼
   失膜を覆うように、かつ前記接続部を形成すべき領域に
   おいて前記内層に直接接触させるように、焼成により前
   記外層となる導電性ペーストからなる外層膜を形成する
   工程と、 前記焼失膜および前記外層膜を焼成する工程とを備え
   る、セラミック電子部品の製造方法。
7. 【請求項７】 チップ状の電子部品本体と、前記電子部
   品本体の少なくとも各端面上にそれぞれ形成される端子
   電極とを備え、各前記端子電極は、導電性の接続部を介
   して互いに部分的に接合されている内層と外層とを有す
   る少なくとも２層構造を有する、セラミック電子部品を
   製造する方法であって、 前記電子部品本体を用意する工程と、 前記電子部品本体の少なくとも各前記端面上に前記内層
   を形成する工程と、 前記接続部を形成するため、前記内層上に部分的に導体
   を付与する工程と、 前記接続部を形成すべき領域を除き、少なくとも前記内
   層を覆うように、焼成により焼失する物質を含有する焼
   失膜を形成する工程と、 前記焼失膜を覆いかつ前記導体に接触させるように、焼
   成により前記外層となる導電性ペーストからなる外層膜
   を形成する工程と、 前記焼失膜および前記外層膜を焼成する工程とを備え
   る、セラミック電子部品の製造方法。
8. 【請求項８】 前記焼失膜は、前記焼失する物質に加え
   て焼成後も隙間を残して残留する物質の粒子を含有す
   る、請求項６または７に記載のセラミック電子部品の製
   造方法。
9. 【請求項９】 前記残留する物質の粒子と同質の粒子
   は、前記外層となる導電性ペーストにも含有される、請
   求項８に記載のセラミック電子部品の製造方法。