JP3363964B2 - 表示装置及びそれに用いる補正回路 - Google Patents
表示装置及びそれに用いる補正回路Info
- Publication number
- JP3363964B2 JP3363964B2 JP23656493A JP23656493A JP3363964B2 JP 3363964 B2 JP3363964 B2 JP 3363964B2 JP 23656493 A JP23656493 A JP 23656493A JP 23656493 A JP23656493 A JP 23656493A JP 3363964 B2 JP3363964 B2 JP 3363964B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- display device
- deflection
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
- H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ビデオ情報を表示する
表示管と、少なくとも１個のライン偏向コイル及び少な
くとも１個のフィールド偏向コイルと、ライン偏向信号
を前記ライン偏向コイルに供給する第１の出力端子及び
フィールド偏向信号を前記フィールド偏向コイルに供給
する第２の出力端子を有する偏向装置と、第１クロック
信号の制御の下で前記ビデオ情報を受信及び記憶する入
力端子と、変調可能な第２クロック信号の制御の下で前
記表示管に供給する前記ビデオ情報を読み取る出力端子
とを有するメモリと、ライン偏向電流に関連する入力信
号を受信する入力端子、前記メモリに供給する前記第２
クロック信号を発生させる変調可能なクロック発生器及
び前記第２クロック信号を前記メモリに供給する出力端
子を有し、前記表示管のビデオ情報の表示上の位置誤差
を補正する補正回路とを具える表示装置に関するもので
ある。本発明はまた、表示装置に用いる補正回路に関す
るものである。
表示管と、少なくとも１個のライン偏向コイル及び少な
くとも１個のフィールド偏向コイルと、ライン偏向信号
を前記ライン偏向コイルに供給する第１の出力端子及び
フィールド偏向信号を前記フィールド偏向コイルに供給
する第２の出力端子を有する偏向装置と、第１クロック
信号の制御の下で前記ビデオ情報を受信及び記憶する入
力端子と、変調可能な第２クロック信号の制御の下で前
記表示管に供給する前記ビデオ情報を読み取る出力端子
とを有するメモリと、ライン偏向電流に関連する入力信
号を受信する入力端子、前記メモリに供給する前記第２
クロック信号を発生させる変調可能なクロック発生器及
び前記第２クロック信号を前記メモリに供給する出力端
子を有し、前記表示管のビデオ情報の表示上の位置誤差
を補正する補正回路とを具える表示装置に関するもので
ある。本発明はまた、表示装置に用いる補正回路に関す
るものである。
【０００２】
【従来の技術】この種の表示装置及び補正回路は米国特
許明細書第4,673,986 号から既知である。この既知の表
示装置では幾何学的モデルを幾何学的に補正するのに用
い、この補正を行うに当たり、ライン偏向電流に関連す
る信号を第１の入力端子にて受信し、かつ、偏向装置に
よって発生したフィールド偏向信号を第２の入力端子に
て受信する。この幾何学的モデルは、これらの入力信号
を基準にして幾何学的に補正された偏向信号を決定す
る。この既知の表示装置では、変調可能なクロック発生
器への制御信号を、偏向装置によって発生したライン偏
向信号及び幾何学的モデルの出力端子を介して帰還され
た信号を基準にして決定する。
許明細書第4,673,986 号から既知である。この既知の表
示装置では幾何学的モデルを幾何学的に補正するのに用
い、この補正を行うに当たり、ライン偏向電流に関連す
る信号を第１の入力端子にて受信し、かつ、偏向装置に
よって発生したフィールド偏向信号を第２の入力端子に
て受信する。この幾何学的モデルは、これらの入力信号
を基準にして幾何学的に補正された偏向信号を決定す
る。この既知の表示装置では、変調可能なクロック発生
器への制御信号を、偏向装置によって発生したライン偏
向信号及び幾何学的モデルの出力端子を介して帰還され
た信号を基準にして決定する。
【０００３】
【発明が解決しようとする課題】（伝送される）ビデオ
信号の定義では、画像を、一定速度の書込みスポット
（すなわち電子ビームが蛍光層に当たる位置）で直交パ
ターンに走査して表示すると仮定している。理論的に
は、ライン偏向磁界及びフィールド偏向磁界をそれぞ
れ、15625 Hz及び50Hzの鋸波状とする。しかしながら、
表示管の形状が原因（すなわち表示スクリーンが平面す
ぎる）で矩形画像を形成できない。この画像は糸巻歪み
を受けたものとなり、スポット速度の水平成分及び垂直
成分も一定とならない。幾何学的な誤差の他の原因とし
て、１個又は複数個の電子銃の位置（表示スクリーンに
非常に近すぎるすなわち表示スクリーンが平面すぎ
る）、ライン偏向コイル及びフィールド偏向コイルの偏
向磁界の形状、ブリージングと称する現象を生ずる高電
圧(EHT) の変化に起因する偏向感度の変化及びライン偏
向電流とフィールド偏向電流の理想的でない波形があ
る。したがって画像が幾何学的に歪んだ形状で表示され
る。
信号の定義では、画像を、一定速度の書込みスポット
（すなわち電子ビームが蛍光層に当たる位置）で直交パ
ターンに走査して表示すると仮定している。理論的に
は、ライン偏向磁界及びフィールド偏向磁界をそれぞ
れ、15625 Hz及び50Hzの鋸波状とする。しかしながら、
表示管の形状が原因（すなわち表示スクリーンが平面す
ぎる）で矩形画像を形成できない。この画像は糸巻歪み
を受けたものとなり、スポット速度の水平成分及び垂直
成分も一定とならない。幾何学的な誤差の他の原因とし
て、１個又は複数個の電子銃の位置（表示スクリーンに
非常に近すぎるすなわち表示スクリーンが平面すぎ
る）、ライン偏向コイル及びフィールド偏向コイルの偏
向磁界の形状、ブリージングと称する現象を生ずる高電
圧(EHT) の変化に起因する偏向感度の変化及びライン偏
向電流とフィールド偏向電流の理想的でない波形があ
る。したがって画像が幾何学的に歪んだ形状で表示され
る。
【０００４】スポット速度の一致は、ライン偏向電流及
びフィールド偏向電流を鋸波状とする代わりに正弦波形
状とすることにより（常に）改善される。これをＳ字補
正と称する。しかしながら、水平偏向電流は減衰された
正弦波形状を有するので、（非対称な）直線性が補正さ
れた状態となる。したがって、常に補正されたままの高
次の誤差となる。
びフィールド偏向電流を鋸波状とする代わりに正弦波形
状とすることにより（常に）改善される。これをＳ字補
正と称する。しかしながら、水平偏向電流は減衰された
正弦波形状を有するので、（非対称な）直線性が補正さ
れた状態となる。したがって、常に補正されたままの高
次の誤差となる。
【０００５】さらに、入来ビデオ信号のライン周波数が
変化するので、幾何学的な画像形状が妨害される。水平
偏向電流を適合させることによって幾何学的な誤差を補
正することは容易でない。実際、非常に高い電圧及び非
常に大きな電流がライン偏向コイルに発生し、多大のエ
ネルギーが発生する。その結果、電流の制御が難しくな
り、使用する素子が大型となり、高価となり、さらに加
熱され、損傷しやすくなる。
変化するので、幾何学的な画像形状が妨害される。水平
偏向電流を適合させることによって幾何学的な誤差を補
正することは容易でない。実際、非常に高い電圧及び非
常に大きな電流がライン偏向コイルに発生し、多大のエ
ネルギーが発生する。その結果、電流の制御が難しくな
り、使用する素子が大型となり、高価となり、さらに加
熱され、損傷しやすくなる。
【０００６】幾何学的な補正の他の方法として、偏向電
流を補正するのをやめて、代わりにビデオ信号を適合さ
せる方法があり、この場合補正情報を補正位置に書き込
む。水平方向の補正は最も必要かつ簡単であるが、その
理由はこの場合情報を１ライン内で移動するだけでよい
からである。これをクロック変調と称する。代わりに、
新しい画素成分を複数の隣接する画素成分に基づいて算
定することができ、これを走査速度変換と称する。
流を補正するのをやめて、代わりにビデオ信号を適合さ
せる方法があり、この場合補正情報を補正位置に書き込
む。水平方向の補正は最も必要かつ簡単であるが、その
理由はこの場合情報を１ライン内で移動するだけでよい
からである。これをクロック変調と称する。代わりに、
新しい画素成分を複数の隣接する画素成分に基づいて算
定することができ、これを走査速度変換と称する。
【０００７】上述した特許明細書に記載された回路には
クロック変調器を用い、このクロック変調器は、ライン
変調信号を無変化（無補正の）形態でライン変調コイル
に供給する。ライン偏向に関連する信号を補正回路に供
給する。この信号、（ライン）偏向装置の出力端子にお
ける信号及びハードウェアの幾何学的モデルを基準にし
て、補正回路は位置誤差信号を決定する。この位置誤差
信号を、入力信号として、クロック発生器に供給し、こ
のクロック発生器が、ビデオ信号をメモリから読み出す
速度を決定する。
クロック変調器を用い、このクロック変調器は、ライン
変調信号を無変化（無補正の）形態でライン変調コイル
に供給する。ライン偏向に関連する信号を補正回路に供
給する。この信号、（ライン）偏向装置の出力端子にお
ける信号及びハードウェアの幾何学的モデルを基準にし
て、補正回路は位置誤差信号を決定する。この位置誤差
信号を、入力信号として、クロック発生器に供給し、こ
のクロック発生器が、ビデオ信号をメモリから読み出す
速度を決定する。
【０００８】この既知の補正回路の欠点は、幾何学的な
補正を、二つの入力信号の関数を発生させるアナログ計
算回路により実行することである。この補正は、非常に
単純な幾何学的な誤差を有する表示管においてのみ可能
であり、したがってこれは現実的な解決ではない。この
既知の補正回路の他の欠点は、不正確で高価であり、か
つ、この補正回路の性能は補正回路の素子に非常に依存
するということである。本発明の目的は特に、上述した
欠点を有さない表示装置及び補正回路を提供することで
ある。
補正を、二つの入力信号の関数を発生させるアナログ計
算回路により実行することである。この補正は、非常に
単純な幾何学的な誤差を有する表示管においてのみ可能
であり、したがってこれは現実的な解決ではない。この
既知の補正回路の他の欠点は、不正確で高価であり、か
つ、この補正回路の性能は補正回路の素子に非常に依存
するということである。本発明の目的は特に、上述した
欠点を有さない表示装置及び補正回路を提供することで
ある。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明の表示装置は、前記ライン偏向信号に関連す
る基準信号を発生させる波形発生器を含み、前記メモリ
は、前記第１クロック信号の制御の下で前記基準信号を
記憶し、かつ、前記第２クロック信号の制御の下で前記
メモリから前記第２クロック信号で変調された前記基準
信号を読み出すセクションを有し、この変調された基準
信号を第２入力信号として前記補正回路に供給すること
を特徴とするものである。
に、本発明の表示装置は、前記ライン偏向信号に関連す
る基準信号を発生させる波形発生器を含み、前記メモリ
は、前記第１クロック信号の制御の下で前記基準信号を
記憶し、かつ、前記第２クロック信号の制御の下で前記
メモリから前記第２クロック信号で変調された前記基準
信号を読み出すセクションを有し、この変調された基準
信号を第２入力信号として前記補正回路に供給すること
を特徴とするものである。
【００１０】本発明の利点は特に、複数の大信号素子
（すなわち集積不可能な素子）を小信号素子（すなわち
集積可能な素子）に置き換えることができ、その結果コ
ストを減少し、信頼性が高くなり、電力消失が少なくな
り、要求される表示装置のスペースが小さくなる。
（すなわち集積不可能な素子）を小信号素子（すなわち
集積可能な素子）に置き換えることができ、その結果コ
ストを減少し、信頼性が高くなり、電力消失が少なくな
り、要求される表示装置のスペースが小さくなる。
【００１１】小信号解決方法の他の利点は、所要の補正
をプログラム制御できるので、この方法はより柔軟性に
富むということである。
をプログラム制御できるので、この方法はより柔軟性に
富むということである。
【００１２】本発明の表示装置の実施例では、前記補正
回路は、前記二つの入力信号に依存した制御信号を変調
可能なクロック発生器に供給するように構成する。
回路は、前記二つの入力信号に依存した制御信号を変調
可能なクロック発生器に供給するように構成する。
【００１３】この実施例の利点は、変調可能なクロック
発生器を帰還ループに含むことであり、したがって変調
可能なクロック発生器の特性の信頼性に厳格な要求を課
す必要がなくなることにある。
発生器を帰還ループに含むことであり、したがって変調
可能なクロック発生器の特性の信頼性に厳格な要求を課
す必要がなくなることにある。
【００１４】本発明の表示装置の他の実施例では、前記
補正回路は、前記二つの入力信号を受信する２個の入力
端子及び前記変調可能なクロック発生器に前記制御信号
を供給する出力端子を有する差動増幅器を具えるものと
する。
補正回路は、前記二つの入力信号を受信する２個の入力
端子及び前記変調可能なクロック発生器に前記制御信号
を供給する出力端子を有する差動増幅器を具えるものと
する。
【００１５】本発明の表示装置の他の実施例では、前記
波形発生器は前記フィールド偏向信号も発生するように
構成し、このフィールド偏向信号を、前記第１クロック
信号の制御の下で前記メモリの追加の入力端子を介して
前記メモリに書き込むとともに前記第２クロック信号で
変調して前記メモリから読み出し、前記フィールド変調
コイルに供給するようにする。一般に、電流増幅器をメ
モリとフィールド偏向コイルのと間に配置する。
波形発生器は前記フィールド偏向信号も発生するように
構成し、このフィールド偏向信号を、前記第１クロック
信号の制御の下で前記メモリの追加の入力端子を介して
前記メモリに書き込むとともに前記第２クロック信号で
変調して前記メモリから読み出し、前記フィールド変調
コイルに供給するようにする。一般に、電流増幅器をメ
モリとフィールド偏向コイルのと間に配置する。
【００１６】
【実施例】本発明を、以下に示す実施例を参照して詳細
に説明する。図１に、入力ビデオ信号Ｖinを受信する入
力端子１を有する表示装置Ｗを示す。入力ビデオ信号Ｖ
inを、例えばＹＵＶ信号又はＲＧＢ信号としてもよい。
この場合入力端子１を、３入力端子とする。メモリ３を
入力端子１に接続する。メモリ３は、入力端子4.1 に供
給される第１クロック信号clk1の制御の下で（入力）ビ
デオ信号を記憶する。次に、（出力）ビデオ信号Ｖout
を、入力端子4.2 に供給される第２クロック信号clk2の
制御の下で（若干時間後）読み出し、出力端子５に供給
する。メモリ３は、例えば二つのラインメモリを具え、
この場合、ビデオラインを（第１クロック信号clk1の制
御の下で）一方のラインメモリに書き込むと同時に、前
のビデオラインを（第２クロック信号clk2の制御の下
で）もう一方のラインメモリから読み出す。ラインメモ
リの代わりに、メモリ３は例えばフィールドメモリを具
えてもよい。ビデオ情報を、非同期デュアルポートメモ
リとしてメモリ３を動作させることによって、書込みと
読出しを同時に行うことができる。メモリ３の出力端子
５を、（カラー表示管では３本の）表示管９の制御電極
７に結合する。ビデオ信号Ｖout を、表示管９の表示ス
クリーン１１に表示する。表示管９は、ビデオ信号Ｖ
out に依存した強度の１本又は複数本の電子ビームを発
生させる。通常、前記１本又は複数本の電子ビームを、
ライン偏向コイルＬl 及びフィールド偏向コイルＬr に
よって偏向する。ライン偏向コイルＬl 及びフィールド
偏向コイルＬr を、偏向装置１５の出力端子１３及び１
４にそれぞれ結合し、端子１７及び１９でライン偏向信
号及びフィールド偏向信号をそれぞれ受信する。ライン
偏向信号及びフィールド偏向信号を、EHT の変化に対し
て補正することができるが、ここではこれ以上説明しな
い。
に説明する。図１に、入力ビデオ信号Ｖinを受信する入
力端子１を有する表示装置Ｗを示す。入力ビデオ信号Ｖ
inを、例えばＹＵＶ信号又はＲＧＢ信号としてもよい。
この場合入力端子１を、３入力端子とする。メモリ３を
入力端子１に接続する。メモリ３は、入力端子4.1 に供
給される第１クロック信号clk1の制御の下で（入力）ビ
デオ信号を記憶する。次に、（出力）ビデオ信号Ｖout
を、入力端子4.2 に供給される第２クロック信号clk2の
制御の下で（若干時間後）読み出し、出力端子５に供給
する。メモリ３は、例えば二つのラインメモリを具え、
この場合、ビデオラインを（第１クロック信号clk1の制
御の下で）一方のラインメモリに書き込むと同時に、前
のビデオラインを（第２クロック信号clk2の制御の下
で）もう一方のラインメモリから読み出す。ラインメモ
リの代わりに、メモリ３は例えばフィールドメモリを具
えてもよい。ビデオ情報を、非同期デュアルポートメモ
リとしてメモリ３を動作させることによって、書込みと
読出しを同時に行うことができる。メモリ３の出力端子
５を、（カラー表示管では３本の）表示管９の制御電極
７に結合する。ビデオ信号Ｖout を、表示管９の表示ス
クリーン１１に表示する。表示管９は、ビデオ信号Ｖ
out に依存した強度の１本又は複数本の電子ビームを発
生させる。通常、前記１本又は複数本の電子ビームを、
ライン偏向コイルＬl 及びフィールド偏向コイルＬr に
よって偏向する。ライン偏向コイルＬl 及びフィールド
偏向コイルＬr を、偏向装置１５の出力端子１３及び１
４にそれぞれ結合し、端子１７及び１９でライン偏向信
号及びフィールド偏向信号をそれぞれ受信する。ライン
偏向信号及びフィールド偏向信号を、EHT の変化に対し
て補正することができるが、ここではこれ以上説明しな
い。
【００１７】ライン偏向コイルＬl の端子１７の反対側
に、測定用抵抗Ｒm を結合する。抵抗の代わりに測定用
変成器を用いてもよい。ライン偏向コイルＬl と測定用
抵抗Ｒm との接続点に補正回路２７の入力端子２１を結
合する。ライン偏向回路を図２においてさらに詳しく説
明する。
に、測定用抵抗Ｒm を結合する。抵抗の代わりに測定用
変成器を用いてもよい。ライン偏向コイルＬl と測定用
抵抗Ｒm との接続点に補正回路２７の入力端子２１を結
合する。ライン偏向回路を図２においてさらに詳しく説
明する。
【００１８】（出力端子がライン偏向電流の基準信号Il
ref を供給する）偏向装置１５の出力端子１２をメモリ
３の第２の入力端子２に結合する。入力端子２における
信号を、第１クロック信号clk1の制御の下でメモリ３に
書き込み、その次に第２クロック信号clk2の制御の下で
読み出し、出力端子６に供給する。出力端子６を補正回
路２７の第２の入力端子２３に接続する。補正回路２７
は（入力端子２１及び２３における）二つの入力信号を
基準にして変調されたクロック信号を決定して発生さ
せ、メモリ３の入力端子4.2 における第２クロック信号
clk2として出力端子２５にこのクロック信号を供給す
る。この場合第２クロック信号の変調は必要な幾何学的
な補正に依存する。
ref を供給する）偏向装置１５の出力端子１２をメモリ
３の第２の入力端子２に結合する。入力端子２における
信号を、第１クロック信号clk1の制御の下でメモリ３に
書き込み、その次に第２クロック信号clk2の制御の下で
読み出し、出力端子６に供給する。出力端子６を補正回
路２７の第２の入力端子２３に接続する。補正回路２７
は（入力端子２１及び２３における）二つの入力信号を
基準にして変調されたクロック信号を決定して発生さ
せ、メモリ３の入力端子4.2 における第２クロック信号
clk2として出力端子２５にこのクロック信号を供給す
る。この場合第２クロック信号の変調は必要な幾何学的
な補正に依存する。
【００１９】多くの場合、第１クロック信号clk1は、水
平同期信号及び垂直同期信号によって制御されるクロッ
ク発生器（図１に図示せず）によって発生させる。
平同期信号及び垂直同期信号によって制御されるクロッ
ク発生器（図１に図示せず）によって発生させる。
【００２０】ほとんどの場合偏向装置１５は同期信号
（水平（ライン）同期信号及び垂直（フィールド）同期
信号、図１に図示せず、図２で詳細に説明する。）によ
り制御する。
（水平（ライン）同期信号及び垂直（フィールド）同期
信号、図１に図示せず、図２で詳細に説明する。）によ
り制御する。
【００２１】図２に、表示装置Ｗの実施例をさらに詳し
く説明する。図１と同一の参照番号を付した構成部分
は、対応する機能を有する。
く説明する。図１と同一の参照番号を付した構成部分
は、対応する機能を有する。
【００２２】本実施例では、入力ビデオ信号Ｖinを通常
の三つのＲ，Ｇ及びＢ成分に分割し、メモリ３はこの場
合ビデオ信号を受信する３個の入力端子1.R 、1.G 及び
1.Bを有する。図１と同様に、ビデオ信号Ｖinを、メモ
リ３の入力端子4.1 に供給する第１クロック信号clk1の
制御の下で書き込む。
の三つのＲ，Ｇ及びＢ成分に分割し、メモリ３はこの場
合ビデオ信号を受信する３個の入力端子1.R 、1.G 及び
1.Bを有する。図１と同様に、ビデオ信号Ｖinを、メモ
リ３の入力端子4.1 に供給する第１クロック信号clk1の
制御の下で書き込む。
【００２３】（補正回路２７からの）第２クロック信号
clk2の制御の下で、ビデオ情報Ｖou t を読み出すととも
に３個の出力端子5.R 、5.G 及び5.B に供給し、ビデオ
情報を表示管９に表示する。これら３個の出力端子5.R
、5.G 及び5.B を表示管９の３個の制御電極7.R 、7.G
及び7.B に接続する。
clk2の制御の下で、ビデオ情報Ｖou t を読み出すととも
に３個の出力端子5.R 、5.G 及び5.B に供給し、ビデオ
情報を表示管９に表示する。これら３個の出力端子5.R
、5.G 及び5.B を表示管９の３個の制御電極7.R 、7.G
及び7.B に接続する。
【００２４】表示装置Ｗは（入力）ビデオ信号Ｖinだけ
でなく、水平（ライン）同期信号Ｈ sync及び垂直（フィ
ールド）同期信号Ｖsyncも受信する。これらの同期信号
を偏向装置１５に供給する。偏向コイル１５は波形発生
器15.1を具える。波形発生器15.1は、水平同期信号Ｈ
sync及び垂直同期信号Ｖsyncの制御の下でライン偏向電
流の基準信号Ilref を発生させる。基準信号Ilref を、
偏向装置１５の出力端子１２を介してメモリ３の入力端
子２に供給する。波形発生器15.1の第２の出力端子はフ
ィールド偏向信号Ｉr を発生させる。フィールド偏向信
号Ｉr を、偏向装置１５の出力端子１４及び出力増幅器
８を介してフィールド偏向コイルＬr の端子１９に供給
する。波形発生器15.1は例えば、用いられる表示管の型
に応じて、表示装置Ｗに用いる表示管９への理想的な水
平偏向信号及び垂直偏向信号を決定する機能を有しても
よい。波形発生器15.1はまた、例えば（場合によって
は）所要の左右方向の変調をできる。
でなく、水平（ライン）同期信号Ｈ sync及び垂直（フィ
ールド）同期信号Ｖsyncも受信する。これらの同期信号
を偏向装置１５に供給する。偏向コイル１５は波形発生
器15.1を具える。波形発生器15.1は、水平同期信号Ｈ
sync及び垂直同期信号Ｖsyncの制御の下でライン偏向電
流の基準信号Ilref を発生させる。基準信号Ilref を、
偏向装置１５の出力端子１２を介してメモリ３の入力端
子２に供給する。波形発生器15.1の第２の出力端子はフ
ィールド偏向信号Ｉr を発生させる。フィールド偏向信
号Ｉr を、偏向装置１５の出力端子１４及び出力増幅器
８を介してフィールド偏向コイルＬr の端子１９に供給
する。波形発生器15.1は例えば、用いられる表示管の型
に応じて、表示装置Ｗに用いる表示管９への理想的な水
平偏向信号及び垂直偏向信号を決定する機能を有しても
よい。波形発生器15.1はまた、例えば（場合によって
は）所要の左右方向の変調をできる。
【００２５】水平同期信号Ｈsyncを、第１の位相同期ル
ープ（例えば大きな時定数を有するPLL ) 15.2にも供給
する。第１のPLL15.2 の第２の入力端子は、（このルー
プの）出力端子から信号を受信する。第１のPLL15.2 の
出力端子はさらに、（第１のPLL15.2 より小さい時定数
を有する）第２のPLL15.3 の第１の入力端子に接続し、
第２のPLL15.3 は、測定用コイルＬm に接続した第２の
入力端子を有する。測定用コイルＬm は、接地基準点に
接続した他の端子を有する。測定用コイルＬmの代わり
に、第２のPLL15.3 の第２の入力端子を変成器Ｔの一次
巻線ＬP に接続してもよい。第２のPLL15.3 の出力端子
を、制御回路15.4を介して偏向装置１５の出力端子１３
に結合する。出力端子１３をライン偏向トランジスタTR
に接続する。ライン偏向トランジスタTRのエミッタを接
地基準点に接続する。ライン偏向トランジスタTRのコレ
クタを変成器Ｔの一次巻線ＬP に接続し、変成器Ｔの一
次巻線ＬP は電源Ｂに接続した他の端子を有する。一次
巻線ＬP 及び測定用コイルＬm を例えば同一の鉄心に巻
き、第２のPLL15.3 の第２の入力信号として帰線信号を
得る。
ープ（例えば大きな時定数を有するPLL ) 15.2にも供給
する。第１のPLL15.2 の第２の入力端子は、（このルー
プの）出力端子から信号を受信する。第１のPLL15.2 の
出力端子はさらに、（第１のPLL15.2 より小さい時定数
を有する）第２のPLL15.3 の第１の入力端子に接続し、
第２のPLL15.3 は、測定用コイルＬm に接続した第２の
入力端子を有する。測定用コイルＬm は、接地基準点に
接続した他の端子を有する。測定用コイルＬmの代わり
に、第２のPLL15.3 の第２の入力端子を変成器Ｔの一次
巻線ＬP に接続してもよい。第２のPLL15.3 の出力端子
を、制御回路15.4を介して偏向装置１５の出力端子１３
に結合する。出力端子１３をライン偏向トランジスタTR
に接続する。ライン偏向トランジスタTRのエミッタを接
地基準点に接続する。ライン偏向トランジスタTRのコレ
クタを変成器Ｔの一次巻線ＬP に接続し、変成器Ｔの一
次巻線ＬP は電源Ｂに接続した他の端子を有する。一次
巻線ＬP 及び測定用コイルＬm を例えば同一の鉄心に巻
き、第２のPLL15.3 の第２の入力信号として帰線信号を
得る。
【００２６】変成器Ｔの二次巻線Ｌs を、例えば表示管
９に要求されるEHT を発生させるのに用いる。EHT を別
個に発生させる他の実施例では、通常変成器Ｔを簡単な
コイルに置き換えることができる。
９に要求されるEHT を発生させるのに用いる。EHT を別
個に発生させる他の実施例では、通常変成器Ｔを簡単な
コイルに置き換えることができる。
【００２７】通常ライン偏向回路では、フリーホィール
ダイオードＤ及び帰線キャパシタＣ f をライン偏向トラ
ンジスタTRの両端間に接続する。ライン偏向コイル
Ｌl 、帰線キャパシタＣs （Ｓ字補正キャパシタ）及び
測定用抵抗Ｒm を、ライン偏向トランジスタTRのコレク
タと一次巻線ＬP との接続点に直列接続し、一方帰線キ
ャパシタＣs に接続していない方の測定用抵抗Ｒm の端
子を接地基準点に接続する。
ダイオードＤ及び帰線キャパシタＣ f をライン偏向トラ
ンジスタTRの両端間に接続する。ライン偏向コイル
Ｌl 、帰線キャパシタＣs （Ｓ字補正キャパシタ）及び
測定用抵抗Ｒm を、ライン偏向トランジスタTRのコレク
タと一次巻線ＬP との接続点に直列接続し、一方帰線キ
ャパシタＣs に接続していない方の測定用抵抗Ｒm の端
子を接地基準点に接続する。
【００２８】ライン偏向コイルＬl は、例えば２個の別
個のコイルを具えてもよく、ライン偏向コイルＬl を実
際上常に表示管９のネックに接続する。簡単のために、
本実施例ではライン偏向コイルを表示管に近接して図示
していない。
個のコイルを具えてもよく、ライン偏向コイルＬl を実
際上常に表示管９のネックに接続する。簡単のために、
本実施例ではライン偏向コイルを表示管に近接して図示
していない。
【００２９】帰線キャパシタＣs と測定用抵抗Ｒm の接
続点に補正回路２７の入力端子２１を接続する。補正回
路２７の入力端子２３は、メモリ３の出力端子６から変
調された信号を受信する。入力端子２１及び２３を差動
増幅器27.1の２個の入力端子に接続する。差動増幅器2
7.1の出力は、電圧制御発振器(VCO) 27.2の制御入力
に、二つの入力信号の増幅された差を供給する。VCO27.
2 の出力端子を補正回路２７の出力端子２５に接続す
る。出力端子２５は第２クロック信号clk2を発生させ
る。また出力端子２５をメモリ３の入力端子4.2 に接続
する。
続点に補正回路２７の入力端子２１を接続する。補正回
路２７の入力端子２３は、メモリ３の出力端子６から変
調された信号を受信する。入力端子２１及び２３を差動
増幅器27.1の２個の入力端子に接続する。差動増幅器2
7.1の出力は、電圧制御発振器(VCO) 27.2の制御入力
に、二つの入力信号の増幅された差を供給する。VCO27.
2 の出力端子を補正回路２７の出力端子２５に接続す
る。出力端子２５は第２クロック信号clk2を発生させ
る。また出力端子２５をメモリ３の入力端子4.2 に接続
する。
【００３０】補正回路２７の動作を以下詳細に説明す
る。波形発生器15.1により発生する水平偏向電流の基準
信号Ilref は、入来ビデオ信号Ｖinと同一の遅延等を受
けている。これらの信号（Ilref 、Ｉr とＲ、Ｇ及び
Ｂ）を表示管９に直接供給できる場合、表示スクリーン
１１に幾何学的に完全な画像を表示する。これらの信号
を表示管９に直接供給する代わりに、信号（３チャネル
ビデオ信号Ｒ、Ｇ及びＢと水平電流の基準信号Ilref ）
をメモリ３（例えば非同期デュアルポートメモリ）の４
個の入力端子（1.R 、1.G 、1.B 及び２）に供給する。
ここで一定のクロック（例えば、同期信号に同期した第
１クロック信号clk1）でこれらの信号を書き込む。メモ
リ３の出力端子5.R 、5.B 、5.G 及び６において、これ
ら四つの信号を若干時間後に、出力ビデオ信号Ｖout 及
び変調された基準信号として発生させる。これらの複合
信号のタイミングはこの場合変調可能な読み出しクロッ
ク周波数（第２クロック信号clk2）に依存する。偏向装
置１５の出力端子１３は、ライン偏向トランジスタTRに
ライン偏向信号を供給する。
る。波形発生器15.1により発生する水平偏向電流の基準
信号Ilref は、入来ビデオ信号Ｖinと同一の遅延等を受
けている。これらの信号（Ilref 、Ｉr とＲ、Ｇ及び
Ｂ）を表示管９に直接供給できる場合、表示スクリーン
１１に幾何学的に完全な画像を表示する。これらの信号
を表示管９に直接供給する代わりに、信号（３チャネル
ビデオ信号Ｒ、Ｇ及びＢと水平電流の基準信号Ilref ）
をメモリ３（例えば非同期デュアルポートメモリ）の４
個の入力端子（1.R 、1.G 、1.B 及び２）に供給する。
ここで一定のクロック（例えば、同期信号に同期した第
１クロック信号clk1）でこれらの信号を書き込む。メモ
リ３の出力端子5.R 、5.B 、5.G 及び６において、これ
ら四つの信号を若干時間後に、出力ビデオ信号Ｖout 及
び変調された基準信号として発生させる。これらの複合
信号のタイミングはこの場合変調可能な読み出しクロッ
ク周波数（第２クロック信号clk2）に依存する。偏向装
置１５の出力端子１３は、ライン偏向トランジスタTRに
ライン偏向信号を供給する。
【００３１】本発明によれば、メモリ３によって歪まさ
れた（遅延された）偏向電流の基準信号と実際の偏向電
流とを（制御手段すなわち、例えば、差動増幅器によっ
て）互いに比較し、読み出しクロックの周波数（第２ク
ロック信号clk2）を、例えばVCO によって、これらの電
流信号の差が最小となるように補正する。したがって変
調された電流の基準信号と偏向電流とは等しくなる。ビ
デオ信号及び偏向電流の基準信号をメモリ３内で処理し
た後には、これらの信号はタイミングに関しては一致し
たままとなるので、この場合ビデオ信号も実際の偏向電
流に一致している。（少なくともIlref が完全である場
合）画像の幾何学的図形はこの場合完全となる。
れた（遅延された）偏向電流の基準信号と実際の偏向電
流とを（制御手段すなわち、例えば、差動増幅器によっ
て）互いに比較し、読み出しクロックの周波数（第２ク
ロック信号clk2）を、例えばVCO によって、これらの電
流信号の差が最小となるように補正する。したがって変
調された電流の基準信号と偏向電流とは等しくなる。ビ
デオ信号及び偏向電流の基準信号をメモリ３内で処理し
た後には、これらの信号はタイミングに関しては一致し
たままとなるので、この場合ビデオ信号も実際の偏向電
流に一致している。（少なくともIlref が完全である場
合）画像の幾何学的図形はこの場合完全となる。
【００３２】水平幾何学補正の品質はこの場合、水平方
向の偏向電流の実際の波形に依存しない。原理的には、
この電流を補正するすべての既存の回路素子を省いても
よい。
向の偏向電流の実際の波形に依存しない。原理的には、
この電流を補正するすべての既存の回路素子を省いても
よい。
【００３３】入来ビデオ信号に対する実際の偏向電流の
位相は、平均して、メモリ容量の半分が満たされように
最適に調整される。この位相は急速に制御できないため
（すなわちライン偏向回路が低速であるため）、瞬時的
な偏差が発生しうる。満足な制御が行われ、かつ、メモ
リが十分大きければ、このメモリによりこれらの時間軸
誤差を補正することもできる。
位相は、平均して、メモリ容量の半分が満たされように
最適に調整される。この位相は急速に制御できないため
（すなわちライン偏向回路が低速であるため）、瞬時的
な偏差が発生しうる。満足な制御が行われ、かつ、メモ
リが十分大きければ、このメモリによりこれらの時間軸
誤差を補正することもできる。
【００３４】幾多の変更が可能である。出力クロック
を、VCO なしでも、例えばコンパレータによって発生さ
せてもよい。このコンパレータは、二つの信号の差が非
常に大きくなると、パルス（エッジ）を発生させる。閉
制御ループはこのとき最大速度で応答することができ
る。
を、VCO なしでも、例えばコンパレータによって発生さ
せてもよい。このコンパレータは、二つの信号の差が非
常に大きくなると、パルス（エッジ）を発生させる。閉
制御ループはこのとき最大速度で応答することができ
る。
【００３５】まず入来ビデオ信号の同期信号に同期して
発生され、次いでメモリ（例えば、非同期デュアルポー
トメモリ）によりメモリの読み出しクロックに応じて歪
まされた（変調された）水平偏向電流の基準信号を、代
わりに、メモリの読み出しクロックから直接発生させる
こともできる。
発生され、次いでメモリ（例えば、非同期デュアルポー
トメモリ）によりメモリの読み出しクロックに応じて歪
まされた（変調された）水平偏向電流の基準信号を、代
わりに、メモリの読み出しクロックから直接発生させる
こともできる。
【００３６】本発明の表示装置に用いる補正回路２７の
他の例としてコンパレータを用いてもよく、このコンパ
レータは入力端子に各ライン偏向信号及びメモリ内で遅
延された基準信号を受信し、出力に供給するクロック信
号を発生する。この回路において、このコンパレータは
自己発振回路として動作し、このコンパレータの動作に
よりクロック信号を発生する。
他の例としてコンパレータを用いてもよく、このコンパ
レータは入力端子に各ライン偏向信号及びメモリ内で遅
延された基準信号を受信し、出力に供給するクロック信
号を発生する。この回路において、このコンパレータは
自己発振回路として動作し、このコンパレータの動作に
よりクロック信号を発生する。
【００３７】上述した図示の実施例では、メモリは常に
２個のクロック入力端子有するものとして示してある。
代わりに、アドレス入力端子を有するメモリを用い、カ
ウンタを介してメモリにクロック信号を供給することも
できる。さらに本発明では、メモリがディジタルメモリ
であろうとアナログメモリであろうと問題とならない。
２個のクロック入力端子有するものとして示してある。
代わりに、アドレス入力端子を有するメモリを用い、カ
ウンタを介してメモリにクロック信号を供給することも
できる。さらに本発明では、メモリがディジタルメモリ
であろうとアナログメモリであろうと問題とならない。
【００３８】（遅延線等のようにより廉価な）逐次アク
セスメモリの代わりにランダムアクセスメモリ（RAM ）
を選択してもよい。
セスメモリの代わりにランダムアクセスメモリ（RAM ）
を選択してもよい。
【００３９】出力クロック信号（第２クロック信号clk
2）を変調する代わりに、メモリの入力クロック信号
（第１クロック信号clk1）を変調してもよく、又は二つ
のクロック信号を逆方向に変調してもよい。
2）を変調する代わりに、メモリの入力クロック信号
（第１クロック信号clk1）を変調してもよく、又は二つ
のクロック信号を逆方向に変調してもよい。
【００４０】信号Ilref 及びＩr はすべて幾何学的に完
全な画像を実現する補正を行うものであり、これらの補
正には、「ブリージング」と称する現象を生ずるEHT の
負荷変動の補正を含む。
全な画像を実現する補正を行うものであり、これらの補
正には、「ブリージング」と称する現象を生ずるEHT の
負荷変動の補正を含む。
【００４１】ライン偏向電流の形状における偏差に関連
する補正を自動的に実現でき、ライン偏向電流の形状は
もはや関係なくなる。既存の補正素子を随意にそのまま
残しても除去してもよい。
する補正を自動的に実現でき、ライン偏向電流の形状は
もはや関係なくなる。既存の補正素子を随意にそのまま
残しても除去してもよい。
【図１】本発明の表示装置の実施例を示す。
【図２】表示装置の実施例をさらに詳しく示す。
１，1.R,1.G,1.B,２，4.1,4.2,２１，２３ 入力端子
３ メモリ
５，5.R,5.G,5.B,６，１２，１３，１４，２５ 出力端
子 ７，7.R,7.G,7.B 制御電極 ８ 増幅器 ９ 表示管 １１ 表示スクリーン １５ 偏向装置 15.1 波形発生器 15.2,15.3 PLL 15.4 制御回路 １７，１９ 端子 ２７ 補正回路 27.1 差動増幅器 27.2 VCO Ｗ 表示装置 Ｖin 入力ビデオ信号 Ｖout 出力ビデオ信号 clk1 第１クロック信号 clk2 第２クロック信号 Ｌl ライン偏向コイル Ｌr フィールド偏向コイル Ｒm 測定用抵抗 Ilref 基準信号 Ｉr フィールド偏向信号 Ｈsync 水平同期信号 Ｖsync 垂直同期信号 Ｔ 変成器 Ｂ 電源 Ｃf ，Ｃs 帰線キャパシタ Ｄ フリーホィールダイオード Ｌm 測定用コイル Ｌp 一次巻線 Ｌs 二次巻線
子 ７，7.R,7.G,7.B 制御電極 ８ 増幅器 ９ 表示管 １１ 表示スクリーン １５ 偏向装置 15.1 波形発生器 15.2,15.3 PLL 15.4 制御回路 １７，１９ 端子 ２７ 補正回路 27.1 差動増幅器 27.2 VCO Ｗ 表示装置 Ｖin 入力ビデオ信号 Ｖout 出力ビデオ信号 clk1 第１クロック信号 clk2 第２クロック信号 Ｌl ライン偏向コイル Ｌr フィールド偏向コイル Ｒm 測定用抵抗 Ilref 基準信号 Ｉr フィールド偏向信号 Ｈsync 水平同期信号 Ｖsync 垂直同期信号 Ｔ 変成器 Ｂ 電源 Ｃf ，Ｃs 帰線キャパシタ Ｄ フリーホィールダイオード Ｌm 測定用コイル Ｌp 一次巻線 Ｌs 二次巻線
フロントページの続き
(72)発明者 イエルン フベルト ステッセン
オランダ国 5621 ベーアー アインド
ーフェン フルーネヴァウツウェッハ
１
(72)発明者 ジェムス ヨセフ アンソニー マコー
マック
オランダ国 5621 ベーアー アインド
ーフェン フルーネヴァウツウェッハ
１
(56)参考文献 特開 平２−228889（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 1/00 - 1/28
H04N 3/16 - 3/40
Claims (5)
- 【請求項１】 ビデオ情報を表示する表示管と、 少なくとも１個のライン偏向コイル及び少なくとも１個
のフィールド偏向コイルと、 ライン偏向信号を前記ライン偏向コイルに供給する第１
の出力端子及びフィールド偏向信号を前記フィールド偏
向コイルに供給する第２の出力端子を有する偏向装置
と、 第１クロック信号の制御の下で前記ビデオ情報を受信及
び記憶する入力端子と、変調可能な第２クロック信号の
制御の下で前記表示管に供給する前記ビデオ情報を読み
取る出力端子とを有するメモリと、 ライン偏向電流に関連する入力信号を受信する入力端
子、前記メモリに供給する前記第２クロック信号を発生
させる変調可能なクロック発生器及び前記第２クロック
信号を前記メモリに供給する出力端子を有し、前記表示
管のビデオ情報の表示上の位置誤差を補正する補正回路
とを具える表示装置において、 前記ライン偏向信号に関連する基準信号を発生させる波
形発生器を含み、 前記メモリは、前記第１クロック信号の制御の下で前記
基準信号を記憶し、かつ、前記第２クロック信号の制御
の下で前記メモリから前記第２クロック信号で変調され
た前記基準信号を読み出すセクションを有し、この変調
された基準信号を第２入力信号として前記補正回路に供
給することを特徴とする表示装置。 - 【請求項２】 前記補正回路は、前記二つの入力信号に
依存した制御信号を変調可能なクロック発生器に供給す
るように構成することを特徴とする請求項１記載の表示
装置。 - 【請求項３】 前記補正回路は、前記二つの入力信号を
受信する２個の入力端子及び前記変調可能なクロック発
生器に前記制御信号を供給する出力端子を有する差動増
幅器を具えることを特徴とする請求項２記載の表示装
置。 - 【請求項４】 前記波形発生器は前記フィールド偏向信
号も発生するように構成し、このフィールド偏向信号
を、前記第１クロック信号の制御の下で前記メモリの追
加の入力端子を介して前記メモリに書き込むとともに前
記第２クロック信号に変調するのと同時に前記メモリか
ら読み出し、前記フィールド変調コイルに供給するよう
にしたことを特徴とする請求項１，２又は３記載の表示
装置。 - 【請求項５】 請求項１，２，３又は４記載の表示装置
に用いる補正回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92202900 | 1992-09-22 | ||
| NL92202900:4 | 1992-09-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06230736A JPH06230736A (ja) | 1994-08-19 |
| JP3363964B2 true JP3363964B2 (ja) | 2003-01-08 |
Family
ID=8210932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23656493A Expired - Fee Related JP3363964B2 (ja) | 1992-09-22 | 1993-09-22 | 表示装置及びそれに用いる補正回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5389859A (ja) |
| JP (1) | JP3363964B2 (ja) |
| KR (1) | KR100310792B1 (ja) |
| DE (1) | DE69320129T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841430A (en) * | 1992-01-30 | 1998-11-24 | Icl Personal Systems Oy | Digital video display having analog interface with clock and video signals synchronized to reduce image flicker |
| KR0138365B1 (ko) * | 1993-06-23 | 1998-05-15 | 김광호 | 출력회로 |
| US6208320B1 (en) | 1998-05-15 | 2001-03-27 | Sony Corporation | Vertical pin distortion correction apparatus and method for a multi-scan display |
| US6483447B1 (en) * | 1999-07-07 | 2002-11-19 | Genesis Microchip (Delaware) Inc. | Digital display unit which adjusts the sampling phase dynamically for accurate recovery of pixel data encoded in an analog display signal |
| JP2002112069A (ja) * | 2000-07-25 | 2002-04-12 | Matsushita Electric Ind Co Ltd | 画像歪補正装置および画像歪補正方法 |
| US7006255B2 (en) * | 2001-03-29 | 2006-02-28 | Sharp Laboratories Of America | Adaptive image filtering based on a distance transform |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3068551D1 (en) * | 1980-10-31 | 1984-08-16 | Ibm | Cathode ray tube drive circuitry |
| US4673986A (en) * | 1982-11-23 | 1987-06-16 | Tektronix, Inc. | Image distortion correction method and apparatus |
| EP0110282A1 (en) * | 1982-11-23 | 1984-06-13 | Tektronix, Inc. | Image distortion correction method and apparatus |
| JPH07104656B2 (ja) * | 1989-02-21 | 1995-11-13 | 株式会社東芝 | 水平偏向回路 |
| US4992706A (en) * | 1990-02-21 | 1991-02-12 | North American Philips Corporation | CRT raster distortion correction circuit |
| DE69222910T2 (de) * | 1991-08-30 | 1998-06-10 | Hitachi Ltd | Digitale Bildkorrektureinrichtung |
| US5247229A (en) * | 1992-01-17 | 1993-09-21 | Zenith Electronics Corporation | Adaptive scan control having horizontal scan locked clock system |
-
1993
- 1993-09-15 DE DE69320129T patent/DE69320129T2/de not_active Expired - Fee Related
- 1993-09-18 KR KR1019930018975A patent/KR100310792B1/ko not_active IP Right Cessation
- 1993-09-20 US US08/124,119 patent/US5389859A/en not_active Expired - Fee Related
- 1993-09-22 JP JP23656493A patent/JP3363964B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100310792B1 (ko) | 2001-12-15 |
| JPH06230736A (ja) | 1994-08-19 |
| DE69320129T2 (de) | 1999-03-11 |
| KR940008399A (ko) | 1994-04-29 |
| US5389859A (en) | 1995-02-14 |
| DE69320129D1 (de) | 1998-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688399B2 (ja) | 歪補正回路 | |
| US5398083A (en) | Convergence correction apparatus for use in a color display | |
| US4672449A (en) | Line deflection circuit for picture pick-up or display devices | |
| JP3905908B2 (ja) | 偏向補正波形発生器 | |
| JP3363964B2 (ja) | 表示装置及びそれに用いる補正回路 | |
| US5420645A (en) | Display device using scan velocity modulation | |
| US4992706A (en) | CRT raster distortion correction circuit | |
| US5663615A (en) | Reciprocal deflection type CRT displaying apparatus | |
| US5161002A (en) | Convergence control system for multiple vertical formats | |
| EP0589512B1 (en) | Image distortion correction circuit for use in a display device | |
| US4814671A (en) | Convergence circuit | |
| KR100708514B1 (ko) | 수평 편향 회로 및 쌍방향 수평 편향 장치 | |
| US5528112A (en) | Deflection correction signal generator | |
| JPH08340459A (ja) | 偏向補正波形発生器及びビデオディスプレイ | |
| JP2607617B2 (ja) | コンバージェンス補正装置 | |
| EP0598439A2 (en) | Display device using scan velocity modulation | |
| JPH08172543A (ja) | 往復偏向式ｃｒｔディスプレイ装置 | |
| JPH11252577A (ja) | コンバーゼンス補正装置 | |
| JPH0369273A (ja) | テレビ受像機 | |
| JP3035908B2 (ja) | コンバーゼンス装置 | |
| JPS58114577A (ja) | 陰極線管を用いた表示装置の補正波形発生回路 | |
| JPH0338165A (ja) | 陰極線管表示装置の画面歪補正装置 | |
| JPH0591361A (ja) | 偏向回路 | |
| JPS62291693A (ja) | Ｃｒｔデイスプレイ装置の水平偏向回路 | |
| JPS5843952B2 (ja) | コンバ−ゼンス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |