KR100310792B1 - 디스플레이장치및보정회로 - Google Patents

디스플레이장치및보정회로 Download PDF

Info

Publication number
KR100310792B1
KR100310792B1 KR1019930018975A KR930018975A KR100310792B1 KR 100310792 B1 KR100310792 B1 KR 100310792B1 KR 1019930018975 A KR1019930018975 A KR 1019930018975A KR 930018975 A KR930018975 A KR 930018975A KR 100310792 B1 KR100310792 B1 KR 100310792B1
Authority
KR
South Korea
Prior art keywords
signal
memory
correction circuit
deflection
input
Prior art date
Application number
KR1019930018975A
Other languages
English (en)
Other versions
KR940008399A (ko
Inventor
저로운허버트스티센
제임스조셉안소니맥코어맥
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR940008399A publication Critical patent/KR940008399A/ko
Application granted granted Critical
Publication of KR100310792B1 publication Critical patent/KR100310792B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
    • H04N3/2335—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements with calculating means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

디스플레이 장치는 흔히 위치 에러(position error)를 보정하는 보정 회로(correction circuit)를 포함하는데, 이 위치 에러는 편향 신호(deflection signal)가 디스플레이될 비디오 신호와 (더 이상) 일치하지 않기 때문에 발생된다. 특히, 이러한 두 신호의 불일치는 편향 코일(deflection coil) 및 디스플레이 튜브(display tube)가 이상적이지 않기 때문이다. (라인 편향) 기준 신호를 발생시키는 파형 발생기(waveform generator)를 갖는 디스플레이 장치를 제공하고, 이 기준신호를 비디오 신호와 동일한 "신호 경로(signal path)"를 통과시킴으로써 지연(delay) 등의 변동을 보정할 수 있다. 비디오 신호 및 기준 신호는 둘다 메모리에 저장되고, 보정 회로의 제어하에 메모리로부터 판독된다. 보정 회로의 입력들은 메모리를 통해 지연된 (라인 편향) 기준 신호 및 (실제(real)) 라인 편향에 관련된 신호를 수신한다. 보정 회로는 이들 입력 신호를 참조하여 (판독) 클럭 신호를 메모리에 인가한다. 결과적으로, 편향 신호 및 비디오 신호는 항상 서로 일치하게 된다.

Description

디스플레이 장치 및 보정 회로{DISPLAY DEVICE INCLUDING A CORRECTION CIRCUIT FOR CORRECTING A POSITION ERROR, AND CORRECTION CIRCUIT FOR USE IN SUCH A DISPLAY DEVICE}
제 1 도는 본 발명에 따른 디스플FP이장치의 실시예를 도시한 도면,
제 2 도는 디스플레이 장치의 실시예를 보다 상세하게 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
W : 디스플레이 장치 3 : 메모리
9 : 디스플레이 튜브 11 : 디스플레이 스크린
15 : 편향 유닛 15.1 : 파형 발생기
15.2 :제 1 위상 동기 루프 15.3 : 제 2 위상 동기 루프
27 : 보정 회로 27.1 : 차동 증폭기
27.2 : 전압 제어 발진기
본 발명은 비디오 정보(video information)를 디스플레이하는 디스플레이 튜브(display tulbe)와, 적어도 하나의 라인 편향 코일(line deflection coil) 및 적어도 하나의 필드 편향 코일(field deflection coil)과, 라인 편향 신호(line deflection signal)를 라인 편향 코일에 인가하는 제 1 출력 및 필드 편향 신호(field deflection signal)를 필드 편향 코일에 인가하는 제 2 출력을 갖는 편향 유닛(deflection unit)과, 제 1 클럭 신호(clock signal)의 제어하에 비디오 정보를 수신 및 저장하는 입력 및 변조가능한(modulatable) 제 2 클럭 신호의 제어하에 디스플레이 튜브에 인가될 비디오 정보를 판독하는 출력을 갖는 메모리와, 라인 편향 전류(line deflection current)에 관련된 입력 신호를 수신하는 입력을 갖는 디스플레이 튜브상에 비디오 정보를 디스플레이시 위치 에러(position error)를 보정하는 보정 회로(correction circuit)를 포함하는 디스플레이 장치(display device)에 관한 것이다. 보정 회로는 메모리에 인가될 제 2 클럭 신호를 발생시키는 변조가능한 클럭 발생기(modulatable clock generator)와, 상기 제 2 클럭 신호를 메모리에 인가하는 출력을 포함한다.
또한, 본 발명은 디스플레이 장치에 사용하는 보정 회로에 관한 것이다.
이러한 타입의 디스플레이 장치 및 보정 회로는 미국 특허 제 4,673,986 호에 개시되어 있다. 이러한 공지된 디스플레이 장치에서는, 기하학적 모델(geometry model)을 이용하여 기하학적 보정(geometry correction)을 하는데, 이 기하학적 보정은 라인 편향 전류에 관련된 신호를 제 1 입력에서 수신하고, 편향 유닛에 의해 발생된 필드 편향 신호를 제 2 입력에서 수신한다. 기하학적 모델은 이들 입력 신호를 참조하여 기하학적 보정 편향 신호(geometry-corrected deflection signals)를 결정한다. 이러한 공지된 디스플레이 장치에서, 변조가능한 클럭 발생기에 대한 제어 신호는 편향 유닛에 의해 발생된 라인 편향 신호와, 기하학적 모델의 출력을 통해 피드백된 신호를 참조하여 결정된다.
(전송된) 비디오 신호의 규정(definition)에 있어서, 디스플레이될 화상(picture)은 직교 패턴(orthogonal pattern)내에서 일정 비율의 기록 스폿(write spot)(=전자 빔(electron beam)이 형광층(phosphor layer)상에 충돌하는 위치)에 주사(scan)된다고 가정한다. 이론적으로, 라인 편향 필드 및 필드 편향 필드는 각각 15625Hz 및 50Hz에서 톱니형(sawtooth-shaped)으로 된다. 그러나,(지나치게 편평한) 디스플레이 튜브의 형태로 인해, 직사각형의 화상(rectangular picture) 이 생성되지 않을 것이다. 화상에는 실패형 왜곡(pincushion-distortion)이 발생될 것이고, 스폿 비율(spot rate)의 수평 및 수직성분들은 일정하지 않을 것이다. 기하학적 에러(geoImetry error)의 다른 원인으로는 전자 총(electron gun)/총들의 위치(디스플레이 스크린에 너무 근접하거나 또는 디스플레이 스크린이 "지나치게 편평함"), 라인 편향 코일 및 필드 편향 코일의 편향 필드 형태, 브리딩(breathing)으로 지칭되는 현상을 일으기는 EHT 변화에 의한 편향 감도(deflection sensitivity)의 변동 및 라인 편향 전류 및 필드 편향 전류의 비이상적(non-ideal) 파형이 있다. 이때, 화상은 기하학적으로 왜곡된 형태로 디스플레이된다.
스폿 비율의 일정성(consistency)은 (항상) 톱니형 대신 사인파 형태의 전류를 제공함으로써 향상되는데, 이를 S 보정이라 지칭한다. 그러나, 수평 편향 전류는 감쇠된 사인파의 형태를 가지므로, (비대칭적) 선형성(linearity)은 앞으로 보정되어야 한다. 따라서, 보정되어야 할 보다 높은 차수(order)의 에러가 항상 존재할 것이다.
더욱이, 기하학적 형태는 입력되는 비디오 신호의 라인 주파수가 변하기 때문에 불안정하게 된다.
수평 편향 전류를 적용하여 기하학적 에러를 보정하는 것은 쉽지가 않다. 사실, 많은 에너지를 생성하는 매우 높은 전압 및 매우 큰 전류가 라인 편향 회로에 발생된다. 따라서, 전류는 에러 보정에 영향을 주기 어렵고, 사용되는 부품들은 크고 값이 비싸며, 손상되기 쉽다.
또다른 기하학적 보정 방법은 편향 전류(또는, 전류)를 보정하지 않고, 그대신 비디오 신호를 적용하여 보정 위치에 보정 정보를 기록한다.
수평 보정이 가장 바람직하고 또한 가장 용이한데, 그 이유는 정보가 하나의 라인내에서 단지 시프트(shift)될 것이기 때문이다. 이것은 클럭 변조라고 지칭된다. 이와 달리, 다수의 인접 화소들의 내용을 기초로 하여 새로운 화소(pixel)의 내용을 계산할 수 있는데, 이를 주사율 변환(scan rate conversion)이라 지칭한다.
전술한 특허에 기술된 회로에서는, 클럭 변조기(clock modulator)가 사용되는데, 이 클럭 변조기에서는 라인 편향 신호가 변경되지 않은 (보정되지 않은) 형태로 라인 편향 코일에 인가된다. 라인 편향에 관련된 신호가 보정 회로에 인가된다. 보정 회로는 이러한 신호와, (라인) 편향 유닛의 출력에서의 신호와, 하드웨어의 기하학적 모델을 참조하여 위치 에러 신호를 결정한다. 이러한 위치 에러신호는 클럭 발생기에 입력 신호로서 인가되며, 비디오 신호가 메모리로부터 판독되는 속도를 결정한다.
이러한 공지된 보정 회로의 결점은 기하학적 보정이 두 가지 기능의 입력 신호를 발생시키는 아날로그 수치 회로(analog mathematical circuit)에 의해 수행된다는 것이다. 이러한 아날로그 수치 회로에 의한 기하학적 보정은 매우 간단한 기하학적 에러를 갖는 디스플레이 튜브에서만 가능하므로, 실질적인 해결책이 되지는 않는다.
또다른 결점은, 공지된 디스플레이 장치내의 보정 회로가 부정확하고 고가이며, 또한 보정 회로의 성능이 보정 회로의 소자들에 지나치게 의존한다는 점이다.
본 발명의 목적은 전술한 바와 같은 결점들이 없는 디스플레이 장치 및 보정회로를 제공하는 것이다. 이러한 목적을 위해 본 발명의 디스플레이 장치는 라인편향 신호와 관련된 기준 신호(reference signal)를 발생시기는 파형 발생기를 포함하는 것을 특징으로 한다. 또한, 본 발명의 디스플레이 장치내의 메모리는 제1 클럭 신호의 제어하에 기준 신호를 저장하고 제 2 클럭 신호의 제어하에 제 2 클럭 신호로 변조된 기준 신호를 메모리로부터 판독하는 섹션(section)을 가지며, 상기 변조된 기준 신호는 보정 회로에 제 2 입력 신호로서 인가되는 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치의 가장 큰 잇점은 다수의 대신호(large-signal) 성분(=적분불가능 성분)들이 소신호(small-signal) 성분(적분가능)들로 대체되어, 비용이 감소되고, 신뢰성(reliability)이 향상되며, 전력 소모(power dissipation)가 감소되고, 공간을 적게 차지한다는 것이다.
소신호 해법의 또다른 잇점은 필요한 보정을 프로그램할 수 있기 때문에, 보다 유연하다는 것이다.
본 발명에 따른 디스플레이 장치의 실시예는 보정 회로가 두 개의 입력 신호에 따라 제어 신호를 변조가능한 클럭 발생기로 인가하는 것을 특징으로 한다.
변조가능한 클럭 발생기는 피드백 루프에 포함되어 있으므로, 변조가능한 클럭 발생기 특성의 신뢰성에 대해 엄격한 요건을 부여할 필요가 없다는 잇점이 있다.
본 발명에 따른 디스플레이 장치의 또다른 실시예는 보정 회로가, 두 개의 입력 신호를 수신하는 두 개의 입력과 변조가능한 클럭 발생기에 제어 신호를 인가하는 출력을 갖는 차동 증폭기(differential amplifier)를 포함하는 것을 특징으로 한다.
본 발명에 따른 디스플레이 장치의 또다른 실시예는 파형 발생기가, 제 1 클럭 신호의 제어하에 메모리의 별도 입력(extra input)을 통해 메모리내로 기록되고 또한 제 2 클럭 신호로 변조되는 동안 메모리로부터 판독되어 필드 편향 코일에 인가되는 필드 편향 신호를 발생시기는 것을 특징으로 한다. 일반적으로, 전류 증폭기는 메모리와 필드 편향 코일 사이에 배치될 것이다.
본 발명의 이들 및 다른 특징들은 도면을 참조하면 명백해질 것이다.
제 1 도는 입력 비디오 신호 Vin을 수신하는 입력(1)을 갖는 디스플레이 장치(W)를 도시한다. 이러한 비디오 신호는, 예를 들면, YUV 신호 또는 RGB 신호일수 있다. 이 경우 입력(1)은 3중 입력(triple input)이다. 메모리(3)는 입력(1)에 접속된다. 메모리는 입력(4.1)으로 인가되는 제 1 클럭 신호 clk1의 제어하에 (입력) 비디오 신호를 저장한다. 이어서, 입력(4.2)으로 인가되는 제 2 클럭 신호 clk2의 제어하에 (잠시 후) (출력) 비디오 신호 Vout이 판독되어 출력(5)에 공급된다. 메모리(3)는, 예를 들면 이전 비디오 라인이 (제 2 클럭 신호의 제어하에) 다른 라인 메모리로부터 판독될 경우 (제 1 클럭 신호의 제어하에) 하나의 라인 메모리내로 기록되는 비디오 라인을 갖는 두 개의 라인 메모리를 포함한다. 메모리(3)는, 라인 메모리들 대신에, 예를 들어, 필드 메모리(field memory)들을 포함할 수 있다. 메모리를 비동기식 이중 포트 메모리(asynchronous dual port memory)로서 구현함으로써, 비디오 정보를 동시에 기록 및 판독할 수 있다. 메모리의 출력(5)은 디스플레이 튜브(9)의 제어 전극(control electrode)(컬러 디스플레이 튜브의 경우 3 개)(7)에 결합된다. 비디오 신호는 디스플레이 튜브의 디스플레이 스크린(11)상에 디스플레이 된다. 디스플레이 튜브는 비디오 신호 Vout에 의존하는 소정의 세기로 전자빔/빔들을 발생시킨다. 통상의 실행에서와 같이, 이러한(이들) 전자빔(들)은 라인 편향 코일 Ll및 필드 편향 코일(들) Lr에 의해 편향된다. 라인 편향 코일 및 필드 편향 코일은 편향 유닛(15)의 출력 단자(12 및 14)에 각각 결합되는데, 이 편향 유닛은 단자(17 및 19)에서 라인 편향 신호 및 필드 편향 신호를 각각 수신한다. 라인 편향 신호 및 필드 편향 신호는 EHT 변동에 대해 보정될 수 있지만, 이것에 대해 더이상 설명하지는 않을 것이다.
단자(17)로부터 먼쪽의 라인 편향 코일 단부는 측정 저항(measuring resistor) Rm에 접속되어 있다. 측정 트랜스포머(measuring transformer)가 측정저항 대신 사용될 수 있다. 라인 편향 코일과 측정 저항의 접합점(junction poing)은 보정 회로(27)의 입력(21)에 접속된다. 라인 편향 회로는 제 2 도에 보다 상세히 도시된다.
편향 유닛(15)(출력 단자가 라인 편향 전류 기준 신호(line deflection current reference signal) Ilref를 공급함)의 출력 단자(12)는 또한 메모리(3)의 제2 입력(2)에 접속된다. 입력(2)에서의 신호는 제 1 클럭 신호 clk1의 제어하에 메모리내로 기록되고, 이어서 제 2 클럭 신호 c1k2의 제어하에 판독되어 출력(6)에 공급된다. 이 출력은 보정 회로(27)의 제 2 입력(23)에 접속된다. 보정 회로는 (입력(21 및 23)에서의) 두 개의 입력 신호를 참조하여 변조 클럭 신호를 결정 및 발생시키고, 이 클럭 신호를 메모리(3)의 입력(4.2)에서의 제 2 클럭 신호 clk2로서 출력(25)에 공급한다. 이 경우 제 2 클럭 신호의 변조는 필요한 기하학적 보정에 의존한다.
많은 경우에 있어서, 제 1 클럭 신호 clk1은 클럭 발생기에 의해 발생될 것이며, 이 클럭 발생기는 수평 및 수직 동기 신호(제 1 도에 도시되지 않음)에 의해 제어된다.
편향 유닛(15)은 실질적으로 항상 동기 신호(수평 (라인) 및 수직 (필드) 동기 신호, 제 1 도에 도시되지 않음, 보다 더 상세한 제 2 도 참조)에 의해 제어될 것이다.
제 2 도는 디스플례이 장치(W)의 실시예를 보다 상세히 도시한다. 제 1 도에서와 동일한 참조 번호로 표시한 소자들은 제 1 도와 동일한 기능을 갖는다.
입력 비디오 신호 Vin은 본 실시예에서 통상의 세 성분 R, G 및 B로 분할되고, 메모리는 비디오 신호를 수신하는 세 개의 입력 1.R, 1.G 및 1.B를 갖는다. 제 1 도에서와 마찬가지로, 비디오 신호는 메모리(3)의 입력(4.1)에 인가되는 제 1 클럭 신호 clk1의 제어하에 기록된다.
(보정 회로(27)로부터의) 제 2 클럭 신호 clk2의 제어하에 비디오 정보 Vout이 판독되어 세 개의 출력 5.R, 5.G 및 5.B에 공급되고, 디스플레이 튜브상에 디스플레이 된다. 이들 세 개의 출력은 디스플레이 튜브(9)의 세 개의 제어 전극 7.R, 7.G 및 7.B에 접속된다.
디스플레이 장치(W)는 (입력) 비디오 신호 Vin뿐만 아니라 수평 (라인) 동기신호 Hsync및 수직 (필드) 동기 신호 Vsync를 수신한다. 이들 동기 신호는 편향 유닛(15)에 인가된다. 편향 유닛(15)은 수평 동기 신호 및 수직 동기 신호의 제어하에 라인 편향 전류 기준 신호 Ilref를 발생시기는 파형 발생기(15.1)를 포함하며, 이 편향 전류 기준 신호는 편향 유닛의 출력(12)을 통해 메모리(3)의 입력(2)에 인가된다. 파형 발생기(15.1)의 제 2 출력은 필드 편향 신호 Ir을 공급하는데, 이 필드 편향 신호는 편향 유닛(15)의 출력(14)을 통해 증폭기(8)에 인가되고, 이 증폭기 출력을 통해 필드 편향 코일 Lr의 단자(19)에 인가된다. 파형 발생기(15.1)는 예를 들어, 디스플레이 장치(W)에 사용되는 디스플레이 튜브(9)에 대한 이상적인 수평 및 수직 편향 신호를 결정하는 설비를 가질 수 있으며, 이 디스플레이 장치(W)는 사용되는 디스플레이 튜브의 타입에 따라 다르다. 또한, 파형 발생기는, 예를 들어(아마도) 필요한 이스트-웨스트(east-west) 변조를 할 수 있다.
또한, 수평 동기 신호 Hsync가 제 1 위상 동기 루프(phase-locked loop; PLL)(15.2)(예를 들어, 시상수가 큰 PLL)에 인가된다. 제 1 PLL의 제 2 입력은 (이 PLL의) 출력으로부터 신호를 수신한다. 또한, 제 1 PLL의 출력은 제 2 위상동기 루프(15.3)(제 1 PLL보다 작은 시상수를 갖는 PLL)의 제 1 입력에 접속되는데, 이 제 2 PLL의 제 2 입력은 측정 코일 Lm에 접속되어 있다. 측정 코일의 다른 단자는 접지에 접속된다. 제 2 PLL(15.3)의 제 2 입력은 측정 코일 Lm대신에 트랜스포머 T의 일차 권선에 접속될 수 있다. 제 2 PLL의 출력은 제어 회로(15.4)에 접속되고, 이 제어 회로의 출력은 편향 유닛(15)의 출력(13)에 접속된다. 출력(13)은 라인 편향 트랜지스터 TR에 접속된다. 트랜지스터의 에미터(emitter)는 접지에 접속되고, 콜렉터(collector)는 트랜스포머 T의 일차 권선 Lp에 접속되는데, 이 일차 권선 Lp의 다른 단부는 전압원 B에 접속되어 있다. 일차 권선 Lp및 측정코일 Lm은, 예를 들어 동일한 코어에 감겨져 있어, 제 2 PLL의 제 2 입력 신호로서 리트레이스 신호(retrace signal)를 얻게 된다.
트랜스포머 T의 이차 권선은, 예를 들면, 디스플레이 튜브(9)에 필요한 EHT를 발생시키는데 사용될 수 있다. EHT가 개별적으로 발생되는 실시예에서는, 통상의 실시에서와 같이 트랜스포머가 간단한 코일로 대체될 것이다.
라인 편향 회로에서는 항상 그러하듯이, 프리 휠 다이오드(freewheel diode) D 및 리트레이스 개패시터 Cf는 트랜지스터 TR의 콜렉터와 에미터에 접속된다. 라인 편향 코일 Ll, 트레이스(trace) 개패시터 Cs(S 보정 캐패시터) 및 측정 저항 R 은 트랜지스터 TR의 클렉터와 일차 권선 Lp의 접합점에 직렬로 접속되고, 반면에 트레이스 개패시터에 접속되지 않은 쪽의 측정 저항 Rm단자는 접지에 접속된다.
라인 편향 코일 L1은, 예를 들어 두개의 별도의 코일을 포함할 수 있으며, 실질적으로는 항상 디스플레이 튜브(9)의 목 모양의 부분(neck)에 접속된다. 간단히 하기 위해, 본 실시예에서는 디스플레이 튜브 부근에 라인 편향 코일을 도시하지 않는다.
트레이스 개패시터 Cs와 측정 저항 Rm의 접합점은 보정 회로(27)의 입력(21)에 접속된다. 보정 회로(27)의 입력(23)은 메모리(3)의 출력(6)으로부터 변조 신호를 수신한다. 입력(21 및 23)은 차동 증폭기(27.1)의 두 입력에 접속되고, 차동 증폭기(27.1)의 출력은 두 입력 신호의 증폭된 차를 전압 제어 발진기(voltage-controlled oscillator: VC0)(27.2)의 제어 입력에 공급한다. VC0의 출력은 제 2 클럭 신호 c1k2를 공급하는 보정 회로의 출력(25)에 접속되고, 이 보정회로의 출력(25)은 메모리(3)의 입력(4.2)에 접속된다.
이제, 보정 회로(27)의 동작을 보다 상세히 기술할 것이다. 입력되는 비디오 신호 Vin과 동일한 지연 등에 영향을 받기 쉬운 파형 발생기(15.1)가 수평 전류기준 신호 Ilref를 발생시킨다. 이들 신호 Ilref, Ir및 R, G, B가 디스플레이 튜브에 직접적으로 인가될 수 있으면, 기하학적으로 완벽한 화상이 디스플레이 스크린상에 나타날 것이다. 그러나, 실제로는 신호(3-채널 비디오 신호 R, G, B 및 수평 전류 기준 신호 Ilref)가 메모리(예를 들면, 비동기식 이중 포트 메모리)의 네 개의 입력 1.R, 1.G, 1.B 및 2에 인가된다. 여기서, 메모리(3) 입력에 인가된 신호는 (예를 들어, 동기 신호와 동기화된) 일정한 클럭(제 1 클럭 신호 c1kl)에서 기록된다. 메모리의 출력 5.R, 5.G, 5.B 및 6에서, 이들 네 개의 신호는 일정 시간이 경과된 후에 출력 비디오 신호 Vout및 변조된 기준 신호로서 공급된다. 결합된 이들 신호의 타이밍(timing)은 변조가능한 판독 클럭 주파수(modulatable read clock frequency)(제 2 클럭 신호 clk2)에 의존한다. 편향 유닛의 출력(13)은 라인 편향 트랜지스터에 대해 라인 편향 신호를 공급한다.
본 발명에 따라, 메모리에 의해 왜곡된 전류 기준 신호와 실제 편향 전류는 (제어 장치에 의해 또는 예를 들면, 차동 증폭기에 의해) 서로 비교되며, 판독 클럭(제 2 클럭 신호 clk2)의 주파수는, 예를 들어 VC0에 의해 이들 두 전류 신호의 차가 최소가 되도록 하는 방식으로 보정된다. 그로 인해, 변조된 전류 기준 신호와 편향 전류는 동일하게 될 것이다. 비디오 신호 및 전류 기준 신호는, 메모리에서 처리된 후의 타이밍이 여전히 서로 일치하므로, 비디오 신호 또한 실제 편향전류와 일치하게 된다. 이 경우 기하학적 화상은 완벽하게 된다(적어도 Ilref가 완벽한 경우).
수평 기하학적 보정의 양호도(qtlality)는 수평 편향 전류의 실제 파형과는 무관하다. 원리상으로는 이런 전류 보정을 위한 모든 회로 소자들을 배제할 수 있다.
입력되는 비디오 신호에 관한 실제 편향 전류의 위상은 평균적으로 메모리가 절반 정도 채워지게 하는 방식으로 최적으로 조절된다. 이러한 위상은 신속하게 영향을 받을 수 없으므로(라인 편향 회로는 속도가 느림), 순간적으로 일탈할 수 있다. 또한, 메모리가 만족스럽게 제어되고, 충분히 크다면, 이들 시간 기반 에러(time base error)를 보정할 수 있다.
몇몇 변경이 가능한데, 출력 클럭은 VC0없이, 예를 들면 비교기에 의해 발생될 수도 있다. 이러한 비교기는 두 신호의 차가 너무 클 경우에 펄스 (에지)를 공급한다. 폐쇄형 제어 루프(closed control loop)는 이때 가장 빠르게 작용할수 있다.
우선, 입력되는 비디오 신호의 동기 신호와 동기된 후 발생되며, 그 다음에 메모리(예를 들어, 비동기식 이중 포트 메모리)를 통해 왜곡(변조)되어 그것을 메모리의 판독 클럭에 관련시키는 수평 전류 기준 신호는, 이와 달리 메모리의 판독클럭으로부터 직접 발생될 수도 있다.
본 발명에 따른 디스플레이 장치에 사용하기 위한 보정 회로(27)의 또다른 실시예는 비교기인데, 이 비교기의 입력은 각각의 라인 편향 신호와, 메모리에서 지연된 기준 신호를 수신하고, 그 출력은 메모리에 인가되는 클럭 신호를 공급한다. 이 회로에서, 이러한 비교기는 자기 발진 회로(self-oscillating circuit)로서 동작하고, 그 동작에 따라 클럭 신호를 발생시킨다.
도면에서 기술되고 도시된 실시예에서, 메모리는 항상 두 개의 클럭 입력을 갖는 것으로 도시된다. 이와 달리, 어드레스 입력(address inputs)을 갖는 메모리를 사용하는 것이 가능하고, 또한 카운터를 통해 메모리로 클럭 신호를 인가하는 것도 가능하다. 메모리가 디지털 메모리인지 아날로그 메모리인지의 여부는 본 발명과 관련성이 없다.
또한,(비용이 저렴한) 순차 액세스가능 메모리(예를 들어, 지연 라인 등) 대신에 RAM(random access memory)을 선택할 수 있다.
출력 클럭 신호(제 2 클럭 신호 c1k2)를 변조하는 대신, 메모리의 입력 클럭(제 1 클럭 신호 clk1)을 변조하거나 반대로 두 개의 클럭 신호를 변조할 수 있다.
신호 Ilref및 Ir은 "브리딩(breathing)"이라 지칭되는 현상인 EHT의 부하 변동(load variation)에 대한 보정을 포함하여, 기하학적으로 완벽한 화상을 실현하기 위해 보정된다.
라인 편향 전류의 형상에 있어서의 편차와 관련된 보정이 자동적으로 실현되어, 라인 편향 전류의 형상이 더 이상 관련되지 않도록 한다. 존재하는 보정 요소들은 선택사양적으로 유지되거나 제거될 수 있다.

Claims (5)

  1. 비디오 정보를 디스플레이하는 디스플레이 튜브(display tube)와, 적어도 하나의 라인 편향 코일(line deflection coil) 및 적어도 하나의 필드편향 코일(field deflection coil)과, 라인 편향 신호를 상기 라인 편향 코일에 인가하는 제 1 출력 및 필드 편향 신호를 상기 필드 편향 코일에 인가하는 제 2 출력을 갖는 편향 유닛(deflection unit)과, 제 1 클럭 신호의 제어하에 상기 비디오 정보를 수신 및 저장하는 입력 및 변조가능한 제 2 클럭 신호의 제어하에 상기 디스플레이 튜브에 인가될 상기 비디오 정보를 판독하는 출력을 갖는 메모리와, 라인편향 전류와 관련된 입력 신호를 수신하는 입력을 갖는 상기 디스플레이 튜브상에 상기 비디오 정보를 디스플레이시 위치 에러를 보정하고 상기 메모리에 인가될 상기 제 2 클럭 신호를 발생시키는 변조가능한 클럭 발생기 및 상기 제 2 클럭 신호를 상기 메모리에 인가하는 출력을 포함하는 보정 회로(correction circuit)를 포함하는 디스플레이 장치에 있어서,
    상기 디스플레이 장치는 상기 라인 편향 신호와 관련된 기준 신호를 발생시키는 파형 발생기를 포함하고,
    상기 메모리는 상기 제 1 클럭 신호의 제어하에 상기 기준 신호를 저장하고 상기 제 2 클럭 신호의 제어하에 상기 메모리로부터 상기 제 2 클럭 신호로 변조된 상기 기준 신호를 판독하는 섹션(section)을 구비하고,
    상기 변조된 기준 신호는 상기 보정 회로에 제 2 입력 신호로서 인가되는 것을 특징으로 하는
    디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 보정 회로는 두 개의 입력 신호에 따라 상기 변조가능한 클럭 발생기에 제어 신호를 인가하는 것을 특징으로 하는 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 보정 회로는 두 개의 입력 신호를 수신하는 두 개의 입력과 상기 제어신호를 상기 변조가능한 클럭 발생기에 인가하는 출력을 갖는 차동 증폭기(differential amplifier)를 포함하는 것을 특징으로 하는 디스플레이 장치.
  4. 제 1, 2 또는 3 항에 있어서,
    상기 파형 발생기는 상기 제 1 클럭 신호의 제어하에 상기 메모리의 별도 입력(extra inptlt)을 통해 상기 메모리에 기록되고, 상기 제 2 클럭 신호로 변조되는 동안 상기 메모리로부터 판독되어 상기 필드 편향 코일에 인가되는 상기 필드 편향신호도 발생시키는 것을 특징으로 하는 디스플레이 장치.
  5. 제 1 내지 3 항 중 어느 한 항에서 정의된 디스플레이 장치에서 사용하기 위한 보정 회로.
KR1019930018975A 1992-09-22 1993-09-18 디스플레이장치및보정회로 KR100310792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92202900.4 1992-09-22
EP92202900 1992-09-22

Publications (2)

Publication Number Publication Date
KR940008399A KR940008399A (ko) 1994-04-29
KR100310792B1 true KR100310792B1 (ko) 2001-12-15

Family

ID=8210932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018975A KR100310792B1 (ko) 1992-09-22 1993-09-18 디스플레이장치및보정회로

Country Status (4)

Country Link
US (1) US5389859A (ko)
JP (1) JP3363964B2 (ko)
KR (1) KR100310792B1 (ko)
DE (1) DE69320129T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841430A (en) * 1992-01-30 1998-11-24 Icl Personal Systems Oy Digital video display having analog interface with clock and video signals synchronized to reduce image flicker
KR0138365B1 (ko) * 1993-06-23 1998-05-15 김광호 출력회로
US6208320B1 (en) 1998-05-15 2001-03-27 Sony Corporation Vertical pin distortion correction apparatus and method for a multi-scan display
US6483447B1 (en) * 1999-07-07 2002-11-19 Genesis Microchip (Delaware) Inc. Digital display unit which adjusts the sampling phase dynamically for accurate recovery of pixel data encoded in an analog display signal
JP2002112069A (ja) * 2000-07-25 2002-04-12 Matsushita Electric Ind Co Ltd 画像歪補正装置および画像歪補正方法
US7006255B2 (en) * 2001-03-29 2006-02-28 Sharp Laboratories Of America Adaptive image filtering based on a distance transform

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3068551D1 (en) * 1980-10-31 1984-08-16 Ibm Cathode ray tube drive circuitry
EP0110282A1 (en) * 1982-11-23 1984-06-13 Tektronix, Inc. Image distortion correction method and apparatus
US4673986A (en) * 1982-11-23 1987-06-16 Tektronix, Inc. Image distortion correction method and apparatus
JPH07104656B2 (ja) * 1989-02-21 1995-11-13 株式会社東芝 水平偏向回路
US4992706A (en) * 1990-02-21 1991-02-12 North American Philips Corporation CRT raster distortion correction circuit
DE69222910T2 (de) * 1991-08-30 1998-06-10 Hitachi Ltd Digitale Bildkorrektureinrichtung
US5247229A (en) * 1992-01-17 1993-09-21 Zenith Electronics Corporation Adaptive scan control having horizontal scan locked clock system

Also Published As

Publication number Publication date
US5389859A (en) 1995-02-14
DE69320129T2 (de) 1999-03-11
JP3363964B2 (ja) 2003-01-08
KR940008399A (ko) 1994-04-29
JPH06230736A (ja) 1994-08-19
DE69320129D1 (de) 1998-09-10

Similar Documents

Publication Publication Date Title
US3943281A (en) Multiple beam CRT for generating a multiple raster display
EP0595581B1 (en) Convergence correction signal generator
JPH1042163A (ja) 歪補正回路
KR100310792B1 (ko) 디스플레이장치및보정회로
US5420645A (en) Display device using scan velocity modulation
US4992706A (en) CRT raster distortion correction circuit
US5663615A (en) Reciprocal deflection type CRT displaying apparatus
US4636843A (en) Deflection control apparatus for a beam index color television receiver
EP0589512B1 (en) Image distortion correction circuit for use in a display device
JPH0225594B2 (ko)
US4814671A (en) Convergence circuit
KR100708514B1 (ko) 수평 편향 회로 및 쌍방향 수평 편향 장치
US5301021A (en) Display with vertical scanning format transformation
JPH02146584A (ja) ビデオ表示装置用のラスタ偏向信号発生装置
US20020047665A1 (en) Method for controlling digital dynamic convergence and system thereof
JPH02219091A (ja) 水平偏向回路
JP2822469B2 (ja) テレビ受像機
JPH11252577A (ja) コンバーゼンス補正装置
JPS6112191A (ja) デジタルコンバ−ジエンス装置
JP2644592B2 (ja) コンバーゼンス補正装置
JPS58114577A (ja) 陰極線管を用いた表示装置の補正波形発生回路
EP0598439A2 (en) Display device using scan velocity modulation
JPH11122562A (ja) 画像補正装置
JPH0548923A (ja) 冷陰極線管を用いた画像表示装置
JPH02148990A (ja) コンバージエンス補正用の回路装置および方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee