JP3363467B2 - 集積回路パッケージ接着法 - Google Patents
集積回路パッケージ接着法Info
- Publication number
- JP3363467B2 JP3363467B2 JP00170992A JP170992A JP3363467B2 JP 3363467 B2 JP3363467 B2 JP 3363467B2 JP 00170992 A JP00170992 A JP 00170992A JP 170992 A JP170992 A JP 170992A JP 3363467 B2 JP3363467 B2 JP 3363467B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesion promoter
- integrated circuit
- electronic component
- adhesion
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 46
- 239000002318 adhesion promoter Substances 0.000 claims description 69
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical group C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 53
- 238000000465 moulding Methods 0.000 claims description 51
- 150000001875 compounds Chemical class 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 26
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000007921 spray Substances 0.000 claims description 14
- 238000005507 spraying Methods 0.000 claims description 12
- 230000001737 promoting effect Effects 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 239000002245 particle Substances 0.000 description 10
- 238000005336 cracking Methods 0.000 description 8
- 239000005022 packaging material Substances 0.000 description 7
- 238000005476 soldering Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000032798 delamination Effects 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000000889 atomisation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000002329 infrared spectrum Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101100028951 Homo sapiens PDIA2 gene Proteins 0.000 description 1
- 102100036351 Protein disulfide-isomerase A2 Human genes 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 241000482268 Zea mays subsp. mays Species 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000386 microscopy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
- B05B—SPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
- B05B5/00—Electrostatic spraying apparatus; Spraying apparatus with means for charging the spray electrically; Apparatus for spraying liquids or other fluent materials by other electric means
- B05B5/08—Plant for applying liquids or other fluent materials to objects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
接着性を改善するために集積回路ダイとリードフレーム
とへ物質を供給する方法と、そのような方法によって作
製されたデバイスとに関するものである。ウエハ作製ま
たはアセンブリ実装のいずれかのための霧状の帯電粒子
供給法および装置もまた開示されている。
明の背景について集積回路の製造を例にとって説明する
ことにする。
た、小型の微視的な回路を作り込まれたウエハを分割し
て得られるダイを作成する工程が含まれている。1つの
ダイは、その後のアセンブリ工程の中でリードフレーム
へ電気的につながれる。これらのリードフレームとダイ
とはモールディング等によってパッケージへ固定される
かまたはパッケージによって取り囲まれる。こうして、
集積回路製品はピンのような外部導電性要素またはダイ
へ内部的につながれるサーフェスマウント要素を備えて
完成する。
ルド化された集積回路の部分をモールドから取り外すこ
とはモールド化されたパッケージとモールドそれ自体と
の間の接着力によって妨げられていた。モールド用コン
パウンド中へ何らかの物質を混入させてモールド化され
た部分をモールドから取り外し易くすることはまた、モ
ールド用コンパウンドとダイ表面およびリードフレーム
との間の接着力をも低下させる欠点を有していた。
は、樹脂製のリード付きキャリア(PLLCC)、樹脂
製のクワッドフラットパッケージ(PQFP)および小
型アウトライン集積回路(SOIC)において、集積回
路製品をプリント回路板へ接続するためにリフローはん
だを施した時に経験されていた。大型のモールドされた
タンタルコンデンサと、樹脂製のデュアルインラインパ
ッケージ(PDIP)のような樹脂製のスルーホールマ
ウントされた部品においても、それをリフローはんだ処
理すると亀裂を生ずることがある。この亀裂はまた、樹
脂製のパッケージをはんだの前に湿気に曝すことによっ
ても生ずる。はんだのリフロー時に湿気が蒸気となって
飛び散り、それがパッケージに亀裂を生じさせるために
十分な応力を与え、パッケージの完全性を危うくする。
パッケージの亀裂はしばしば、 "ポップコーン(pop
corn)現象”と呼ばれる。湿気が蒸気へ飛散するこ
との結果の応力は、モールド用コンパウンド、リードフ
レームそしてシリコンダイの間の熱膨張係数の不一致も
手伝って、モールド用コンパウンドとリードフレームお
よび/またはダイとの間に剥離を引き起こすのに十分で
ある。ボンドパッドからボールボンドが切り取られるば
かりでなく、ダイの半導体そのものも亀裂を生ずる。
たは全てを解決する改善がここにおいて望まれることに
なる。同一人譲渡された特許出願第455,210号の
方法では、サーフェスマウントの間に樹脂製のICパッ
ケージが亀裂を生ずるのを防ぐために集積回路の裏面に
ポリイミドを用いている。
いて、電子部品を作製するプロセスは、接着促進材を噴
霧させる装置へ接着促進材を充填し、噴霧装置と電子部
品との間に電位差を与え、接着促進材を電子部品近くに
噴霧させて、前記電位差によって接着促進材を電子部品
へ吸着させ、それによって電子部品上へ接着促進材を塗
布させる工程を含んでいる。
の処理が、接着促進材を供給する方法としては複雑で
も、高価な手法でもないということである。
いては、集積回路はピンを有し、そのピンの上に接着促
進材の層を被着しており、パッケージ材がそのピンと接
着促進材の上にモールドされている。
コンパウンドの集積回路への接着力が、モールドコンパ
ウンドへモールド化された部品をモールドから取り外す
のを容易にするための添加剤を加えてもなお改善される
ということである。
部品には同じ番号と符号を用いている。
イの形の集積回路はリードフレームの支持パッドへ張り
付けられる。次に半導体ダイ上のコンタクトまたはボン
ドパッドが個々にワイヤボンディングによってリード端
上の対応するコンタクトパッドへ接続される。好適なプ
ロセス実施例に従えば、モールドの前に、霧状にされ、
電気的に帯電した接着促進材がダイとリードフレームへ
供給される。
3から管125によって供給を受ける噴霧器121を有
している。貯蔵容器123は液状のヘキサメチルジシラ
ザン(HMDS)等の接着促進材を貯蔵している。圧縮
空気源127が接着促進材を噴霧器121へ吹き出し、
HMDS粒子129の雲を発生させる。
なぐように接続されている。噴霧器121は、HMDS
粒子129が噴霧器121のノズルを飛び出す時に負に
帯電するように金属等の導電性の材料で作られている。
帯電した粒子129は集積回路のリードフレーム145
と集積回路ダイ141の表面へ引きつけられる。
性のレール149Aと149Bによって保持されてい
る。導電性のレール149Aと149Bは電源131の
正の端子へ電気的につながれている。このように、ダイ
141とリードフレーム145は電源131によって正
にバイアスされ、HMDS粒子129およびそれらが飛
び出してきた噴霧器121に対して逆極性に帯電してい
る。
141とリードフレーム145へ引きつけるのに十分高
く設定されている。1つの実施例では、この電圧は20
0−500ボルトの範囲内にあり、例えば350ボルト
が望ましい。電源接続の極性は図1に示したのと逆にし
てもよい。ノズルオリフィスまたはオリフィスと、リー
ドフレームアセンブリとの間の間隔は2.5cm(1イ
ンチ)のオーダであり、例えば、1−20cmの範囲内
にある。この間隔は噴霧された材料がダイ141とリー
ドフレーム145上に集中して、無駄になる分が少なく
なるような値に選ばれる。ノズルオリフィスの直径とそ
こからの材料の吹き出し速度は接着促進材を効果的に霧
状化する値に選ばれ、調節される。例えば、オリフィス
直径は1mm以下が望ましく、更には0.1mmでもよ
い。
171によって与えられるモールド用コンパウンドへの
高い接着力が望まれるダイ141およびリードフレーム
145のエリアへ帯電粒子を導く。余分の飛沫は真空フ
ード161へ引き込まれ、空気スクラバ165のような
環境制御設備へ排出される。ダイ141を備えたリード
フレーム145は次にモールディング機械171へ送ら
れる。
ルド用コンパウンドを貯蔵する貯蔵容器を備えている。
モールド用コンパウンドは集積回路をカプセル封止する
ために鋳型へ注入される。そのような注入モールド法
は、ここに参考のために引用した同一人譲渡の米国特許
第4,043,027号、第4,504,435号、第
4,697,784号、第4,915,607号に述べ
られたように実施される。米国特許第4,915,60
7号もまた、集積回路モールディングシステムのための
リードフレームアセンブリについて述べている。
備えた集積回路を作製するために、モールディングデバ
イスとモールド用コンパウンドを用いる装置として有利
に利用できる。噴霧器121は接着促進材を噴霧するよ
うに動作し、接着促進材を供給されるようになった塗布
器具の1つの例である。電源131は集積回路の導電性
要素と塗布器具との間に電位差を設定するようにつなが
れた電圧源でよい。装置101はカプセル封止されたト
ランジスタ、コンデンサ、抵抗体、そしてその他の電子
デバイスを作製するために用いることができる。
15.1,.2,.nを有し、モールディングコンパウ
ンドでもってモールド化されたパッケージ311を作る
ための、図3の集積回路を製造するプロセスを示す。
を霧状化するように動作する図1の塗布器具121へH
MDS等の接着促進材を供給している。この促進材は導
電性要素315とモールド用コンパウンド311との間
の接着力を増進させる型のものである。続く工程205
は、塗布器具121と製造中のリードフレームの導電性
要素等の集積回路の導電性要素との間に電位差を設定す
る。
を噴霧し、電位差によって接着促進材が半導体材料や絶
縁材料よりはむしろ導電性要素へ向かって引き寄せられ
るようにする。しかし、この電位差のバイアス効果は、
機械的な応力が集中するエリアであるダイのボールボン
ドを囲む周辺中の半導体エリアへも都合よく接着促進材
を引きつける。絶縁体で作られたマスク151を構え
て、霧状化した接着促進材の積み重なりを避けることが
望ましい。あるいは、マスクを接着促進材と同じ電位に
充電される金属で作ることによって接着促進材がマスク
151の替わりに半導体ダイやボールボンドへ優先的に
引きつけられるようにしてもよい。次に工程213にお
いて、図1のモールディング機械171によってモール
ド用コンパウンドが導電性要素上へモールドされる。
213について説明を続けると、リードフレームは噴霧
によるHMDSの堆積に先だって連続した細線状に成形
される。細線状の各リードフレームは既に述べたよう
に、支持パッドへ張り付けられた集積回路ダイを有して
いる。この支持パッドはそれ自身が2つの平行なサイド
レールの間に1対の支持腕によって支えられている。各
サイドレールはリードフレームの面内にあって、ダイパ
ッドとは反対の側にある。図3に示されたようなデュア
ルインラインパッケージ(DIP)の製造において、1
つのリードフレームは次のものへ直列的につながってい
る。マトリックスパッケージの製造では、ダイパッドの
支持腕を受け取るための2つの対向するサイドレールの
間に横断するキャリア腕が取り付けられて、複数個のリ
ードフレームが対向するサイドレール間に取り付けられ
ている。モールディング操作時には、リードフレームの
周りにモールド空胴が形成される。モールド空胴は密封
されており、ダムバー(dam bar)と共にリード
それ自身の上を封止している。ダムバーは1対の隣接す
るリードの間に延びる横断部分を有している。ダムバー
はカプセル封止材料が、閉じこめられたリードフレーム
から流れ出すのを制限する。カプセル封止の後に、ダム
バーとモールドの飛沫が飛び出した部分はパンチで切り
取られる。パンチは金属パンチであって、容易に金属ダ
ムバーを切り離すことができ、また飛び出したモールド
飛沫の部分をリードフレーム間から除去することができ
る。トリミングと成形の操作によって集積回路製造の以
降の工程でリードフレームをそれのサイドレールから切
り離す。モールド飛沫を除去した段階の集積回路につい
ては、ここに参考のために引用した1989年4月13
日付けの同一被譲渡人の米国特許出願第337,609
号(TI−13819)に述べられている。
た集積回路製品301を示している。噴霧されて堆積し
た接着促進材の消失するほどに薄い層321がダイ14
1とパッケージ間の接着力を増進させると共に、ピン3
15.1−.nの各々と樹脂製パッケージのモールド用
コンパウンド311との間の接着力をも増進させる。こ
うして集積回路301はピン315、ピン上に堆積され
た噴霧接着促進材の微視的層321、そしてピン315
と接着促進材321との上にモールドされたパッケージ
材料311を有する。
ムを有する集積回路を作製する図2のプロセスは、工程
201において噴霧器へヘキサメチルジシラザンを供給
し、噴霧器と集積回路のリードフレームとの間に電位差
を設定するために工程205において電圧源を接続し、
次に工程209において集積回路の近辺でヘキサメチル
ジシラザンを噴霧して電位差の影響下でリードフレーム
上へヘキサメチルジシラザンを堆積させることを含んで
いる。工程213では噴霧されたヘキサメチルジシラザ
ンをその上へ堆積された導電性材料上へ、モールド用コ
ンパウンドをモールドする。
立てまたは "バックエンド(backend)”パッケ
ージ段階に適用できる。このプロセスは、1つの例とし
て、リフローはんだを行う前に樹脂によって吸収された
湿気の破壊効果を克服することによって、樹脂製サーフ
ェスマウントデバイスの接着性と信頼性を向上させる。
た、それを組み立て段階のみでなくウエハ製造それ自身
へ適用することを推奨する。こうすることによって、ウ
エハ製造段階でのフォトレジストの接着性が改善され
て、接着促進材を堆積させる複雑で高価な設備を使用す
ることが回避される。
ダイ表面との間の接着が失われるとたちまち応力がボー
ルボンドへ集中して、それは複数回の温度サイクルや1
回のはんだ付け操作の後に破壊的な故障へとつながる恐
れがある。
サ法はボンディング後のリードフレームとダイの両表面
を同時に覆うことができる。最初の代替え方式での接着
促進材の焼き鈍し(curing)は、モールディング
操作期間中にそれ自身をモールドプレス中で(180℃
オーダ)の加熱することによって行われる。都合のよい
ことに、この最初の方式では個別的な焼き鈍しの操作お
よび設備が必要ない。第2の代替え方式では、モールデ
ィングに先だってリードフレームおよびダイが赤外線ラ
ンプの近くを通って運ばれるかまたはその近くに保持さ
れることによって、例えば350℃のようなフラッシュ
焼き鈍し温度で、例えば30秒程度の複数秒の時間フラ
ッシュ焼き鈍しを施される。第3の代替え方式では、1
50ないし275℃で1.5ないし3時間の炉の中での
焼き鈍しが施される。熟練作業者は、最良の結果を得る
ために、温度、時間、距離、その他の装置およびプロセ
スの物理的パラメータを調節することを指摘しておく。
層またはその他の接着促進材の層321は消失するほど
に薄く通常の光学顕微鏡観察では見ることができないほ
どである。(別の型では層321は本質的に可視の厚さ
を有している。)図1と図2の帯電噴霧方式は、図4に
示されたように層を堆積させる。この層は非常に薄くほ
とんど1原子分の厚さのこともあり、後者の場合それは
単原子層と呼ばれる。それほど薄いにも拘らず、目に見
えない厚さであっても層321の存在は、種々のレベル
のパッケージ応力を加えることを経て発生する接着と剥
離の程度を比較することによって検出することができ
る。
れが製造された後にすぐある程度の剥離を示し、それが
湿度と温度による応力に曝された後では急速に破壊する
傾向を持つ。もし、デバイスが初期に剥離が存在しない
ように製造されたとすれば、それはまた走査型音波顕微
鏡の検査において異なる特性を示す。
できないほどの薄い図4の接着促進材の層321を有し
ている。図4中の層321の厚さは、図4の微視的な尺
度においても極端に誇張して描いてある。パッケージ材
料311はピン315.1−.nに対しては、同じパッ
ケージ材料が接着促進材の層を使用していないピンに対
する接着力よりも1段と優れた接着力を有する。
した同一人譲渡の米国特許第4,463,217号と第
4,495,376号に示されたサーフェスマウントI
Cパッケージ等の数多くのその他のパッケージに適用で
きるものである。米国特許第4,463,217号では
サーフェスマウントICデバイスパッケージまたはキャ
リアはそれ自身の側面にノッチまたはキャスチレーショ
ン(castillation)を有している。リード
の第1の列はパッケージの周りに配置されており、リー
ドの第2の列はノッチ中に配置されている。米国特許第
4,495,376号では、キャリアがその側面から突
出したリードを有しており、キャリアの底部中の凹みに
はまる突出部を有している。凹みの各々は他の凹みから
リブ(rib)によって隔てられている。リードのいく
つかには、キャリアの容器からリードが出る出口に隣接
して形成された孔が備えられている。リードはその長手
方向に沿って突出部に向かって傾斜をもたされている。
えていないデバイスとの応力−歪特性の比較が示されて
いる。応力が零から増大していくと、図4の層321が
ない場合には屈曲点351が現れてそこで歪が突然上昇
して剥離が発生する。これと対照的に、微視的に検出で
きなくとも層321が存在する場合にはこの剥離屈曲点
353はずっと高い応力値において現れる。
を提供し、いくつかの実施例ではダイとモールド用コン
パウンドとの間に完全にポリイミドを不要とし、そこに
はHMDSのような接着促進材を介してダイがパッケー
ジのモールド用コンパウンドに直接接着されている。他
の実施例では、複雑でなくまた高価でもないプロセス環
境においてポリイミドと接着促進材とを混合して噴霧す
る堆積方式が採られる。
機械的に破壊することによって層321の存在を示すこ
とができる。層321の使用されていないパッケージは
ダイおよびリードフレームへの接着力に劣っている。従
って、層321がない場合にはモールド用コンパウンド
がダイおよびリードフレームから簡単に剥離または分離
してしまう。層321が存在する場合には、シリコンの
ダイは粉砕され、ダイおよびリードフレームは層321
のないデバイスでは見られなかったようなモールドの破
片との優れた接着性を示すであろう。
くつかのパラメータはダイの寸法と、ダイマウントパッ
ドと最小の樹脂パッケージ厚さとの比とである。急激な
温度上昇の前に樹脂によって吸収された湿気の量と分布
もまた重要である。ダイおよびリードフレームとパッケ
ージの熱膨張係数(CTE)の不一致もまた亀裂に影響
する。ダイの寸法が増大すると、シリコン、リードフレ
ーム、そしてモールド用コンパウンドのCTEの違いに
よる応力レベルは増大する。薄いパッケージ断面の場
合、この応力は樹脂の薄いパッケージ断面の強度を越え
る。従って、ダイの寸法またはダイマウントパッドとダ
イまたはマウントパッド表面と外部パッケージ表面との
間の最小の樹脂厚さとの比は、パッケージ全厚さと共に
重要なパラメータである。
CTEのいくつかの例は、シリコンダイで2.8、合金
42のリードフレームで6、銅で17、モールド用コン
パウンドで11−26である。
rk)による応力は最大のパッケージ温度と共に増大す
る。ダイ作製およびワイヤボンディングプロセスもまた
急激な温度上昇による応力に対して多かれ少なかれ抵抗
を提供する。
またはその近傍領域における湿気の勾配は、リフローは
んだ中のパッケージの亀裂に対する敏感度に影響する。
通常の室内環境では、多くの樹脂のモールド用コンパウ
ンドが1日当たり重量で約0.01パーセントの湿気を
吸収する。約0.11ないし0.12パーセントの平均
湿気レベルはいくつかの大型ダイのICでは亀裂を生じ
させるのに十分であり、一方他のデバイスでは重量で
0.4または0.5パーセントの飽和状態までの湿気を
吸収していても亀裂を生じないこともある。非平衡状態
による濃度勾配が存在する場所では亀裂を生ずる臨界湿
気限度は重量で0.1パーセント程度の変動を示す。
確率を大幅に増大させるが、温度の上昇速度はあまり影
響しない。もし必要なら、個々のデバイスの過熱を防ぐ
ために熱遮蔽を用いるべきである。
(CH3 )6 Si2 NHを持つ。HMDSの1つの形は
1,1,1,3,3,3ヘキサメチルジシラザンであ
り、これについては1980年にコブレンツ協会(Co
blentz Society)から出版された "赤外
スペクトルのデスクブック(Desk Book of
Infrared Spectra)”を参照された
い。その他のジシラザンやその他の接着促進材もまたこ
のプロセスに都合よく利用できる。接着促進材を含むポ
リイミドもまたここに述べたプロセスに従って噴霧して
吹き付けることができる。
ル121が電気的に駆動されており、それらはダイおよ
びリードフレーム141,145の対向する両面上に配
置されている。図1においては、ノズル121がダイお
よびリードフレームの片側にしかなくても、接着促進材
の噴霧された粒子の過剰な部分129Aは裏側からダイ
およびリードフレームへ到達する。2つのノズルがあれ
ば裏と表の両方からより一様な堆積が行われる。ノズル
が1つの場合も2つの場合も、ダイとリードフレーム1
41,145の方向は図示のような吹き付けに対面して
いる位置であってもよく、または端を軸にして回転させ
ても、あるいは吹き付け方向に対して斜めに回転させて
もよい。大量生産では噴霧器の前を通過る組み立てライ
ンに沿って、数多くのダイとリードフレームのアセンブ
リが運ばれていく。
1は接着促進材をノズル121を通して吹き出す圧縮空
気(または窒素や蒸気のようなその他の液体)を示して
いる。別の装置では空気源127を省略して、ノズル1
21を通して圧力で接着促進材を吹き出し、接着促進材
の噴霧を行うようになっている。更に別の装置では空気
を導入することなく接着促進材を噴霧するためにバイブ
レータを使用している。
してきた。本発明の範囲にはここに述べられたものと異
なる実施例も含まれることは理解されたい。
プロセスに従って改善することができ、優れたASIC
(特定用途向けIC)、PAL(プログラム可能アレイ
論理回路)、PLA(プログラム可能論理アレイ)、デ
コーダ、メモリ、非ソフト(non−software
based)プロセッサ、その他の回路、または任意
のアーキテクチャのマイクロプロセッサおよびマイクロ
コンピュータを含むデジタルコンピュータ、またはそれ
らの組み合わせを作製することができる。含むという表
現は本発明の範囲を考慮した場合、排除されないという
意味に解釈されるべきである。
経るかまたはその他の方法で直接的または間接的に、オ
ーミック的または容量的に形成される。組み込みはシリ
コン、ガリウム砒素、その他の電子材料群中の個別的部
品または完全に集積化された回路に、更に光学的な技術
に基づく形態または実施例、更にその他の技術に基づく
形態および実施例に、行うことが可能である。本発明の
種々の実施例が、ハードウエア、ソフトウエア、あるい
はマイクロコード化されたファームウエアに具体化され
得ることを理解されたい。プロセスのフロー図もアセン
ブリ装置のマイクロコード化された実施例やソフトウエ
アに基づく実施例に対するフロー図を表している。
れてきたが、この説明は限定的な意味に解釈されるべき
ではない。その他の本発明の実施例と共に、図示の実施
例に対してそれらの組み合わせや修正が種々可能である
ことは本明細書を参考にして当業者には明かになるであ
ろう。従って、本発明の特許請求の範囲はそれらの修正
や実施例を包含するものと理解されるべきである。
る。 (1)電子部品を作製する方法であって、接着促進材を
噴霧するように動作する塗布器具へ接着促進材を供給す
ること、前記塗布器具と電子部品との間に電位差を設定
すること、前記電子部品の近くに前記接着促進材を噴霧
して、前記電位差が前記接着促進材を前記電子部品へ引
きつけて、それによって前記電子部品上へ前記接着促進
材を堆積させるようにすること、の工程を含む方法。
着促進材がヘキサメチルジシラザン(HMDS)を含ん
でいる方法。
た電子部品。
する集積回路を作製する方法であって、噴霧器へヘキサ
メチルジシラザンを供給すること、前記噴霧器と前記集
積回路のリードフレームとの間に電位差を設定するため
に電圧源を接続すること、前記集積回路の近辺へ前記ヘ
キサメチルジシラザンを噴霧して、それによって前記電
位差の影響下で前記リードフレームの上へ前記ヘキサメ
チルジシラザンを堆積させること、前記噴霧されたヘキ
サメチルジシラザンがその上に堆積された導電性材料の
上へモールド用コンパウンドをモールディングするこ
と、の工程を含む方法。
た集積回路デバイス。
積回路を作製するための、モールディング装置とモール
ド用コンパウンドを用いて使用される装置であって、前
記導電性要素と前記モールド用コンパウンドとの間の接
着力を増進させる型の接着促進材を噴霧するように動作
し、前記接着促進材を供給されるようになった塗布器
具、前記塗布器具と前記集積回路の導電性要素との間に
電位差を設定するために接続された電圧源、を含む装
置。
着促進材がヘキサメチルジシラザンを含んでいる装置。
促進材の層、そして前記ピンと接着促進材の上にモール
ドされたパッケージ材料を含む集積回路。
記接着促進材が目で検出できない程度の厚さであって、
前記パッケージ材料が、接着促進材の層を欠いたピンと
前記パッケージ材料と同じパッケージ材料との間の接着
力を本質的に上回る接着力を有するような集積回路。
前記接着促進材がヘキサメチルジシラザンを含んでいる
集積回路。
る集積回路を作製するための、モールド化されたパッケ
ージを作製するためにモールド用コンパウンドを供給さ
れるようになった方法であって、前記導電性要素と前記
モールド用コンパウンドとの間の接着力を増進させる型
の接着促進材を噴霧するように動作する塗布器具に対し
て前記接着促進材を供給すること、前記集積回路の導電
性要素と前記塗布器具との間に電位差を設定すること、
前記集積回路の近くに前記接着促進材を噴霧して、前記
電位差が前記接着促進材を前記導電性要素と前記半導体
材料とへ引きつけるようにすること、の工程を含む方
法。
記接着促進材がヘキサメチルジシラザン(HMDS)を
含んでいる方法。
された集積回路。
は、接着促進材を噴霧するように動作する塗布器具に対
して前記接着促進材を供給すること、前記塗布器具と集
積回路との間に電位差を設定すること、そして前記集積
回路の近くに前記接着促進材を噴霧して前記電位差が前
記接着促進材を前記集積回路へ引きつけるようにするこ
とによって前記接着促進材をその上に堆積させることの
各工程を含んでいる。製品としては、本集積回路はピ
ン、前記ピン上に堆積された噴霧された接着促進材の
層、そして前記ピンと接着促進材の上にモールドされた
パッケージ材料を含んでいる。その他のデバイス、シス
テム、そして方法も開示されている。
年。本特許明細書の開示の一部分は著作権保護の対象と
なる材料を含んでいる。本著作権の所有者は、本特許書
類または特許開示が特許および貿易事務所の特許書類ま
たは記録に用いられるために複写されることに異議を唱
えるものではないが、それ以外についてはどんなもので
あろうと、すべての著作権に関する権利を保留するもの
である。関連出願に関するクロス・リファレンス次の米
国特許および特許出願を、ここに参考のために引用す
る。 出願番号 出願日 テキサス社番号 337,609 1989年4月13日 TI−13819 455,210 1989年12月22日 TI−14600 特許番号 発行日 4,043,027 1977年8月23日 4,463,217 1984年7月31日 4,495,376 1985年1月22日 4,504,435 1985年3月12日 4,697,784 1987年10月6日 4,915,607 1990年4月10日
の表面へHMDSの霧状の帯電粒子を吹き付けて、集積
回路製造の進歩したプロセスを提供するための装置を部
分的に切り取って、また部分的に模式的に示した図。
進歩したプロセスのフロー図。
路製品の模式図。
と亀裂に対する耐性とを示す張力対変位のグラフ図。
Claims (7)
- 【請求項1】 半導体材料と導電性要素を有する電子部
品を作製する方法であって、 接着促進材を噴霧するように動作する塗布器具へ接着促
進材を供給すること、 前記塗布器具と電子部品との間に200−500ボルト
の範囲の電位差を設定すること、および前記電子部品の
近くに前記接着促進材を噴霧して、前記電位差が前記接
着促進材を前記電子部品へ引きつけて、それによって前
記電子部品上の表側と裏側へ前記接着促進材を堆積させ
るようにすることの工程を含んでいる方法。 - 【請求項2】 第1項記載の方法であって、前記電子部
品にカプセル封止しモールドの中へモールド用コンパウ
ンドを注入することにより前記接着促進材を有する前記
電子部品の上へモールド用コンパウンドをモールディン
グすることを含んでいる方法。 - 【請求項3】 第1項または第2項記載の方法であっ
て、前記接着促進材がヘキサメチルジシラザン(HMD
S)を含んでいる方法。 - 【請求項4】 第1項記載の方法であって、前記接着促
進材を前記電子部品の望ましい領域に向けるためのマス
クを設けることを含んでいる方法。 - 【請求項5】 第2項記載の方法であって、前記モール
ディングする工程は、モールディングの熱により前記接
着促進材を焼き鈍すことを含んでいる方法。 - 【請求項6】 半導体材料と導電性要素を有する集積回
路を作製するための、モールディング装置とモールド用
コンパウンドを用いて使用される装置であって、 前記半導体材料及び前記導電性要素と前記モールド用コ
ンパウンドとの間の接着力を増進させる型の接着促進材
を噴霧するように動作し、前記接着促進材を供給される
ようにされた塗布器具、 前記塗布器具と前記集積回路の導電性要素との間に20
0−500ボルトの範囲の電位差を設定するために接続
された電圧源、および前記接着促進材を前記電子部品の
望ましい領域に向けるためのマスクを含んでいる装置。 - 【請求項7】 第6項記載の装置であって、前記接着促
進材がヘキサメチルジシラザンを含んでいる装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63877691A | 1991-01-08 | 1991-01-08 | |
US638776 | 1991-01-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06104296A JPH06104296A (ja) | 1994-04-15 |
JP3363467B2 true JP3363467B2 (ja) | 2003-01-08 |
Family
ID=24561374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00170992A Expired - Fee Related JP3363467B2 (ja) | 1991-01-08 | 1992-01-08 | 集積回路パッケージ接着法 |
Country Status (6)
Country | Link |
---|---|
EP (2) | EP0572043A1 (ja) |
JP (1) | JP3363467B2 (ja) |
KR (1) | KR920015524A (ja) |
DE (1) | DE69218630T2 (ja) |
SG (1) | SG43864A1 (ja) |
TW (1) | TW207586B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10127894B4 (de) * | 2001-06-08 | 2004-08-12 | Mühlbauer Ag | Verfahren, Vorrichtung und Produktionsanlage zum Aufbringen von kleinen Kunststoffmengen auf elektrische Bauteile, wie Mikrochips oder deren Träger |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4900580A (en) * | 1987-10-22 | 1990-02-13 | Klaus Grah | Process for the electrostatic lacquering of printed circuit boards |
JPH0244738A (ja) * | 1988-08-05 | 1990-02-14 | Semiconductor Energy Lab Co Ltd | 電子装置作製方法 |
-
1992
- 1992-01-07 KR KR1019920000078A patent/KR920015524A/ko not_active Application Discontinuation
- 1992-01-07 EP EP93110939A patent/EP0572043A1/en not_active Withdrawn
- 1992-01-07 DE DE69218630T patent/DE69218630T2/de not_active Expired - Fee Related
- 1992-01-07 SG SG1996003257A patent/SG43864A1/en unknown
- 1992-01-07 EP EP92100139A patent/EP0494634B1/en not_active Expired - Lifetime
- 1992-01-08 JP JP00170992A patent/JP3363467B2/ja not_active Expired - Fee Related
- 1992-05-20 TW TW081103919A patent/TW207586B/zh active
Also Published As
Publication number | Publication date |
---|---|
DE69218630T2 (de) | 1997-09-11 |
DE69218630D1 (de) | 1997-05-07 |
EP0494634A2 (en) | 1992-07-15 |
SG43864A1 (en) | 1997-11-14 |
EP0494634A3 (en) | 1992-09-02 |
KR920015524A (ko) | 1992-08-27 |
EP0494634B1 (en) | 1997-04-02 |
JPH06104296A (ja) | 1994-04-15 |
EP0572043A1 (en) | 1993-12-01 |
TW207586B (ja) | 1993-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7615871B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
JP3199963B2 (ja) | 半導体装置の製造方法 | |
JP3491003B2 (ja) | チップサイズパッケージ半導体 | |
US9780017B2 (en) | Packaged device with additive substrate surface modification | |
US8815648B1 (en) | Multi-step sintering of metal paste for semiconductor device wire bonding | |
US20210351098A1 (en) | Packaged Semiconductor Device With Multilayer Stress Buffer | |
US11021786B2 (en) | Copper passivation | |
KR970011666B1 (ko) | 미소장소의 전기접속방법 | |
US7259046B2 (en) | Semiconductor device and manufacturing method thereof | |
US20220230944A1 (en) | Configurable leaded package | |
US9899339B2 (en) | Discrete device mounted on substrate | |
JP3363467B2 (ja) | 集積回路パッケージ接着法 | |
US20140091465A1 (en) | Leadframe having sloped metal terminals for wirebonding | |
CN216288315U (zh) | 半导体器件 | |
JPH02106954A (ja) | 電子装置 | |
US6291882B1 (en) | Packaging process and structure of electronic device | |
JP3393708B2 (ja) | 半導体パッケージの製造方法 | |
US20200185322A1 (en) | Semiconductor device connections with sintered nanoparticles | |
KR100254267B1 (ko) | 비.지.에이패키지및그제조방법 | |
KR100439188B1 (ko) | 반도체 패키지 몰딩장치 | |
JPH10321656A (ja) | 電子素子チップの封止方法 | |
JPH02106941A (ja) | 電子装置の作製方法 | |
JPH04332155A (ja) | 樹脂封止型半導体装置 | |
JPH01292846A (ja) | 電子装置作製方法 | |
KR20020030872A (ko) | 솔더마스크가 장착된 리드프레임 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |