JP3360415B2 - 回路パターン形成方法 - Google Patents

回路パターン形成方法

Info

Publication number
JP3360415B2
JP3360415B2 JP10941994A JP10941994A JP3360415B2 JP 3360415 B2 JP3360415 B2 JP 3360415B2 JP 10941994 A JP10941994 A JP 10941994A JP 10941994 A JP10941994 A JP 10941994A JP 3360415 B2 JP3360415 B2 JP 3360415B2
Authority
JP
Japan
Prior art keywords
circuit pattern
substrate
target
slit hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10941994A
Other languages
English (en)
Other versions
JPH07321446A (ja
Inventor
隆児 大谷
啓明 北村
剛 岡本
策雄 鎌田
良幸 内野々
勲二 中嶋
俊之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10941994A priority Critical patent/JP3360415B2/ja
Publication of JPH07321446A publication Critical patent/JPH07321446A/ja
Application granted granted Critical
Publication of JP3360415B2 publication Critical patent/JP3360415B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は回路パターンの形成方法
に関する。
【0002】
【従来の技術】従来より、基板表面に回路パターンを形
成する方法として、以下に説明する概略二種類の方法が
よく行われている。これらの方法は、レジストのパター
ン形状に対応したフォトツールを準備しておいて、この
フォトツールを使用して同一の回路パターンを大量に生
産できる点で優れているものである。
【0003】その第一の方法としては、基板の全表面に
回路パターンとなる金属膜を形成し、この金属膜の上に
パターン形状にレジスト膜を形成してエッチング処理
し、不要な部分の金属膜を除去する方法である。しか
し、この方法は一旦基板表面に形成した金属膜をエッチ
ング除去しているので、材料が無駄になるものである。
このため、例えば金などのように高価な金属膜を使いに
くく、回収するにもそれ相当のコストがかかるものであ
る。
【0004】この点を改善した第二の方法としては、め
っき活性を有するように基板表面を処理したのち、この
基板表面にめっき耐性のあるレジスト膜を逆のパターン
形状に形成し、基板表面にパターン状に金属膜を形成
し、回路パターンとする方法がある。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
代表的な二種類の従来例にあっては、レジスト膜のパタ
ーンを形成するために、均一なレジスト膜を形成し、露
光し、現像する工程が必要であり、工程が煩雑となる問
題があった。また、回路パターンの形成されていない基
板表面には、エッチング液、めっき処理液またはレジス
トなどが残る可能性があり、絶縁性または回路特性に影
響を与える恐れがある。また、立体形状の基板表面に回
路パターンを形成することが困難であるという問題もあ
る。
【0006】本発明は、以上のような問題点を解決する
ためになされたものであり、その目的は、簡単で効率の
よい工程で絶縁性などの性能のよい回路パターンを形成
でき、しかも立体形状の基板にも対応できる回路パター
ンの形成方法を提供することにある。
【0007】
【課題を解決するための手段】上記課題を解決する請求
項1記載の発明は、基板表面に回路パターン形状に対応
したスリット孔を設けたターゲットを近接させると共
に、基板と反対側のターゲット面上に略均一なプラズマ
を発生させ、ターゲットのスリット孔側面をスパッタリ
ングさせることを特徴として構成している。
【0008】請求項2記載の発明は、基板表面に回路パ
ターン形状に対応したスリット孔を設けたターゲットを
近接させると共に、基板と反対側のターゲット面上に略
均一なプラズマを発生させ、ターゲットのスリット孔側
面をスパッタリングさせて形成された回路パターン上
に、めっき膜から成る回路パターンを重ねて形成するこ
とを特徴として構成している。
【0009】請求項3記載の発明は、基板表面に回路パ
ターン形状に対応したスリット孔を設けたターゲットを
近接させると共に、基板と反対側のターゲット面上に略
均一なプラズマを発生させ、ターゲットのスリット孔側
面をスパッタリングさせる回路パターンの形成方法にお
いて、複数また同一のターゲットを順に用いて複数回同
一基板上にスパッタリングを行い、回路パターンを同一
基板上に重ねて形成することを特徴として構成してい
る。
【0010】請求項4記載の発明は、請求項1、2また
は3記載の発明において、立体形状の基板表面に対応す
る立体形状のターゲットを近接させることを特徴として
構成している。
【0011】請求項5記載の発明は、請求項1、2また
は3記載の発明において、ターゲットを抵抗体材料とし
たことを特徴として構成している。
【0012】請求項6記載の発明は、請求項1、2また
は3記載の発明において、基板の表面に酸化物の層を形
成し、酸化物と金属との割合を順に変化させて表面が略
純粋な金属となっていることを特徴として構成してい
る。
【0013】
【作用】請求項1記載の発明では、ターゲットに回路パ
ターン形状に対応したスリット孔を設け、このスリット
孔側面をスパッタリングさせることによって、ターゲッ
トに近接させた基板表面にスパッタリング膜から成る回
路パターンが転写されている。つまり、回路パターン形
状に対応したスリット孔の形状が、スパッタリングによ
ってそのまま回路パターン形状となって基板表面に直に
転写されている。
【0014】また、その上、この方法のスパッタリング
膜は、基板表面を強く粗面化することなく、密着性よく
形成される。
【0015】請求項2記載の発明では、まずスパッタリ
ング膜の回路パターンが形成され、この膜の上にさらに
めっき膜から成る回路パターンを重ねて形成している。
スパッタリング膜の回路パターンは、スリット孔の形状
そのままに直接基板上に転写されて得られ、めっき膜は
厚く形成することが容易なので、膜厚みの厚い回路パタ
ーンを短時間に形成することができる。
【0016】請求項3記載の発明では、同一のターゲッ
トを用いて複数回同一基板上にスパッタリングすること
によって、同じ回路パターンが同一基板上に多数形成さ
れる。このとき、基板より小さいターゲットを用い、タ
ーゲットと基板との位置を変えることによって、同一基
板上の異なる位置に同じ形状で同じ材質の回路パターン
を多数形成することができる。さらに、回路パターンの
一部を重ねることによって、同じ繰り返し単位を持つ大
きな連続した回路パターンとすることもできる。
【0017】また、材質、スリット孔または材質とスリ
ット孔とが異なるターゲットを用いることによって、同
一基板上に材質、形状または材質と形状とが異なる回路
パターンを多数形成し、合成された回路パターンを形成
することができる。
【0018】請求項4記載の発明では、立体形状の基板
表面に対応する立体形状のターゲットを用いることによ
って、立体形状の基板表面にも、上記の発明と同様に回
路パターンが転写されている。
【0019】請求項5記載の発明では、ターゲットを抵
抗体材料としており、抵抗体がスパタリング膜として得
られ、薄膜の抵抗体回路パターンが直接形成されてい
る。
【0020】請求項6記載の発明では、基板の表面に酸
化物の層を形成し、酸化物と金属との割合を順に変化さ
せて表面が略純粋な金属となっている。基板と回路パタ
ーン膜との接合界面が酸化物層となって密着性を向上さ
せている。
【0021】
【実施例】本発明の一実施例を以下に添付図に基づいて
説明する。
【0022】実施例1を図1ないし図7に基づいて以下
に説明する。図1および図3はこの実施例で用いる基板
1およびタッゲット2を示す斜視図であり、図2は回路
パターン6の形成状態を示す説明図である。また、図4
はターゲット2のスリット孔3の形状を示す断面図であ
り、図5ないし図7はプラズマチャンバー4の構成を示
す概略図である。
【0023】図1は基板1およびターゲット2を示し、
この図において、基板1はセラミックスまたは合成樹脂
などの絶縁性の材料から成る平板である。ターゲット2
は回路パターンの材料となる金属として銅を用いてい
る。回路パターン6となる金属としては、この他いろい
ろな材料を用いることができるが、代表的なものを例示
すれば、金、ニッケル、銀、パラジウムまたはアルミニ
ウムなどがある。ターゲット2には基板1の表面に形成
しようとする回路パターンの形状に対応したスリット孔
3が設けられており、一般的な機械加工によって形成さ
れる約1mmの厚さのものである。
【0024】そして、上記の基板1にターゲット2を重
ねて近接させた状態にして、図2に示すように、プラズ
マ形成可能な真空チャンバー4内に配設する。このチャ
ンバー4内にはアルゴンガスが10-3トールに減圧されて
導入され、ターゲット2をチャンバー4に対して負とな
るようなバイアス電圧をかけ、ターゲット2とチャンバ
ー4との間で放電させることによってプラズマ5を形成
することができる。ターゲット2を負とするバイアス電
圧は、チャンバー4をアース電位としてターゲット2に
負のバイアス電圧をかけるか、または、ターゲット2を
アース電位として、チャンバー4に正のバイアス電圧を
かけるようにすればよい。このバイアス電圧としては、
10〜1000V程度が安定に放電されるので適当である。ま
た、アルゴンガスの他に、キセノン、クリプトン、ネオ
ンまたは窒素などのガスも使用することができる。
【0025】以上のようにして、基板1と反対側のター
ゲット2面上に略均一なプラズマ5を発生させ、ターゲ
ット2のスリット孔3側面をスパッタリングさせること
によって、図3に示すように、基板1表面にスパッタリ
ング膜から成る回路パターン6を形成することができ
る。すなわち、スパッタリングされたターゲット2のス
リット孔3側面の銅原子2aが、基板1表面のスリット
孔3の部分に密着して回路パターン6が転写されるもの
である。
【0026】ここで、上記の転写をうまく行うために
は、スリット孔3の形状を適切にするとよい。その形状
としては、図4に示すターゲット2の断面図において、
アスペクト比 (d/D)を 0.8〜 1.2程度の範囲とし、さら
に、やや基板1側にスリット孔3が狭くなるような傾斜
を設けることが適切である。このような形状とすること
によって、プラズマ5の当たる確率が高くなって銅原子
が効率よく転写されるようになる。
【0027】上記のプラズマ5の密度を1011個/cm3程度
のオーダーにすることによって、 100〜 300Å/分の成
膜速度で回路パターン6を形成することができる。
【0028】具体的なプラズマ形成用のチャンバー4と
しては、例えば、図5に示す電子衝撃型、図6に示す高
周波励起型、または図7に示すマイクロ波励起型などを
用いることができる。図5に示す電子衝撃型では、プラ
ズマチャンバー4内にマグネット7、陽極8および熱陰
極9を配設し、熱陰極9によってプラズマ5を形成して
いる。また、図6に示す高周波励起型では高周波コイル
10に高周波電流を印加してプラズマ5を形成し、図7
に示すマイクロ波励起型ではマイクロ波発生部11とコ
イル12とによる磁界によってECRプラズマ5を形成
しているものである。
【0029】プラズマ形成用のチャンバー4としては、
上述したようないろいろな方式のものが使用されるが、
例えば、図5に示した電子衝撃型のもので200Vのバイア
ス電圧を加えて120Wの放電を行うことによって、15分間
で2000Åの銅厚みの回路パターン6を得ることができ
る。なお、図6または図7に示すように、二組の近接さ
せたターゲット2と基板1とを、チャンバー4内にプラ
ズマ5を挟むように対向させて配設することによって、
効率よく回路パターン6を形成することができる。さら
に二組以上配設し、効率よく回路パターン6を形成する
こともできる。
【0030】以上のようにして形成する回路パターン6
では、ターゲット2のスリット孔3の形状が、そのまま
回路パターン6の形状となって基板1表面に転写され、
ターゲット2の金属から成る回路パターン6が基板1表
面に得られている。
【0031】従って、従来のように、レジストパターン
を介在させてエッチングすることなく、直に回路パター
ン6が得られるので、材料を無駄にすることなく、短い
工程で効率のよい回路パターンの形成方法になってい
る。従って、特に高価な金またはパラジウムなどの金属
から成る回路パターン6を形成するのに好適な回路パタ
ーンの形成方法になっている。
【0032】また、基板1表面に直にスパッタリングに
よる回路パターン6を形成しているので、回路パターン
6の存在しない基板1表面には他の余分な介在物が存在
する可能性がなく、絶縁性信頼性のよい回路パターン6
を形成することができる。また、この実施例の回路パタ
ーン6は、基板1表面を強く粗面化することなく、密着
性よく形成することができる。
【0033】実施例2を以下に図8の製造工程を示す概
略説明図を参照して説明する。この実施例は、実施例1
の絶縁性の基板1を立体形状としたもので、ターゲット
2を基板1に合わせて立体形状とする他は実施例1と同
様に行うことができるものである。以下、詳述する。
【0034】この図において、(A)の図は基板1を示
し、セラミックスまたは合成樹脂などの絶縁性の材料か
ら成り、表面に立体形状を有しているものである。
(B)の図はターゲット2を示し、回路パターン6の材
料となる金属として銅を用いている。回路パターン6と
なる金属としては、この他いろいろな材料を用いること
ができる。また、(C)の図は(B)の図において仮想
線にて示した部分の断面を示している。ターゲット2に
は基板1の表面に形成しようとする回路パターン形状に
対応したスリット孔3が設けられており、一般的な機械
加工によって形成される約1mmの厚さのものである。ま
た、基板1表面の形状が複雑な場合は電鋳めっきによっ
て、立体形状にピッタリ合うように形成することも可能
である。
【0035】(D)の図は上記の基板1にターゲット2
を重ねて近接させようとしている状態を示している。基
板1にターゲット2を近接させた状態にして、プラズマ
形成可能な真空チャンバー4内に配設し、基板1と反対
側のターゲット2面上に略均一なプラズマ5を発生さ
せ、ターゲット2のスリット孔3側面をスパッタリング
させることによって、(E)の図に示すように、基板1
表面にスパッタリング膜から成る回路パターン6を形成
することができる。
【0036】従って、この実施例によれば、実施例1に
示したと同様に、性能のよいスパッタリング膜の回路パ
ターン6が、立体形状の基板1の表面にも短い工程で効
率のよく形成されている。
【0037】実施例3を図9および図10を参照して以
下に説明する。図9はこの実施例の工程を示す説明図で
あり、図10はこの実施例によって得られる回路板の斜
視図を示している。
【0038】図9において、(A)は第一の工程とし
て、ターゲット2にパラジウムを用いて、前記の実施例
1の方法によって、基板1上にパラジウムの回路パター
ン6aを形成した状態を示している。ただし、回路パタ
ーン6aの厚みは実施例1と異なり 200〜 900Åとして
いる。なお、さらに薄くして数十Å程度とすることも可
能であるが、(B)の第二工程におけるめっき析出性が
やや悪くなるので、安全側として 200〜 900Åとしてい
るものである。この程度の厚みであれば、2〜3分で第
一工程のスパッタリングを終了することができる。
【0039】このあと、(B)の第二工程として、上記
の回路パターン6aをめっき核として無電解銅めっきを
行い、約10μmの銅めっき膜の回路パターン6bを回路
パターン6a上に重ねて形成し、図10に示すような回
路板を得ている。
【0040】なお、第一の工程のターゲット2を銅とし
て、15分間スパッタリングさせて2000Åの銅厚みの回路
パターン6aを得、この回路パターン6aを電極として
電解銅めっき膜の回路パターン6bを回路パターン6a
上に重ねて形成してもよい。または、電解めっき膜とせ
ずに無電解めっき膜としてもよく、無電解ニッケル、金
めっきなどのめっき膜を重ねて形成することもできる。
【0041】以上のように、めっき膜を重ねて形成する
この実施例では、めっき膜だけでパターン形成する従来
の方法において、パターン形状にめっき核を基板1の表
面に形成することが煩雑であったのに対して、数分のス
パッタリングでこれを行うことができるので容易であ
り、しかも厚膜の回路パターン6を容易に短時間で形成
することができる。
【0042】実施例4を図11または図12使用して以
下に説明する。これらの図は異なる回路パターンの概略
図を示している。
【0043】この実施例は、異なる回路パターンを実施
例1で示した方法によって同一基板1上に順に重ねて形
成し、合成された回路パターンを形成するものである。
【0044】図11は異なるスリット孔3を備えるター
ゲット2を用いる例を示しており、まず最初に、(A)
の回路パターン6aに対応するスリット孔3aを有する
ターゲット2aを用いて回路パターン6aを基板1に形
成する。次に、(B)の回路パターン6bに対応するス
リット孔3bを有するターゲット2bを用いて回路パタ
ーン6bを基板1に形成する。このとき、基板1とター
ゲット2bの位置関係を最初と略同じ関係にすることに
よって、(C)の合成された回路パターン6cを得るこ
とができる。
【0045】図12は同じターゲット2aを用いる例を
示しており、まず最初に、(A)の回路パターン6aに
対応するスリット孔3aを有するターゲット2aを用い
て回路パターン6aを基板1に形成する。次に、この同
じターゲット2aを回路パターン6aの幅だけ基板1よ
りずらして、(B)の同じ回路パターン6aを基板1に
形成する。このようにして、(C)の回路パターン6c
が合成される。
【0046】以上のように、この実施例では数種類の基
本的な回路パターンに対応するスリット孔3を設けたタ
ーゲット2を準備しておくことによって、異なる回路パ
ターンを形成できるものである。
【0047】また、ターゲット2の材質を変えて回路パ
ターンを合成することもできる。例えば、ターゲット2
aとして銅、アルミニウム、銀または金などの導電性の
材料と、ターゲット2bとして酸化ルテニウムまたはニ
クロム合金などの抵抗体材料とを用いて合成されて回路
パターン6cを形成することによって、抵抗体を有する
回路板を得ることができる。この場合、抵抗体の回路パ
ターン6bをスパッタリング膜として形成しているの
で、高性能の薄膜の抵抗体回路パターンが直接得られて
いる。
【0048】なお、めっき法などの他の方法によって形
成される回路パターン6と合成することもできる。この
場合、それぞれの回路パターン6がそれぞれに最適な方
法によって形成できて好ましいものである。例えば、厚
みの必要な回路パターン6はめっきなどによって形成す
る場合が考えられる。
【0049】実施例5を図13ないし図14を用いて以
下に説明する。図13はこの実施例の一製造工程を示す
説明図であり、図14はこの実施例によって得られる回
路パターン6と基板1との接合部の構造を示す説明図で
ある。
【0050】図13はプラズマ5を発生させてスリット
孔3をスパッタリングさせている状態を示す説明図であ
る。この図において、ターゲット2として純銅のターゲ
ット2を大気中に晒すなどして、その表面をわずかに酸
化させておいたものである。このターゲット2をクリー
ニングすることなしに用い、実施例1で行ったように、
スパッタリングによって基板1に回路パターン6を形成
している。
【0051】図14は以上のようにして得られた回路パ
ターン6と基板1との接合部を示したものである。この
図に示すように、基板1と回路パターン6との界面に当
たる回路パターン6の部分6aは数〜数10Åの厚みの
酸化第一銅となり、次第に酸化第一銅の割合が減少して
酸化第一銅と純銅の混合層6bとなり、最終的に純粋な
銅6cになっている。このようにして形成される酸化第
一銅は、基板1と強く接合するので、アルミナなどのセ
ラミックスまたはポリイミドなどの基板1に回路パター
ン6を強く接合させることができる。
【0052】回路パターン6の上記のような酸化層から
純粋な金属に変化する構造は、この他、ターゲット2に
純金属を用い、スパッタリングの初期に酸素ガスをチャ
ンバー4内に導入するか、または、スパッタリングを二
段階に分けて行い、初期に酸化第一銅のターゲット2を
用い、そののち純銅のターゲット2を用いるなどの方法
によって行うことができる。
【0053】なお、上記の例は銅の場合について説明し
たが、銅に限らず、ニッケルまたはアルミニウムなどの
他の金属であっても、接合界面に酸化物層6aを形成す
ることによって、回路パターン6の密着力を向上させる
ことができる。
【0054】以上に説明したように、本実施例は、スパ
ッタリングによって基板1表面に回路パターン6を直接
に形成するものであって、従来のようにレジストパター
ンを必要とせず、またエッチング工程も必要でないもの
である。従って、本実施例によって、簡単で効率のよい
工程で絶縁性などの性能のよい回路パターン6を形成で
き、しかも立体形状の基板1にも対応できるものであ
る。
【0055】
【発明の効果】請求項1記載の発明は、回路パターン形
状に対応したターゲットのスリット孔形状が、そのまま
回路パターン形状となって基板表面に転写され、ターゲ
ットと同一の材質の回路パターンが基板表面に得られて
いる。従って、従来のようにレジストパターンを介在さ
せることなく、直に回路パターンが得られるので、パタ
ーン材料を無駄にすることなく、工程が短く、効率のよ
い回路パターンの形成方法になっている。
【0056】また、基板表面に直に回路パターンが形成
されるので、回路パターンの存在しない基板表面にはエ
ッチング残りまたはレジスト残りなどの余分なものが存
在する可能性が少なく、絶縁性のよい回路パターンとす
ることができる。
【0057】また、この方法のスパッタリング膜は、従
来の電解銅箔を接着させる方法またはめっき膜を形成す
る方法よりも、基板表面を強く粗面化することなく、密
着性よく形成することができる。
【0058】請求項2記載の発明は、スパッタリング膜
の上にめっき膜を有する回路パターンを形成できる。こ
のとき、スパッタリング膜の回路パターンは、スリット
孔の形状そのままに直接基板上に転写されて得られるの
で、従来のめっき核付けを行う方法よりも簡単である。
その上、めっき膜は膜厚みを厚く形成することが容易な
ので、膜厚みの厚い回路パターンを短時間に形成するこ
とができる。
【0059】請求項3記載の発明は、同一基板上の異な
る位置に同じ形状で同じ材質の回路パターンを多数形成
することができ、さらに、同じ繰り返し単位を持つ大き
な連続した回路パターンとすることもできる。
【0060】また、同一基板上に材質、形状または材質
と形状とが異なる回路パターンを多数形成し、合成され
た回路パターンを形成することができる。例えば、導体
金属の回路パターンと薄膜の抵抗体回路パターンとを合
成して、薄膜抵抗の形成された導体回路パターンとする
ことなどができる。
【0061】請求項4記載の発明は、立体形状の基板表
面に直にターゲットのスリット孔形状の回路パターンが
転写されており、立体形状の基板表面にも上記の性能の
よいスパッタリング膜の回路パターンを、短い工程で効
率よく形成することができる。
【0062】請求項5記載の発明は、抵抗体の回路パタ
ーンをスパッタリング膜として形成し、薄膜の抵抗体回
路パターンが直接得られている。
【0063】請求項6記載の発明は、基板と回路パター
ン膜との接合界面を酸化物層とすることができるので、
密着性のよい回路パターンを形成することができる。
【図面の簡単な説明】
【図1】本発明の実施例1における基板およびターゲッ
トを示す斜視図である。
【図2】同上実施例の回路パターンの形成状態を示す説
明図である。
【図3】同上実施例における基板およびターゲットを示
す斜視図である。
【図4】同上実施例におけるターゲットのスリット孔の
形状を示す断面図である。
【図5】同上実施例におけるプラズマチャンバーの構成
を示す概略図である。
【図6】同上実施例におけるプラズマチャンバーの構成
を示す概略図である。
【図7】同上実施例におけるプラズマチャンバーの構成
を示す概略図である。
【図8】本発明の実施例2の製造工程を示す概略説明図
である。
【図9】本発明の実施例3の製造工程を示す概略説明図
である。
【図10】同上実施例によって得られる回路板を示す斜
視図である。
【図11】本発明の実施例4における回路パターンを示
す概略図である。
【図12】同上実施例における回路パターンを示す概略
図である。
【図13】本発明の実施例5の一製造工程を示す説明図
である。
【図14】同上実施例によって得られる回路パターンと
基板との接合部の構造を示す説明図である。
【符号の説明】
1 基板 2 ターゲット 3 スリット孔 4 チャンバー 5 プラズマ 6 回路パターン 7 マグネット 8 陽極 9 フィラメント 10 高周波コイル 11 マイクロ波発生部 12 コイル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鎌田 策雄 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 内野々 良幸 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 中嶋 勲二 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 鈴木 俊之 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平3−195087(JP,A) 特開 昭61−177792(JP,A) 特開 平2−247372(JP,A) 特開 平6−164105(JP,A) 特開 平5−217661(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/16

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板表面に回路パターン形状に対応した
    スリット孔を設けたターゲットを近接させると共に、基
    板と反対側のターゲット面上に略均一なプラズマを発生
    させ、ターゲットのスリット孔側面をスパッタリングさ
    せることを特徴とする回路パターン形成方法。
  2. 【請求項2】 基板表面に回路パターン形状に対応した
    スリット孔を設けたターゲットを近接させると共に、基
    板と反対側のターゲット面上に略均一なプラズマを発生
    させ、ターゲットのスリット孔側面をスパッタリングさ
    せて形成された回路パターン上に、めっき膜から成る回
    路パターンを重ねて形成することを特徴とする回路パタ
    ーン形成方法。
  3. 【請求項3】 基板表面に回路パターン形状に対応した
    スリット孔を設けたターゲットを近接させると共に、基
    板と反対側のターゲット面上に略均一なプラズマを発生
    させ、ターゲットのスリット孔側面をスパッタリングさ
    せる回路パターンの形成方法において、複数また同一の
    ターゲットを順に用いて複数回同一基板上にスパッタリ
    ングを行い、回路パターンを同一基板上に重ねて形成す
    ることを特徴とする回路パターン形成方法。
  4. 【請求項4】 立体形状の基板表面に対応する立体形状
    のターゲットを近接させることを特徴とする請求項1、
    2または3記載の回路パターン形成方法。
  5. 【請求項5】 ターゲットを抵抗体材料としたことを特
    徴とする請求項1、2または3記載の回路パターン形成
    方法。
  6. 【請求項6】 基板の表面に酸化物の層を形成し、酸化
    物と金属との割合を順に変化させて表面が略純粋な金属
    となっていることを特徴とする請求項1、2または3記
    載の回路パターンの形成方法。
JP10941994A 1994-05-24 1994-05-24 回路パターン形成方法 Expired - Fee Related JP3360415B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10941994A JP3360415B2 (ja) 1994-05-24 1994-05-24 回路パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10941994A JP3360415B2 (ja) 1994-05-24 1994-05-24 回路パターン形成方法

Publications (2)

Publication Number Publication Date
JPH07321446A JPH07321446A (ja) 1995-12-08
JP3360415B2 true JP3360415B2 (ja) 2002-12-24

Family

ID=14509772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10941994A Expired - Fee Related JP3360415B2 (ja) 1994-05-24 1994-05-24 回路パターン形成方法

Country Status (1)

Country Link
JP (1) JP3360415B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2872826B1 (fr) * 2004-07-07 2006-09-15 Commissariat Energie Atomique Croissance a basse temperature de nanotubes de carbone orientes

Also Published As

Publication number Publication date
JPH07321446A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
EP0260857B1 (en) Multilayer wiring substrate
JP3484306B2 (ja) 薄膜コンデンサおよびその製造方法
JP2004335700A (ja) 配線回路基板の製造方法
US4925723A (en) Microwave integrated circuit substrate including metal filled via holes and method of manufacture
JP3360415B2 (ja) 回路パターン形成方法
JP3556178B2 (ja) フレキシブル銅張板及びその製造方法
JP2000031623A (ja) 金属転写フィルムおよび電子部品の電極形成方法
JP2001251040A (ja) 高周波用回路基板及びその製造方法
JPH05335718A (ja) 導体配線の形成方法
JP2001288569A (ja) プラズマ処理装置およびプラズマ処理方法
JP2003318611A (ja) ストリップ伝送線路基板及びその製造方法
JP2001196746A (ja) プリント配線板およびプリント配線板の製造方法
JP2004071865A (ja) 抵抗層積層材および抵抗層積層材を用いた部品
JPH0245996A (ja) 混成集積回路の製造方法
JP2003121466A (ja) プローブユニットおよびその製造方法
JP2000124217A (ja) 配線パターンの構造及び配線パターンの形成方法
JPH0563340A (ja) 機能素子を有する配線板の製造法
JP2000331830A (ja) 平面型磁気素子一体型半導体デバイス
NO861090L (no) Fremgangsmaate for aa tilveiebringe tynne filmlinjer.
JPH06260482A (ja) 半導体装置
JPH0823166A (ja) 多層配線基板の製造方法
JPH05347212A (ja) 薄膜電子部品及びその製造方法
JP2004071866A (ja) 抵抗層積層材の製造方法および抵抗層積層材を用いた部品の製造方法
JP2007067138A (ja) 高周波用抵抗付き基板の製造方法および基板
JPH05283848A (ja) フレキシブルプリント配線板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071018

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101018

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees