JP3354459B2

JP3354459B2 - 半導体形複合センサ

Info

Publication number: JP3354459B2
Application number: JP29235997A
Authority: JP
Inventors: 照美仲沢; 嶋田　　智; 保弘浅野; 広道海老根
Original assignee: Hitachi Ltd; Hitachi Car Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Automotive Systems Engineering Co Ltd
Priority date: 1997-10-24
Filing date: 1997-10-24
Publication date: 2002-12-09
Anticipated expiration: 2017-10-24
Also published as: JPH11132881A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリコンチップに
表面デバイスのプロセス技術を用いてセンサ素子（例え
ば圧力検出素子，温度検出素子）とその信号処理回路を
形成した半導体複合センサに関する。

【０００２】

【従来の技術】自動車や産業用計測に使用される従来の
半導体形圧力センサの代表的なものとして、裏面からシ
リコン基板を加工（シリコンエッチング）してダイアフ
ラムを形成し、そのダイアフラムに相当する位置のシリ
コン基板表面に歪抵抗素子を拡散技術により形成するバ
ルク形のピエゾ抵抗式センサが知られている。この種の
センサには、例えば、差圧，静圧及び温度を一つの基板
に形成する複合形センサタイプのものがある（例えば、
特開平４−２０４２２６号、特開平７−３１１１１０
号）。

【０００３】最近では、上記のバルク形に代わって、シ
リコンチップの片面に、多層膜の表面デバイスプロセス
技術を用いて複数のダイアフラム形のセンサ素子を設
け、加えてセンサ素子からの信号を処理する信号処理回
路を併設した表面デバイス形の複合センサが提案されて
いる。このタイプは、シリコンチップの表面に固定電極
を形成し、その上に後で削除される犠牲層（例えばＳｉ
Ｏ₂）を形成し、さらにその上にダイアフラム素材（例
えばポリシリコン）を積層し、上記犠牲層を削除してダ
イアフラムを形成するものであり、静電容量，歪抵抗等
の検出素及びダイアフラムがすべて片面から形成される
ために、これらの要素の位置合わせがバルク形に較べて
高精度かつ容易に行い得るものとして評価されている。

【０００４】

【発明が解決しようとする課題】上記のような複合セン
サにおいて、シリコンチップ片面に表面デバイスプロセ
ス技術により信号処理回路と複数のセンサ素子をシリコ
ン基板に併設する場合、複数のセンサ素子は環境温度が
なるべく同じになるようセンサ素子同士を隣り合うよう
にまとめて形成し、信号処理回路はその傍らに並べてレ
イアウトするものが提案されていた。

【０００５】このような配置構造を模式化して表わした
従来例が図６（ａ）であり〔図６（ａ）はシリコンチッ
プ１０上を正面から見た図〕、ｌ₀はシリコンウエハー
を多数分割して得られるその中の一つのシリコンチップ
１０の一辺の長さを示し、その両サイドの斜線領域がウ
エハーをブレードにより分割する時のダイシングカット
幅（カット代）である。

【０００６】同図（ａ）において、１１或いは１２は、
例えば被測定圧力，大気圧等の圧力検出素子、１３は温
度検出素子であり、これらのセンサのうち前者をセンサ
素子、後者をセンサ素子とすると、シリコンチップ
１０上には、表面デバイスプロセス処理にて形成された
センサ素子，が隣り合い、その傍らにこれら信号処
理回路（集積回路）１５が配置されている。

【０００７】（イ）このような配置構成において、セン
サ素子，間やセンサ素子・信号処理回路１５間
は、環境温度が同じでスペースの合理化を図るには理想
的には、できるだけ接近しあうのが望まれる。しかし、
実際には、これらのセンサ素子間やセンサ素子・信号処
理回路間には配線スペースを確保しなければならず、そ
の間を離間させなければならず、また、このように離し
た場合には、その間にシリコン基板表面に形成される保
護膜３０（例えば材質はフォトレジンと同じもの）が流
入できるよう、ある程度の間隔ｌ₁，ｌ₂を確保しなけれ
ばならない。

【０００８】保護膜３０は、シリコンウエハーの切断
（ダイシングカット前）前の各チップ領域にセンサ素子
や信号処理回路を形成後に施され、例えば、回転円盤上
にシリコンウエハーを真空チャックにより固定して高速
回転させながら（≒10krpm）、そのシリコンウエハー表
面中心に保護膜の材料となるレジスト液を滴下し、その
レジスト液をシリコンウエハーの回転遠心力で拡げるこ
とで成膜している。

【０００９】このうち、センサ素子，間の間隔ｌ₁
はセンサ素子・信号処理回路１５間の間隔ｌ₂よりも
大きくしていた。その理由は、信号処理回路１５よりセ
ンサ素子，は、その積層構造からして背丈が高いた
めに、そこに被る保護膜３０の盛り上がり（山）が急勾
配になる傾向にあり、この勾配がきついほど保護膜３０
のセンサエッジにかかる部分３０′（以下、保護膜エッ
ジ部３０′と称する）が薄膜化し充分に保護膜の厚みが
確保し得ないことが起こり得るので、特にセンサ素子
，で挾まれる間隔ｌ₁は双方のセンサ素子，の
保護膜エッジ部３０′に対して薄膜化を避けるようにす
るために、距離ｌ₁を拡げて（ｌ₂よりも大きくして）、
保護膜３０の勾配をなだらかにする必要があった。ちな
みに、センサ素子の高さは約１０μｍ、信号処理回路の
高さは約４μｍ程度である。

【００１０】上記のようにセンサ素子，間の間隔ｌ
₁を拡げざるを得ないために、その分、各シリコンチッ
プ１０が大きくなる。

【００１１】（ロ）また、従来方式では、信号処理回路
１５はシリコンチップ１０の端寄りに配置されるため
に、シリコンチップ１０の表面を覆う保護膜３０に欠け
が生じると、信号処理回路１５の湿度リークの不具合が
生じたりすることが懸念される。例えば、信号処理回路
１５をＣＭＯＳ回路で構成した場合には、ＣＭＯＳ回路
のゲート電極，ソース電極，ドレイン電極等に湿度リー
クが生じるおそれがある。

【００１２】（ハ）また、信号処理回路１５は、接合さ
れる台座（台座は、通常、シリコンチップ１０との陽極
接合が容易なガラス板が用いられる）との線膨張係数差
による熱ストレスの影響を受けて、回路特性が温度によ
り変化する原因となる。

【００１３】本発明の目的は、上記したような課題を解
決して、この種センサの歩留まり向上、測定精度ひいて
は品質の向上、及び小形化を図れる半導体形複合センサ
を提供することにある。

【００１４】

【課題を解決するための手段】

（１）本発明に係わる半導体複合センサは、基本的に
は、図６（ｂ）に示すように、シリコンチップ１０の片
面（表面）に、多層膜の表面デバイスプロセス処理によ
り形成された複数のダイアフラム形のセンサ素子，
と前記センサ素子からの信号を処理する信号処理回路１
５とが設けられ、且つ前記信号処理回路１５は前記シリ
コンチップ１０の中央に配置されて、この信号処理回路
１５の周辺に前記複数のセンサ素子，が配置されて
いることを特徴とする。なお、センサ素子は後で述べ
る実施例では、圧力検出素子１１，１２として、センサ
素子は温度検出素子１３として例示している。

【００１５】このように構成すれば、例えば、信号処理
回路１５を中央に配置して、その両側の一方にセンサ素
子を、他方にセンサ素子を配置する構造を採用する
ことができ、シリコンチップ１０の一辺の長さｌ₀にお
ける素子及び回路等の配置間隔の総和はＬ₃＋ｌ₂＋ｌ₂
＋Ｌ₃で表わされる。ここで、Ｌ₃はセンサ素子やセン
サ素子とチップ１０一端間の距離、ｌ₂はセンサ素子
やセンサ素子と信号処理回路１５間の距離である。

【００１６】比較例を先に述べた図６（ａ）の配置構造
とすれば、この場合のチップ長ｌ₀における素子及び回
路等の配置間隔の総和は、ｌ₃＋ｌ₂＋ｌ₁＋Ｌ₃である。
ｌ₁はセンサ素子，間の距離であり、ｌ₃は信号処理
回路１５・チップ１０の一端間の距離である。

【００１７】図６（ｂ）の従来例を同図（ａ）の本発明
と比較するに、本実施例の場合には、センサ素子，
間の距離ｌ₁が存在せず、これに代わって、センサ素子
・信号処理回路１５間の距離ｌ₂が存在するものであ
る。既述したように、背丈の高いセンサ素子間の距
離ｌ₁は保護膜エッジ部３０′の急勾配を防いで保護膜
３０の薄膜化を防止するために、一方が背丈の低い信号
処理回路１５・センサ素子（或いはセンサ素子）と
の距離ｌ₁よりも拡げる必要がある。したがって、ｌ₁＞
ｌ₂の関係が成立する。また、ｌ₃とＬ₃を比較した場
合、上記のセンサ素子と信号処理回路の背丈の関係から
すればＬ₃の方が大きくせざるを得ないように見られる
が、実際には、ダイシングカット幅もＬ₃の延長部とし
て利用できるので、Ｌ₃≒ｌ₃（Ｌ₃＝ｌ₃を含む）でも保
護膜エッジ部の薄膜防止を図れる。

【００１８】したがって、図６（ｂ）の本実施例と図６
（ａ）の従来例とを比較した場合、チップ長ｌ₀を本実
施例の方が短縮することができ、その分、複合センサの
小形化を図ることができる。

【００１９】信号処理回路１５は、シリコンチップ１０
のほぼ中央に形成してあるので、ダイシングカット時等
にシリコンチップの端部欠けが生じても、その影響を避
けて、回路のリーク電流の解決を図れる。

【００２０】（２）もう一つの発明としては、上記
（１）の構成に加えて、シリコンチップの片面（センサ
素子及び信号処理回路が形成されている側の面）にガラ
ス基板等の台座を接合する場合に、その接合領域を前記
センサ素子の周辺とし、前記信号処理回路の周辺は非接
合領域として成るものを提案する。

【００２１】このように構成すれば、シリコンチップ上
の信号処理回路は、シリコンチップと台座との線膨張係
数差による熱ストレスの影響を避けることができ、回路
特性が温度により変化するのを防止する。この場合に
は、高精度の温度特性が要求される半導体複合センサの
場合に特に有効である。

【００２２】

【発明の実施の形態】本発明の実施例を図面を用いて説
明する。

【００２３】図１は本発明の一実施例に係わる半導体形
複合センサのセンサ部（ここでは、センサ素子と信号処
理回路を有するチップをセンサ部と称する）を示す平面
図、図２（ａ）はそのＡ−Ｂ線断面図、図２（ｂ）は同
じくＡ−Ｃ線断面図、図３はセンサの実装構造を示す縦
断面図、図４はセンサの製造プロセスを示す説明図、図
５は本実施例の回路構成図である。

【００２４】本例における半導体形センサのセンサ部１
は、シリコン基板（シリコンチップ）１０の片面に、多
層膜の表面デバイスプロセス技術を用いて複数のダイア
フラム形のセンサ素子１１，１２，１３とこれらのセン
サ素子からの信号を処理する回路部（信号処理回路）１
５とを形成してなり、さらに、信号処理回路１５で処理
された信号を外部に引き出したり、電源入力等の複数の
電極２４がシリコンチップ１０上の周縁近くに配設され
ている。

【００２５】ここでは、センサ素子の一例として、被測
定圧力を導入して検出する圧力検出素子１１と、大気圧
を導入して検出する圧力検出素子１２と、温度を測定す
る温度検出素子１３とを例示し、いずれの検出素子（セ
ンサ素子）もダイアフラム形の静電容量式としている。

【００２６】信号処理回路１５は、シリコンチップ１０
の中央に形成され、この信号処理回路１５の周囲に圧力
検出素子１１、１２や温度検出素子１３が配設される。
本例では、圧力検出素子１１，１２と温度検出素子１３
とが信号処理回路１５を挾む形でシリコンチップ１０上
の両サイドに配置されている。圧力検出素子１１，１２
及び温度検出素子１３は、信号処理回路１５と配線（導
電膜）１６を介して電気的に接続されている。

【００２７】図２（ａ）は図１のシリコンチップ１０に
台座２０を接合した状態を、図１のＡ−Ｂ線を断面して
表わし、図２（ｂ）は同じくＡ−Ｃ線を断面して表わし
ている。

【００２８】図２（ａ），（ｂ）に示すように、圧力検
出素子１１，１２及び温度検出素子１３は、基本的には
同一の多層膜構造を呈するダイアフラム形の静電容量式
のセンサ素子よりなり、可動電極となるダイアフラム１
２１，封止空間部１２２，絶縁膜１２５，空間部１２２
の隙間を限定するためのエッチングストッパ膜１２３，
固定電極１２４より成る。１２６は空間部１２２の封止
である。

【００２９】圧力検出素子１１は、図２（ｂ）に示すよ
うに、ダイアフラム１２１の被測定圧力受圧面に臨む側
の空間１２８が台座２０に設けた被測定圧力導入部２２
に通じている。圧力検出素子１２は、図２（ａ）に示す
ように、ダイアフラム１２１の大気圧受圧面に臨む側の
空間１２８′が台座２０に設けた大気圧導入部２１に通
じている。

【００３０】圧力検出素子１１，１２は、その封止空間
部１２２が真空中で気密シールされることで、絶対圧を
基準とする静電容量式の圧力センサを構成し、例えば、
この種複合センサを車両用として使用する場合を想定す
ると、圧力検出素子１２が大気圧の変動を検出するセン
サとして使われ、圧力検出素子１１がエンジンのマニフ
ォルド圧力の変動を検出するセンサとして使われたりす
る。

【００３１】温度検出素子１３の空間部１２２も真空中
で気密シールされ、この温度検出素子のもう一方の空間
１２８″も真空中で台座２０で封止されて被測定圧力と
大気圧のいずれも検知しない構造としてあり、周囲の温
度が変化した時の容量の変化だけを検知する。温度によ
る容量変化は、材料の誘電率変化、熱歪による隙間の変
化（ダイアフラムの歪み変化）などによってもたらされ
る。

【００３２】台座２０はシリコンチップ１０に熱膨張が
近似した硼珪酸ガラスの板よりなり、その中央に穴２５
があけてあり、この穴２５に対面して信号処理回路１５
が位置するように設定する。台座２０は、シリコンチッ
プ１０のセンサ素子１１〜１３及び信号処理回路１５を
形成した側の表面に接合（例えば陽極接合）される。こ
の接合位置は、圧力検出素子１１，１２及び温度検出素
子１３の周辺位置であり、信号処理回路１５の周辺は非
接合領域としてある。すなわち、信号処理回路（回路
部）１５及びその周辺は台座２０の空間２５と対面する
非接合領域となることで、信号処理回路１５がガラス基
板２０とシリコンチップ１０との線膨張係数の差による
熱ストレスを受けない構造としている。

【００３３】ここで、センサ部１、すなわちシリコンチ
ップ１０に圧力検出素子１１，１２及び温度検出素子１
３を表面デバイスプロセス処理にて形成する場合の製造
過程を図４により説明する。

【００３４】図４において、（ａ）は、信号処理回路１
５を形成するプロセス、たとえば標準的なＣＭＯＳ回路
プロセスを用いて形成される。圧力検出素子１１，１２
と温度検出素子１３は、信号処理回路１５を挾む形で左
右両サイドに形成される。この過程では、そのほかに検
出素子の固定電極１２４，ストッパ膜１２３及び絶縁膜
（例えばＳｉ₃Ｎ₄よりなる表面保護膜）１２５が形成さ
れる。

【００３５】（ｂ）は後で除去される犠牲層１２２´を
形成するプロセスで、例えばをＳｉＯ₂等で形成され
る。この犠牲層１２２´は、ダイアフラム形成のための
空間１２２となるために最終的には除去される。

【００３６】（ｃ）のプロセスでは、ダイアフラムとな
るポリシリコン膜１２１をセンサの測定圧力レンジに応
じて成膜する。また、ポリシリコン膜１２１のうちダイ
アフラム周辺部１２７の一部を除去し絶縁溝１２９を形
成する。このダイアフラム周辺に残されたポリシリコン
膜１２７は、後で接合されるガラス基板（台座）２０の
接着剤の役割を果たす。

【００３７】（ｄ）は、犠牲層１２２′をエッチング除
去するプロセスで、ポリシリコン膜１２１の一部に開け
た穴を通じてフッ酸を導き、犠牲層（ＳｉＯ₂）を除去
して空間１２２を形成する。固定電極１２４の上にはＳ
ｉ₃Ｎ₄膜（絶縁膜１２３）が予め形成してあるので、固
定電極１２４はエッチングされず、空間１２２が犠牲層
としての酸化膜１２２′の厚みに等しい隙間により正確
に形成される。

【００３８】（ｅ）は、ポリシリコン膜１２１の一部に
開けた穴を封止するプロセスで、同じポリシリコン膜等
で成膜して、封止１２６を形成する。

【００３９】（ｆ）は、信号処理回路１５における配線
アルミ電極１４や図１に示す配線アルミ電極１６を形成
するプロセスである。

【００４０】なお、図１〜図５に図示しないが、センサ
部１の片側（シリコンチップ１０のうちセンサ素子１１
〜１３や信号処理回路１５を形成した側の面）には保護
膜３０〔図６（ｂ）参照〕が形成される。保護膜３０
は、センサ部１のセンサ素子１１〜１３及び回路１５を
保護するものであるが、この保護膜３０の材質は、例え
ばフォトレジンと同材質のものが使用される。

【００４１】図３は、上記したセンサ部１と台座２０と
の接合したものをセンサケーシング２に実装して、本発
明に係わる複合圧力センサの全体構造を示すものであ
る。

【００４２】ケーシング２はプラスチックなどの材料か
ら成り、コネクタ３と圧力導入管５を有する。台座２０
は、シリコン板５０とも陽極接合される。シリコン板５
０は、ケーシング２に有機接着剤４を介して気密に接着
される。センサ部１の端子電極１４はワイヤ（結線）７
を介してコネクタ端子３１と接続され、ケーシング２内
にはシリコーンゲル６が充填され、ケーシング２はカバ
ー６０で被蓋される。このケーシング２とカバー６０は
接着剤を介して接着される。

【００４３】シリコーンゲル６０はセンサ部１とワイヤ
７とを保護する。カバー６０には大気圧導入穴６１が設
けてある。

【００４４】自動車のマニフォルドと圧力導入管５は接
続され、マニフォルド圧力は内部導入穴５１，５２及び
２２を通って、圧力検出素子１１のダイアフラム１２１
に印加される。一方、大気圧はカバー６０に設けた大気
圧導入穴６１を介してケーシング２内に導入され、この
大気圧を粘弾性をもつシリコーンゲル６を介して受け、
その圧力変動を大気圧導入路２１を介して圧力検出素子
１２のダイアフラム１２１に印加される。

【００４５】圧力検出素子１１，１２の各ダイアフラム
１２１（可動電極）は、それぞれの導入した圧力に応動
して空間１２２の隙間が変化して可動電極１２１・固定
電極１２４間の静電容量が変化する。これを、信号処理
回路１５で周囲温度の変動によるセンサの特性変化を補
正し、静電容量の変化を１−５Ｖなどの標準電気信号に
変換して、絶対圧基準の信号をコネクタ３を介して外部
に出力する。

【００４６】図１，図２の構成を回路ブロックで示すと
図５となる。

【００４７】図５において信号処理回路１５は、それぞ
れセンサ素子１１〜１３に対応した数だけの信号増幅器
１５１を有する。

【００４８】信号処理回路１５は、圧力検出素子１１，
１２及び温度検出素子１３の信号を入力し、スイッチ手
段１５５の切替制御により信号処理して、出力端子１４
２が圧力検出素子１１で検出した被測定圧力（マニフォ
ルド圧力）や、圧力検出素子１２で検出した大気圧を絶
対圧基準の信号として出力する。この場合、圧力検出素
子１１や１２と温度検出素子１３との差から絶対圧基準
の信号を演算して、温度補償を行う。また、出力端子１
４３から圧力検出素子１１，１２の差である相対圧の信
号を出力する。必要な場合は、温度検出素子１３の温度
による変化を信号処理して端子１４１から温度信号とし
て出力する。

【００４９】なお、本実施例は、静電容量式の圧力検出
素子で説明したが、ダイアフラム形を用いた歪み抵抗式
や共振周波数式でも同様に表面デバイスプロセス処理に
てシリコンチップ片面に形成することができる。

【００５０】本実施例によれば、次のような効果を奏す
る。

【００５１】（１）シリコンチップ１０上のセンサ素子
１１〜１３及び信号処理回路１５を合理的に配置してセ
ンサ部１の小形化を図ることができる。その理由は、図
６（ｂ）を用いて［課題を解決するための手段］で述べ
た通りである。これを要約すれば、図６（ｂ）のシリコ
ンチップの一辺の長さｌ₀におけるセンサ素子や信号処
理回路等の間隔の総和（Ｌ₃＋ｌ₂＋ｌ₂＋Ｌ₃）と、図６
（ａ）の従来例のセンサ素子や信号処理回路等の間隔の
総和（ｌ₃＋ｌ₂＋ｌ₁＋Ｌ₃）とを比較した場合、ｌ₂＜
ｌ₁，Ｌ₃≒ｌ₃（Ｌ₃＝ｌ₃を含む）の関係より、本実施
例のほうが従来例よりもシリコンチップ１０の短縮化ひ
いては小形化を図れるということである。

【００５２】なお、上記の間隔の総和の関係は、図７に
示すようにシリコンチップ１０上に複数のセンサ素子１
１〜１３と複数の信号処理回路１５を配置したものでも
いえる。すなわち、この場合には、従来は、図７（ａ）
に示すようにセンサ素子や信号処理回路の間隔の総和が
ｌ₃＋ｌ₂＋ｌ₁＋ｌ₂＋ｌ₃となり、本発明に係るものの
場合には、図７（ｂ）に示すようにＬ₃＋ｌ₂＋Ｌ₁＋ｌ₂
＋Ｌ₃となる。ここで、Ｌ₁は信号処理回路１５間の距離
であり、このＬ₁はセンサ素子１１（１２），１３より
も低背な信号処理回路１５間の間隔であるため、保護膜
３０のうち間隔Ｌ₁から信号処理回路１５にかけての盛
り上がりは、Ｌ₁＜ｌ₁の関係に設定してもなだらかなた
めに、保護膜エッジ部３０´の薄膜化を防ぐことがで
き、本発明品の場合には、シリコンチップ１０の小形化
を図ることができる。

【００５３】（ロ）また、信号処理回路１５は、シリコ
ンチップ１０のほぼ中央に形成してあるので、ダイシン
グカット時等にシリコンチップの端部欠けが生じても、
その影響を避けて、回路のリーク電流の解決を図れる。

【００５４】（ハ）シリコンチップ１０の片面に台座２
０を接合する場合に、その接合領域を気密シールが必要
な圧力検出素子１１，１２及び温度検出素子１３の周辺
とし、信号処理回路１５の周辺は非接合領域としている
ので、信号処理回路１５は、シリコンチップ１０と台座
２０との線膨張係数差による熱ストレスの影響を避ける
ことができ、回路特性が温度により変化するのを防止で
きる。

【００５５】なお、信号処理回路部１５は、水分とか塵
埃等の汚染要素から保護する必要があるが、これは別の
保護部材（例えばシリコーンゲル）で信号処理回路部１
５の表面を覆うことで対処できる。

【００５６】

【発明の効果】以上のように、本発明によれば、表面デ
バイス処理された半導体複合センサの小形化を図りなが
ら、その保護膜のセンサエッジ部の薄膜化を防止して保
護膜を適正な厚みに保つことができ、また、保護膜欠け
から信号処理回路を保護し、さらに信号処理回路の温度
特性を精度良く保つことで、この種センサの歩留まり向
上、測定精度ひいては品質の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる半導体形複合センサ
のセンサ部を示す平面図。

【図２】（ａ）は図１のＡ−Ｂ線断面図、（ｂ）は同じ
くＡ−Ｃ線断面図。

【図３】上記実施例のセンサの実装構造を示す縦断面
図。

【図４】上記実施例のセンサの製造プロセスを示す説明
図。

【図５】上記実施例の回路構成図。

【図６】（ａ）はシリコンチップ１０上を正面から見た
従来例の模式図、（ｂ）はシリコンチップ１０上を正面
から見た本発明の模式図。

【図７】（ａ）はシリコンチップ１０上を正面から見た
従来例の模式図、（ｂ）はシリコンチップ１０上を正面
から見た本発明の模式図。

【符号の説明】

１…センサ部、２…センサケーシング、３…コネクタ、
４…接着剤、５…圧力導入管、６…シリコーンゲル、７
…ワイヤ、１０…シリコンチップ、１１，１２…圧力検
出素子（センサ素子）、１３…温度検出素子（センサ素
子）、１４…配線アルミ電極、１５…信号処理回路、２
０…ガラス基板（台座）、１２１…ポリシリコン膜（ダ
イアフラム）。

───────────────────────────────────────────────────── フロントページの続き (72)発明者浅野保弘茨城県ひたちなか市高場2477番地株式会社日立カーエンジニアリング (72)発明者海老根広道茨城県ひたちなか市高場2477番地株式会社日立カーエンジニアリング (56)参考文献特開平７−106601（ＪＰ，Ａ) 特開平10−132684（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01L 9/04 101 G01L 13/06 G01L 19/04

Claims

(57)【特許請求の範囲】

【請求項１】シリコンチップの片面に、多層膜の表面
デバイスプロセス処理により形成された複数のダイアフ
ラム形のセンサ素子と前記センサ素子からの信号を処理
する信号処理回路とが設けられ、且つ前記信号処理回路
は、前記シリコンチップの中央に配置され、この信号処
理回路の周辺に前記複数のセンサ素子が配置され、前記
シリコンチップのうち前記センサ素子及び信号処理回路
が形成されている側の面に台座が接合され、この台座の
接合領域を前記センサ素子の周辺とし、前記信号処理回
路の周辺は非接合領域として成ることを特徴とする半導
体形複合センサ。
【請求項２】前記複数のセンサ素子は、前記信号処理
回路を挾む形でそのシリコンチップ上の両サイドに配置
されている請求項１記載の半導体形複合センサ。
【請求項３】前記センサ素子は、ダイアフラムを感応
部とする圧力検出素子と温度検出素子よりなり、静電容
量式，歪み式，共振周波数式の少なくとも一種であるこ
とを特徴とする請求項１又は２記載の半導体形複合セン
サ。