JP3353775B2 - 半導体チップのパッケージング方法 - Google Patents

半導体チップのパッケージング方法

Info

Publication number
JP3353775B2
JP3353775B2 JP2000137263A JP2000137263A JP3353775B2 JP 3353775 B2 JP3353775 B2 JP 3353775B2 JP 2000137263 A JP2000137263 A JP 2000137263A JP 2000137263 A JP2000137263 A JP 2000137263A JP 3353775 B2 JP3353775 B2 JP 3353775B2
Authority
JP
Japan
Prior art keywords
thick plate
chip
wafer
plate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000137263A
Other languages
English (en)
Other versions
JP2000353712A (ja
Inventor
ジョス エミール
Original Assignee
エステーミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステーミクロエレクトロニクス ソシエテ アノニム filed Critical エステーミクロエレクトロニクス ソシエテ アノニム
Publication of JP2000353712A publication Critical patent/JP2000353712A/ja
Application granted granted Critical
Publication of JP3353775B2 publication Critical patent/JP3353775B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップのパ
ッケージング、詳細にはプリント回路基板上の組立に関
する。本発明は、半導体チップの裏面に少なくとも１つ
の電気接触部を設ける必要がある素子に適用される。
【０００２】
【従来の技術】電子デバイスの小型化傾向が続くため、
素子の大きさを小さくすることが試みられるが、その無
視できない部分はその保護パッケージングによる。パッ
ケージングを最小にするこの傾向は、集積回路について
は、結果的に、接続格子上に配置されたチップを、エポ
キシ樹脂のような材料で内部に封入することに基づいて
パッケージングを除去しようとする。公知技術の一例
は、シリコンプレートとガラスプレートとの間でチップ
を取り囲み、ガラスプレートをエッチングして、上又は
前チップ表面と称される接触部にアクセスすることを可
能にする開口部を形成することからなる。この種のパッ
ケージは、ＣＳＰとして公知であり、接触部が前チップ
表面だけに設けられた集積回路しか、現在のところ用い
られていない。
【０００３】両面に接触部を有するチップに対しても、
パッケージングの最小化における発展の効果をもたらす
ことが所望されている。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、両面に接触部を有する半導体チップをパッケージン
グする新しい方法を提供することである。該方法は、パ
ッケージングの単一面上への接触部の移行を可能にし、
このパッケージング表面を小さくし若しくは最小にす
る。
【０００５】また、本発明は、低い高さのパッケージン
グを得ることを可能にする解決策を提供することも目的
とする。
【０００６】更に、本発明は、ディスクリート素子や集
積回路にも実装できる解決策を提供することも目的とす
る。
【０００７】
【課題を解決するための手段】これら及び他の目的を達
成するために、本発明は、半導体ウェーハに形成された
チップであって、その両面に電気接触部を有する該チッ
プをパッケージングする方法において、形成すべきチッ
プの周囲を越えて伸長する少なくとも１つの導電領域
を、ウェーハの第１の表面上に設ける段階と、電気絶縁
材料の第１の厚プレートを、第１の表面上に接着剤で接
着する段階と、チップを規定するためにウェーハの第２
の表面から該ウェーハをエッチングする段階と、第２の
表面の接触部から導電領域へ伸長する少なくとも１つの
導電トラックをデポジットする段階と、第２の表面を第
２の厚プレートで覆い、第１の厚プレートと該第２の厚
プレートとの間に挿入された絶縁充填材料で固定キャッ
プを形成する段階と、少なくとも導電領域上で第１の厚
プレートをエッチングし、トラックの形態で、第１の厚
プレートの露出された表面に伸長する導電材料を導電領
域上にデポジットする段階とを含む方法を提供する。
【０００８】本発明の一実施形態によれば、その方法
は、パッケージングを分離するために最終切断段階を更
に含む。
【０００９】本発明の一実施形態によれば、導電領域上
に開口を作る前に、第１の絶縁プレートが薄くされる。
【００１０】本発明の一実施形態によれば、チップを規
定するエッチング段階の前に、ウェーハの第２の表面が
薄くなされる。
【００１１】本発明の一実施形態によれば、第２の厚プ
レートの厚みは、一度完成したパッケージの所望の機械
的保持に従って決められる。
【００１２】本発明の一実施形態によれば、絶縁する第
１の厚プレートのエッチングは、チップ当たり２つのパ
ッドの形態のパターンに従って行われる。
【００１３】本発明の一実施形態によれば、導電領域か
ら１つのパッドの露出表面への接触部移行は、２つのパ
ッドの分離領域内で行われる。
【００１４】本発明の一実施形態によれば、第２の厚プ
レートは電気絶縁材料からなる。
【００１５】本発明の一実施形態によれば、第２の厚プ
レートは、少なくとも部分的に熱導電材料からなる。
【００１６】
【発明の実施の形態】本発明の前述した目的、特徴及び
効果は、添付図面に関連して、特定の実施形態の以下の
限定しない説明の中で詳細に議論していく。
【００１７】異なる図面における同一参照符号は、同一
要素を示している。明確にするために、図面の表現は同
一縮尺ではなく、本発明の理解に必要な要素についての
み図面に表し、以下で説明する。
【００１８】図１は、本発明の方法が適用できる半導体
素子の一例を表している。図１の表現は、種々のドーピ
ング段階が行われた後の、シリコンウェーハの部分的な
断面図に対応する。
【００１９】図１は、ツェナーダイオードを表してい
る。Ｎドープのエピタキシャル層２は、Ｎ＋ドープのシ
リコン基板１上に形成されている。Ｎ−ドープのリング
領域３は、エピタキシャル層２の厚み全体に渡って伸長
し、層２の中心領域４を限定する。重くドープされたＰ
型領域５は、層２の領域４の上に薄い厚みで形成され、
リング３で終端する。領域４及び５の間の接合部はツェ
ナーダイオードを形成し、そのカソードは基板１に対応
する。
【００２０】通常、ウェーハの前面からの注入によって
行われた、構造の周囲にリングを形成するＮ＋ドープ領
域６が設けられる。このオプション的な領域６は、以下
の文章からも理解できるように、外側からの不純物の横
方向の伝搬を避ける機能を有する。
【００２１】従来の構造において、一度全ての注入が行
われると、シリコンウェーハの裏面がカソードメタライ
ゼーションで覆われる。
【００２２】本発明の方法は、種々の素子を個別に切り
出す前に、ウェーハ全体上に実装される。
【００２３】金属層は、前面に形成され、エッチされ、
リング３の外部にアノード接触メタライゼーション７及
びメタライゼーション８を形成する。
【００２４】図２は、本発明によるパッケージの形態の
第１の段階の結果となる構造を表す。
【００２５】この第１の段階は、ウェーハ１の前面に、
挿入される接着層９と共に、例えばガラスのような電気
絶縁材料からなるプレート１０を利用することを含む。
層９はプレート１０を接着するだけでなく、（特にメタ
ライゼーション７及び８のような）表面の凸凹を吸収す
ることも目的とする。この方法の次の段階の構造で良好
な機械的接合をもたらすように、プレート１０の厚みが
決められる。好ましくは、このプレートの厚みは、数百
μｍ、例えば２００〜５００μｍである。
【００２６】図３は、本発明による方法の第２の段階の
結果となる、図２の構造を表す。図３において、その構
造は図２をひっくり返して表されている。その方法の第
２の段階の全てについて、機械的な台は、プレート１０
である。本発明の方法のこの第２の段階は、３つのフェ
ーズに区分される。
【００２７】第１のフェーズにおいて、シリコンウェー
ハ１の裏面は、例えば研磨をすることにより、薄い厚み
１１の基板１を適所に残存させることによって矯正す
る。変更されず且つ従来通りのエピタキシャル層２の厚
みは、生産物に対する所望の効率に依存し、通常、垂直
電源素子に対して数十μｍ、例えば１０〜７０μｍであ
る。
【００２８】第２のフェーズにおいて、エピタキシャル
層２の外周は、所望の輪郭の個々のチップを得るため
に、プレート１０に達するように除去される。表された
例は、Ｎ−ドープのリング３の周囲にＮドープの領域２
´を残存させる。更に、エッチパターンは、構造の一方
の側に、メタライゼーション８が少なくとも部分的に露
出されるようにする。領域６の一部は、不純物の伝搬を
停止するこれら機能を保証するために、チップの周囲に
現れるようにこれら周囲に対して決められる。
【００２９】チップは、横方向表面が後続の金属デポジ
ションを容易にするために傾斜をつけるようにエッチす
ることによって限定されるのが好ましい。
【００３０】第３のフェーズにおいて、図３に説明され
たように、構造の上面全体を覆うメタライゼーションが
デポジットされる。メタライゼーションは、ダイオード
接合部と、エピタキシャル層２の薄片と、メタライゼー
ション８との上部の領域１１を、少なくとも部分的に覆
う領域１２の適所を残存するようにエッチされる。
【００３１】図４は、本発明の方法の第３の段階の結果
となる、図３の素子を表す。この第３の段階は２つのフ
ェーズを含む。
【００３２】第１のフェーズにおいて、構造の全体は、
エポキシ樹脂型の材料１３で内部に封入して覆われる。
層１３の厚みは、樹脂が素子の裏面のメタライゼーショ
ン領域１２を覆うようになる。樹脂が、プレート１０に
よって指示された種々の素子の間に、即ちエピタキシャ
ル層２に形成された全ての溝に分布し、空気が溝から除
去されることが、把握される。
【００３３】図４に描かれた第３の段階の第２のフェー
ズにおいて、構造の全体が、例えばシリコンからなる比
較的厚いプレート１４で覆われる。プレート１４の厚み
は、結果生産物に十分な機械的保持が与えられるように
決められる。実際に、本発明によれば、プレート１４
は、以下から理解できるように、パッケージキャップを
形成する。プレート１４の厚みは、数百μｍ、例えば２
００〜８００μｍである。
【００３４】カバープレート又はキャップ１４を形成す
るために、シリコン以外の材料が選択されてもよいこと
に注目すべきである。第２のガラスプレートが用いられ
るか、又は可能な最小の厚みに対して十分な機械的接着
を結果生産物にもたらすに適する他の材料であってもよ
い。シリコンは、容易に切り出され、チップに対する異
なる膨張の問題もないという効果がある。
【００３５】図５Ａ及び図５Ｂは、本発明によるパッケ
ージされた半導体素子の、それぞれ断面図及び底面図を
表している。これら図面は、本発明によってパッケージ
を形成する方法の第４の段階を描いている。図５Ａにお
いて、素子は、図１及び図２と同じ方向に、図３及び図
４をひっくり返して表されている。この第４の段階は２
つのフェーズを含む。
【００３６】第１のフェーズにおいて、プレート１０の
厚みは、可能な最小値に達するように薄くされ、特に電
気絶縁の点で結果生産物に十分な保護を提供する。従っ
て、プレート１０の厚みは、数十μｍ、例えば１０〜５
０μｍの範囲の厚みに薄くしてもよい。プレート１０の
残存領域の最終的な機能は、絶縁層を形成することであ
り、該絶縁層は、素子から、該素子が組み立てられるプ
リント回路へ移行すべき種々の電気接触部を分離する。
【００３７】絶縁プレート１０は、種々の素子の周囲に
局所的にエッチされ、メタライゼーション７及び８へア
クセスする少なくとも２つの開口部１５及び１６を規定
する。
【００３８】図５Ｂで詳細に表されたように、プレート
１０のエッチングは、各素子に対して、それぞれ２０及
び２１の２つの絶縁パッドを残存するように行われるの
が好ましい。パッド２０は、実質上、素子表面の全体
（ここではダイオードＤ）を覆う。パッド２０に形成さ
れた開口部１５は、メタライゼーション７上で接触部回
復を可能にする。メタライゼーション８上で接触部回復
を可能にする開口部１６は、パッド２１からの溝を分離
するパッド２０の形状を有する。
【００３９】第４の段階の第２のフェーズにおいて、導
電層（例えば金又はスズの層）がデポジットされ、メタ
ライゼーション７及び８を接触するためにプレート１０
に形成された開口部１５及び１６の底部にもデポジット
される。完成したパッケージの接続部の、それぞれ１７
及び１８の接触部を形成するために、この導電材料層
は、開口部１５及び１６の底部からパッド２０及び２１
の露出表面へ行くパターンに従ってエッチされる。
【００４０】第５の段階で、素子別にプレート１４を切
り出して、これらのみを残存させ、図５Ａ及び図５Ｂに
描かれたような結果生産物を得る。プレート１０は、パ
ッド２０及び２１の形成と共に取り除かれるために、こ
れら切り出し路にプレート１０のガラスが残存しないこ
とに注目すべきである。このパッケージング素子は、プ
リント回路基板上に組み立てることが可能である。図５
Ａの上部は、基板のメタライズされた領域の方向へ向け
られる。
【００４１】本発明の効果は、薄く内部に封入すること
を要求する接続リード線を用いることなく接触部移行を
可能にすることである。結果として、最終パッケージの
厚みを、薄く若しくは最小する。
【００４２】本発明の他の効果は、パッケージング素子
の表面の大きさが、その活性表面よりもわずかに大きい
だけであることである。
【００４３】本発明の他の効果は、その実装が、半導体
素子製造の従来の方法と互換性があることである。特
に、本発明の方法の全ての段階が、ウェーハ全体で行わ
れ、出力を改善し若しくは最適化する。
【００４４】他の実施形態によれば、薄いメタライゼー
ション層と比較して比較的厚い、熱放散を形成する金属
プレートに関連して、シリコンキャップ１４の厚みを薄
くすることが提供されてもよい。プレート１４の厚みを
維持するかしないかは、用途に、特に熱放散と裏チップ
面との間の電気絶縁に対する必要性に、依存する。
【００４５】図６Ａ及び図６Ｂは、本発明による方法に
よってパッケージ化された集積回路を、それぞれ断面図
及び底面図で概略的に描いている。
【００４６】集積回路チップ３０に対する本発明による
方法の応用は、図１から図５に関連して記載された実施
形態と同様に行われる。集積回路の場合、特に本発明
は、少なくとも１つの接触部が、集積回路の裏面から例
えば少なくとも１つの埋込層へ移行されなければならな
い場合に適用される。第１の実施形態のように、接触部
移行は、メタライゼーション層内にエッチされた領域１
２を用いて行われ、一方でチップ３０の裏面と、他方で
領域７に接触する１つ以上の前面と同時にデポジットさ
れたメタライゼーション領域８とを接触する。
【００４７】前述した実施形態のように、異なる接触部
の電気絶縁は、例えばガラスからなる２つのパッド２０
´及び２１´を用いて行われる。同様に、集積回路の機
械的保護は、挿入され内部に封入された材料層１３を有
するチップ３０の裏面に、例えばシリコンからなるキャ
ップ１４によって保証される。
【００４８】集積回路に適用された本発明の方法の実装
における違いは、チップ３０の導電パッドにデポジット
されたメタライゼーション７に接触するために、ガラス
パッド２０´内に開口部を形成する必要がないことであ
る。図６Ａに描かれたように、ガラスパッド２０´及び
２１´上にデポジットされた導電層において、領域７の
露出された最後の残存物を、パッド２０´の外側で結合
する導電トラック１７´をエッチすることだけが可能と
なる。裏面８の接触部回復の側において、パッド２１´
の上への接触部移行は、前述した実施形態のようにトラ
ック１８´を用いて行われる。
【００４９】もちろん、本発明は、当業者によれば容易
にできるであろう種々を変更、修正及び改善をすること
ができる。特に、図１から図５に描かれたようなダイオ
ード以外の他の半導体素子のパッケージングに本発明の
方法を適用することは、前述で与えられた機能の指示に
基づいて、当業者の能力の範囲内にある。本発明が裏面
からの幾つかの接触部移行の実現を可能にすることに注
目すべきである。これを達成するために、前面へのシリ
コンチップのエッジによって移行された幾つかのトラッ
クを形成するために、異なる領域１２を形成するために
用いられたメタライゼーション層をエッチすることで十
分である。更に、一例として前述した寸法指示は、特
に、所望の機械的接触及びチップ表面に従って、及び例
えば素子の降伏電圧につながる厚みの制約に従って、変
更されてもよい。
【００５０】当業者によれば、本発明が開示した方法に
よって得られたパッケージを含むことも認識される。
【００５１】このような変更、修正及び改善は、この開
示の範囲内、及び本発明の技術的思想及び見地の範囲内
にある。従って、前述の記載は例としてのみ用いたもの
であり、限定するものではない。本発明は、特許請求の
範囲及びそれらの均等物として規定されたものにのみ限
定される。
【図面の簡単な説明】
【図１】本発明によるパッケージング方法を適用する半
導体素子の部分的な断面図である。
【図２】図１の素子に対する、本発明による方法の第１
の段階の結果を表す断面図である。
【図３】図２の素子に対する、本発明による方法の第２
の段階の結果を表す断面図である。
【図４】図３の素子に対する、本発明による方法の第３
の段階の結果を表す断面図である。
【図５Ａ】パッケージされた素子の断面図である。
【図５Ｂ】パッケージされた素子の底面図である。
【図６Ａ】集積回路チップに適用された本発明の一実施
形態の断面図である。
【図６Ｂ】集積回路チップに適用された本発明の一実施
形態の底面図である。
【符号の説明】
１ 半導体ウェーハ ２ エピタキシャル層 ３ Ｎ−ドープの領域 ４ Ｎドープの領域 ５ 重いＰドープの領域 ６ Ｎ＋ドープの領域 ７、８ 導電領域、メタライゼーション ９ 挿入された接着層 １０ 第１の厚プレート １１ 接触部 １２ 導電トラック １３ 充填材料 １４ 第２の厚プレート、キャップ １５、１６ 開口部 １７、１７´、１８、１８´ 接触部 ２０、２１、２０´、２１´ パッド ３０ 集積回路チップ

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウェーハ（１）に形成されたチッ
    プであって、その両面に電気接触部を有する該チップを
    パッケージングする方法において、 形成すべき前記チップの周囲を越えて伸長する少なくと
    も１つの導電領域（８）を、前記ウェーハの第１の表面
    上に設ける段階と、 電気絶縁材料の第１の厚プレート（１０）を、前記第１
    の表面上に接着剤で接着する段階と、 前記チップを規定するために前記ウェーハの第２の表面
    から該ウェーハをエッチングする段階と、 前記第２の表面の接触部（１１）から前記導電領域へ伸
    長する少なくとも１つの導電トラック（１２）をデポジ
    ットする段階と、 前記第２の表面を第２の厚プレート（１４）で覆い、前
    記第１の厚プレートと該第２の厚プレート（１４）との
    間に挿入された絶縁充填材料（１３）で固定キャップを
    形成する段階と、 少なくとも前記導電領域上で前記第１の厚プレートをエ
    ッチングし、トラック（１８、１８´）の形態で、前記
    第１の厚プレートの露出された表面に伸長する導電材料
    を前記導電領域上にデポジットする段階とを含むことを
    特徴とする方法。
  2. 【請求項２】 前記パッケージングを分離するために最
    終切断段階を更に含むことを特徴とする請求項１に記載
    の方法。
  3. 【請求項３】 前記導電領域（８）上に開口部を作る前
    に、前記第１の絶縁プレート（１０）が薄くなされるこ
    とを特徴とする請求項１又は２に記載の方法。
  4. 【請求項４】 前記チップを規定するエッチング段階の
    前に、前記ウェーハ（１）の前記第２の表面が薄くなさ
    れることを特徴とする請求項１から３のいずれか１項に
    記載の方法。
  5. 【請求項５】 前記第２の厚プレート（１４）の厚み
    は、一度完成した前記パッケージの所望の機械的保持に
    従って決められることを特徴とする請求項１から４のい
    ずれか１項に記載の方法。
  6. 【請求項６】 絶縁する前記第１の厚プレート（１０）
    の前記エッチングは、チップ当たり２つのパッド（２
    ０、２１；２０´、２１´）の形態のパターンに従って
    行われることを特徴とする請求項１から５のいずれか１
    項に記載の方法。
  7. 【請求項７】 前記導電領域（８）から１つの前記パッ
    ド（２０、２１´）の露出表面への接触部移行は、２つ
    のパッドの分離領域（１６）内で行われることを特徴と
    する請求項６に記載の方法。
  8. 【請求項８】 前記第２の厚プレート（１４）は、電気
    絶縁材料からなることを特徴とする請求項１から７のい
    ずれか１項に記載の方法。
  9. 【請求項９】 前記第２の厚プレート（１４）は、少な
    くとも部分的に熱導電材料からなることを特徴とする請
    求項１から８のいずれか１項に記載の方法。
JP2000137263A 1999-05-12 2000-05-10 半導体チップのパッケージング方法 Expired - Fee Related JP3353775B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9906244 1999-05-12
FR9906244A FR2793605B1 (fr) 1999-05-12 1999-05-12 Procede de mise en boitier d'une puce semiconductrice

Publications (2)

Publication Number Publication Date
JP2000353712A JP2000353712A (ja) 2000-12-19
JP3353775B2 true JP3353775B2 (ja) 2002-12-03

Family

ID=9545673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000137263A Expired - Fee Related JP3353775B2 (ja) 1999-05-12 2000-05-10 半導体チップのパッケージング方法

Country Status (5)

Country Link
US (1) US6426242B1 (ja)
EP (1) EP1054446B1 (ja)
JP (1) JP3353775B2 (ja)
DE (1) DE60000304D1 (ja)
FR (1) FR2793605B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004009296B4 (de) * 2004-02-26 2011-01-27 Siemens Ag Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements
US7235877B2 (en) * 2004-09-23 2007-06-26 International Rectifier Corporation Redistributed solder pads using etched lead frame

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3454835A (en) * 1966-10-31 1969-07-08 Raytheon Co Multiple semiconductor device
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
JPH08181211A (ja) * 1994-12-26 1996-07-12 Hitachi Ltd 半導体素子およびその製造方法
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages

Also Published As

Publication number Publication date
EP1054446B1 (fr) 2002-08-07
FR2793605A1 (fr) 2000-11-17
US6426242B1 (en) 2002-07-30
EP1054446A1 (fr) 2000-11-22
FR2793605B1 (fr) 2001-07-27
JP2000353712A (ja) 2000-12-19
DE60000304D1 (de) 2002-09-12

Similar Documents

Publication Publication Date Title
JP3676646B2 (ja) 半導体パッケージ及びその製造方法
US5384488A (en) Configuration and method for positioning semiconductor device bond pads using additional process layers
US7781880B2 (en) Semiconductor package
US8994161B2 (en) Semiconductor device package and methods for producing same
US20010000631A1 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US20040238945A1 (en) Thermally enhanced semiconductor package and fabrication method thereof
EP3240027B1 (en) Semiconductor package
US7875970B2 (en) Integrated circuit package having a castellated heatspreader
JP2006310726A (ja) 半導体装置およびその製造方法
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
CN102569194A (zh) 保护芯片级封装的t型接触免受潮
JP2001085361A (ja) 半導体装置およびその製造方法
KR102646486B1 (ko) 반도체 패키지, 반도체 모듈, 전자 컴포넌트, 및 반도체 패키지 및 반도체 모듈의 제조 방법
EP1251557B1 (en) Method of manufacturing semiconductor devices and semiconductor device
KR100357803B1 (ko) 다중 칩 패키지 제조 방법
US8471377B2 (en) Semiconductor device and semiconductor circuit substrate
US7411280B2 (en) Chip support of a leadframe for an integrated circuit package
JP3353775B2 (ja) 半導体チップのパッケージング方法
WO2009117006A1 (en) Apparatus and method for series connection of two die or chips in single electronics package
JP2022523671A (ja) 露出したクリップを備える電子デバイスフリップチップパッケージ
US4672415A (en) Power thyristor on a substrate
CN110310923B (zh) 功率元件的制造方法及其结构
CN108807197B (zh) 具有侧壁金属化部的芯片封装
US11887910B2 (en) Electronic power module
US8809695B2 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020827

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070927

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080927

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090927

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100927

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110927

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees