JP3348037B2

JP3348037B2 - 順位処理回路、該順位処理回路を用いたｏｓ−ｃｆａｒ回路，ｉａｇｃ回路，クラッタマップ回路及び２次元ｏｓ−ｃｆａｒ回路

Info

Publication number: JP3348037B2
Application number: JP09021199A
Authority: JP
Inventors: 生也柿元
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-03-30
Filing date: 1999-03-30
Publication date: 2002-11-20
Anticipated expiration: 2019-03-30
Also published as: JP2000284043A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一組のデータの順
位付け及び書き込みを単一のクロックサイクル内に処理
し得る順位処理回路であって、この処理し得るデータの
個数をデータ入力継続中に増減変更し得るようにした順
位処理回路及びその用途発明に関するものである。

【０００２】

【従来の技術】単一のクロックサイクル内で一組の数値
を適宜並べ替えて順位付けするための回路は種々の用途
があるものである。斯かる回路として、例えば、特開平
３−８９１８８号公報に示された順位処理アレイがあ
る。図９は、同公報に示された順位処理アレイのブロッ
ク図である。

【０００３】図において、１は記憶セルであり、この各
記憶セル１には各１個のデータが書き込まれるものであ
る。従って、図示の場合には、６個のデータが順位付け
処理されることになる。記憶セル１の端子VINから新規
データが入力される。すると、この新規データ及び現在
記憶中のデータを、端子VQN及び端子VQPから入力される
上位、下位に隣接する記憶セル１の記憶データとの大小
を比較し、現在の記憶データを保持するか、或いは上
位、下位の記憶データをシフトして保持記憶するか又は
新規入力データを記憶するかを判定する。その結果、６
個の記憶セルには６個のデータが順位付けして記憶され
ることになる。そして、適宜順位、例えば真ん中の順位
の記憶セル１のデータをこれら一組のデータの代表値と
して使用し得る等、多くの用途がある。

【０００４】又、入力データを順位付け処理するものの
用途として、レーダの目標検出方法（OS-CFAR）が、「R
adar CFAR Thresholding in Clutter and Multip
leTarget Situations」（：Hermann Rohling 、IEEE
Transactions on Aerospase and Electronic Sy
stems, Vol．AES―１９、No４．JULY １９８３）に記
載されている。この方法は、ローリングが述べるよう
に、従来のCA―CFAR（Cell Averaging Constant Fal
se Alarm Rate）やGO―CFAR（Greatest ofCell Ave
ragind Constant False Alarm Rate）と比較して、
クラッタ環境下や、複数の接近する目標を含む環境下
で、より好ましい目標検出結果が得られる。図１０に、
このOS-CFARの基本的な系統図を示す。図において、１
１はリファレンスセル、１２はテストセル、１３はテス
トセル１２及びリファレンスセル１１内のデータを順位
付けして並べ替え、指定された順位の値を出力する部
位、１４は指定された順位の値とCFAR係数を乗算する乗
算器、１５はテストセル１２と乗算結果との大小を比較
して目標検出か否かを判定するためのコンパレータであ
る。次に、このOS-CFARの系統図の動作について説明す
る。目標検出判定を行うレンジセル（テストセル１２と
いう）の前後に同一のウインドウ幅を持つリファレンス
セル１１を設け、このリファレンスセル１１及びテスト
セル１２のデータの順序並べ替えを行う一方、予め定め
た例えば、K番目の値を出力し、乗算器１４において別
途予め定めたCFAR係数を乗じてスレッショルドを算出す
る。コンパレータ１５において上記テストセル１２の値
をこのスレッショルドと比較して目標を検出した否かを
判定するものである。

【０００５】

【発明が解決しようとする課題】しかしながら、従来技
術の順位処理アレイにおいては、入力データの順位処理
を行う複数の記憶セル（図９では６個）からなるウイン
ドウのサイズをデータ入力継続中に変化させるという思
想はない。従って、各種の用途、状況に応じて、順位処
理し得るデータの個数をデータ入力継続中において速や
かに増減変更し得ず、各種用途等に即座に対応できない
という問題点があった。

【０００６】特に、上記従来技術の順位処理アレイの用
途として、レーダのOS-CFAR処理に用いた場合、ビーム
からビームへの変化の際にデータの順位処理を行うリフ
ァレンス領域の大きさを変化させることはできるが、例
えば、海面クラッタ、大地クラッタ、ウェザークラッタ
等のクラッタ環境に応じて、又は、距離によりOS-CFAR
のリファレンス領域の大きさを即座に変化させたいとい
う要求に対しては対処できない。このような要求を満た
すために、CPU上で動作するソフトウェアでOS-CFAR処理
を行うことができるが、この場合、順位並べ替えをソフ
トウェア処理に極めて時間が費やされるため、レーダの
リアルタイムでの目標検出処理には適さないという問題
点がある。

【０００７】一方、レーダのビデオ信号において、気象
クラッタや海面クラッタ等の不要信号を入力した時、限
られたリファレンスセル１１の個数のCFAR回路では誤目
標が検出されやすい。このような誤目標を低減させるた
めに、従来では、距離及び方位方向のエリア内の目標検
出回数を計数し、その多少により次のスキャンでCFAR係
数を増減させる方法が採られてきた。しかしながら、目
標かクラッタの区別なく検出セル数を一定にするのみ
で、ビデオの統計的特徴量に基づく操作ではないため、
クラッタのない領域ではスレッショルドが下がり、その
結果、ノイズを誤目標として検出したり、或いは、クラ
ッタ領域ではスレッショルドが上がり、その結果、目標
を検出し難くするという問題点がある。

【０００８】又、気象レーダ等のドップラレーダにおい
て、大きな固定目標からの反射により長く連なった強い
信号が入力された場合に受信器が飽和してビデオ信号の
位相に誤差が生じることを防止するためのIAGC（Instan
taneous Automatic GainControl）回路がある。しか
し、従来のIAGC回路は受信信号の検波波形によって増幅
器の利得を制御していたため、検波回路などのアナログ
部分のゲイン調整が煩雑であり、経年変化による劣化が
生じるという問題点がある。

【０００９】又、レーダの目標検出にクラッタマップ回
路が用いられているが、このクラッタマップ回路は、時
間と共に変化する気象クラッタや海面クラッタ等のレベ
ルを中長期的に記憶し、クラッタによる誤警報増加を防
止するものである。しかし、従来技術のクラッタマップ
回路は、CFAR回路とは別に、所定のレンジ、方位エリア
内の平均値を算出して目標検出に用いるというソフトウ
ェア処理を行っていたため、処理に時間を費やすという
問題点が有る。

【００１０】更に、画像データの２次元データ配列から
例えば、極大点を検出する際、従来技術ではソフトウェ
アによる移動ウィンドウ処理が行われていたが、処理時
間を費やすという問題点がある。又、FFTなどを用いた
ドップラレーダに関しても同様に、周波数方向及び距離
方向の２次元データ配列から目標を検出する際、従来で
はソフトウェアによる２次元CFAR処理が行われていた
が、処理時間を費やすためリアルタイム処理できないと
いう問題点がある。

【００１１】本発明は上記問題点を解消するためになさ
れたものであり、入力データの順位付け処理を実行し得
る記憶セルの個数をデータ入力継続中に即座に増減変更
できるようにすることにより、各種用途に用いた場合、
データの処理精度及び処理速度を向上させることのでき
る順位処理回路を提供するものである。又、本発明の別
の目的は、上記順位処理回路をレーダに用いることによ
り、各種クラッタ環境下等にあっても目標検出を高精度
に且つ即座に行い得るようにしたOS-CFAR回路を提供す
るものである。又、本発明の別の目的は、上記順位処理
回路をレーダ受信の利得制御に用いることにより、各種
環境下にあっても高精度の利得制御を即座に行い得るよ
うにしたIAGC回路を提供するものである。又、本発明の
更に別の目的は、上記順位処理回路をクラッタマップの
作成に用いることにより、クラッタ環境に変動があって
も高精度に且つ即座にクラッタマップの作成を可能とす
るクラッタマップ回路を提供するものである。又、本発
明の更に別の目的は、上記順位処理回路を画像データの
２次元的処理に用いることにより、この２次元的処理を
高精度に且つ即座に実施できるようにした２次元OS-CFA
R回路を提供するものである。

【００１２】

【課題を解決するための手段】本発明の請求項１に記載
の順位処理回路は、各記憶セルに設けられたカウンタを
制御することにより、順位付け処理し得るデータの個数
をデータの入力継続中に増減制御し得るようにしたもの
である。

【００１３】本発明の請求項２に記載のOS-CFAR回路
は、被検定データを順位付け処理する順位処理部として
上記請求項１に記載の順位処理回路を用いることによ
り、この順位処理回路内の所定順位の記憶データに基づ
き目標検出を判定するものである。

【００１４】本発明の請求項３に記載のOS-CFAR回路
は、被検定データを順位付け処理する順位処理部として
上記請求項１に記載の順位処理回路を用いることによ
り、この順位処理回路内の所定順位の記憶データに基づ
き目標検出を判定すると共に、その微調整をする制御手
段を設けたものである。

【００１５】本発明の請求項４に記載のIAGC回路は、レ
ーダ受信データを入力して順位付け処理する順位処理部
として上記請求項１に記載の順位処理回路を用いること
により、この順位処理回路内の所定順位の記憶データに
基づき中間周波増幅器の利得を制御するものである。

【００１６】本発明の請求項５に記載のクラッタマップ
回路は、レーダ覆域を距離及び方位方向に均等に分割す
ると共にこの分割された各エリア内におけるビデオ信号
を順位付け処理する順位処理部と、この順位処理部内の
所定順位のビデオ信号を各エリアを代表するビデオ信号
として記憶してクラッタマップを作成するメモリとを備
え、上記順位処理部として請求項１に記載の順位処理回
路を用いたものである。

【００１７】本発明の請求項６に記載の２次元OS-CFAR
回路は、請求項３に記載のOS-CFAR回路を２系統用い
て、２次元データ配列の２次元方向に各々目標検出判定
を行い、その論理積を求めることにより、目標検出を２
次元的に判定するものである。

【００１８】

【発明の実施の形態】実施の形態１．以下本発明の実施
の形態について図面に基づき説明する。図１，図２は本
実施の形態１を示す。図１は請求項１に記載の発明の実
施の形態１を示すブロック構成図である。記憶セル２１
は同時に順位付け処理される一組のデータ個数以上の個
数だけ予め並設されている。これら記憶セル２１は、既
に記憶されている旧記憶データと一つの新規入力データ
との大小を比較すると共にこれらデータを隣接する記憶
セル２１にシフト等してデータの並べ替えを行い、これ
らデータの順位付け及び各記憶セル２１への書き込みを
一つのクロックに同期して処理するものである。図示の
場合には、記憶セル２１は５個記載され、従って、最
大、５個のデータを順位付け処理され得るものである。
尚、図には右側に隣接する記憶セル２１を上位のセルと
して大きな数値を書き込むように設定されているものと
する。上記各記憶セル２１内には、カウンタ２２が設け
られている。この各カウンタ２２には、上記記憶セル２
１に各々データが書き込まれた時に初期値が設定される
ものである。この初期値の値としては、同時に順位付け
処理される一組のデータの個数、即ち、この一組のデー
タが書き込まれる記憶セル２１の個数に対応して設定さ
れる。この初期値としては、図に示すように記憶セル２
１が５個であって、順位処理すべきデータ個数が５個の
場合には図２に基づき後述するように例えば、４（５−
１＝４）が設定される。又、各カウンタ２２は上記クロ
ックに同期しつつ上記初期値から一定量、例えば１ずつ
減算してその残存値を計数すると共にこの残存値が零に
なった時に自己の記憶セル２１の記憶内容を破棄するも
のである。従って、このように減算量を１とした場合に
は、図２に基づき後述するように、５個の記憶セル２１
全てにデータが書込まれた時点で最上位の記憶セル２１
のカウンタ２２の残存値は零となり、その記憶内容は破
棄されるものである。即ち、この場合には、上記初期値
の値によって順位付け処理されるべきデータの個数が決
定されることになるが、又、後述するように、減算量を
１以外の数値に変えることによって順位処理し得るデー
タの個数を決定することもできる。上記カウンタ２２の
初期値及び減算量は増減制御し得るものである。この場
合、例えば、予め別途設けられたメモリに基準値を記憶
しておき、この基準値と上記記憶セル２１の記憶データ
とを比較し、順位処理すべきデータの個数を増減させる
必要があるときにこの初期値及び減算量を増減制御する
構成とすることができる。

【００１９】上記記憶セル２１としては、上記機能を有
する種々の記憶セルが用いられるが、例えば図１のよう
に構成することができる。この記憶セル２１の端子VIN
は新規データの入力、端子LDIは下位（左側）に隣接す
る記憶セルからのデータ入力、端子UDIは上位（右側）
に隣接する記憶セルからのデータ入力、端子LCIは下位
（左側）に隣接する記憶セルからのカウンタ残存値入
力、端子UCIは上位（右側）に隣接する記憶セルからの
カウンタ残存値入力、端子SUIは下位（左側）に隣接す
る記憶セルからのシフトアップ要求、端子SDIは上位
（右側）に隣接する記憶セルからのシフトダウン要求、
端子LFは下位（左側）に隣接する記憶セルからの終了要
求、端子HFは上位（右側）に隣接する記憶セルからの終
了要求、端子VQは記憶セルのデータ出力、端子CQは記憶
セルのカウンタ残存値出力、端子SUはシフトアップ要
求、端子SDはシフトダウン要求、端子FINUは上位（右
側）の記憶セルへの終了要求、端子FINDは下位（左側）
の記憶セルへの終了要求のためのものである。端子LAは
下位（左側）に隣接する記憶セルからのアクティブ状態
入力、端子HAは上位（右側）に隣接する記憶セルからの
アクティブ状態入力、端子ACTはアクティブ状態出力の
ためのものである。ここで、アクティブ状態とは記憶セ
ルにデータが書き込まれてカウンタ２２が作動している
状態をいう。端子CCは上記カウンタの初期値及び減算値
を増減制御するカウンタ制御入力のためのものである。
又、２３はセレクタであり、このセレクタ２３には各記
憶セル２１の記憶データが同一タイミングで端子VQを介
して入力される。このセレクタ２３は適宜順位の記憶セ
ル２１を選択し得るが、例えば真ん中の順位の記憶セル
２１の記憶データを選択して、一組のデータの代表値と
して出力する構成としても良い。尚、図に示すように、
本実施の形態１では全く同一の記憶セル２１を使用して
いるため、これら記憶セル２１を一つのチップで構成
し、必要に応じてチップ同士を縦続に接続することによ
り、多数の記憶セル２１からなる順位処理回路を構成す
ることができる。このような縦続接続を容易にするため
に図示における記憶セル２１は下位及び上位への接続ラ
インを有している。

【００２０】次に、本実施の形態１の動作について説明
する。記憶セル２１には最新の５個のデータが常に上位
（右側）の記憶セル２１に大きいデータ、下位（左側）
の記憶セルに小さいデータが記憶されるものである。当
初、各記憶セル２１は非アクティブ状態であり、この非
アクティブ状態は端子ACTから出力され、下位の記憶セ
ル２１には端子HAから、又、上位の記憶セル２１には端
子LAから入力される。又、各カウンタ２２の初期値は図
２（ａ）に示すように、不定となっている。又、各記憶
セル２１の内部には、端子HA、端子LAからの入力によっ
て上位に隣接する記憶セル２１がアクティブ状態で、且
つ下位に隣接する記憶セル２１が非アクティブ状態の時
に動作を開始する回路を具備し、動作開始と共に、当該
記憶セル２１の端子ACTにアクティブ状態を出力するた
め、その結果、上位の記憶セル２１から下位の記憶セル
２１に向かう順でデータが書き込まれていく。入力デー
タは全ての記憶セル２１に入力されるが、最初のデータ
入力時には、最上位の記憶セル２１の端子HAのみにアク
ティブ状態が入力されており、他の記憶セル２１には非
アクティブ状態が入力されているため、図２（ｂ）に示
すように、最上位の記憶セル２１にデータが記憶され
る。２番目のデータ入力時には上位２個の記憶セル２１
の端子HAにアクティブ状態が入力されているためこれら
記憶セル２１の間でデータの順位付けと記憶が行われ
る。このようにして、順次、上位から下位へとデータが
書き込まれていく。記憶セル２１内には、常に、最新の
定められた個数のデータを保持するために、順位処理回
路に入力されたデータが何クロック時間分だけ残存でき
るかを計数するためのカウンタ２２を有し、端子VINか
らの入力データを記憶した場合、順位処理すべきデータ
の個数、即ち、記憶セル２１の個数（図２の場合５）に
対応した値をこのカウンタ２２の初期値として設定す
る。以後、順位処理回路に新たなデータが入力される度
に、カウンタ２２の値を１ずつ減算し、カウンタ２２の
残存値が零になると、端子FINU及び端子FINDから終了要
求を出力し、記憶中のデータは破棄される。又、例え
ば、記憶セル２１の個数が３２個あってもカウンタ２２
の初期値を設定することにより、例えば、２３個のデー
タを順位処理することができ、この初期値の設定によっ
て予め設置されている記憶セル個数以下の任意の個数の
データを処理できる。尚、図２に基づき説明するよう
に、端子FINUから出力される終了要求は上位に隣接する
記憶セル２１の端子LFに、端子FINDから出力される終了
要求は下位に隣接する記憶セル２１の端子HFに各々伝達
されるが、各記憶セル２１では上位からの終了要求があ
る場合は下位へ、下位からの終了要求がある場合は上位
へ、各々デイジーチェーン方式で終了要求を伝達する。
当該記憶セル２１自身のデータが終了する場合は、上位
及び下位の両方に終了要求を出力する。

【００２１】次に、データの順序並べ替えの動作につい
て説明する。尚、以下の説明では、図中、中央に位置す
る記憶セル２１を全記憶セル２１の内のｋ番目に位置す
る記憶セル２１（ｋ）として説明し、又、下位に隣接す
る記憶セル２１を記憶セル２１（ｋ−１）とし、上位に
隣接する記憶セル２１を記憶セル２１（ｋ＋１）として
説明する。記憶セル２１（ｋ）は、端子VINからの新規
入力データと現在記憶中の旧記憶データとを比較して、
新規入力データを記憶するか或いは旧記憶データを再度
記憶するか、又は、隣接する記憶セル２１にデータをシ
フトする一方、他の隣接する記憶セル２１からシフトさ
れたデータを記憶するか否かを判定する。この動作は、
隣接する記憶セル２１からのシフト要求の有無、終了要
求の有無により以下の判定基準で行われる。（１）記憶セル２１（ｋ）の端子VINからの新規入力デ
ータが現在記憶中の旧記憶データより小さいか又は等し
いとき、以下の記憶動作を行う。この記憶セル２１（ｋ）の端子SUIに、下位の記憶
セル２１（ｋ−１）の端子SUからシフトアップ要求が入
力された場合、上位の記憶セル２１（ｋ＋１）に対して
端子SUからシフトアップ要求を出力する。この時、記憶
セル２１（ｋ）は現在記憶されている旧記憶データ及び
現在の残存カウンタ値から１を減算した値を、各々端子
VQ及び端子CQから上位の記憶セル２１（ｋ＋１）に出力
する。又、記憶セル２１（ｋ）は、下位の記憶セル２１
（ｋ−１）の端子VQ及び端子CQから端子LDI、端子LCIに
入力されるシフトデータ及び残存カウンタ値を新たに記
憶する。この際、新規入力データは下位の記憶セル２１
の何れかに順位付け処理されて記憶される。記憶セル２１（ｋ）の端子SUIに、下位の記憶セル
２１（ｋ−１）からシフトアップ要求がなく、且つ、下
位の記憶セル２１（ｋ−１）の端子FINUから端子LFに終
了要求が入力されない場合、この記憶セル２１（ｋ）の
端子SUから上位の記憶セル２１（ｋ＋１）へシフトアッ
プ要求を出力して、現在記憶中の旧記憶データ及び現在
の残存カウンタ値から１を減算した値を各々端子VQ及び
端子CQから上位の記憶セル２１（ｋ＋１）に出力すると
共に、端子VINから入力された新規入力データを記憶
し、残存カウンタ値を初期値に設定する。記憶セル２１（ｋ）の端子SUIに、下位の記憶セル
２１（ｋ−１）からシフトアップ要求がなく、且つ、LF
端子に下位の記憶セル２１（ｋ−１）から終了要求が入
力された場合、現在記憶中のデータを保持すると共に、
現在の残存カウンタ値から１を減算して記憶する。この
場合、新規入力データは下位の記憶セル２１の何れかに
順位付け処理されて記憶されることになる。（２）記憶セル２１（ｋ）の端子VINからの新規入力デ
ータが現在記憶中の旧記憶データより大きいとき、以下
の記憶動作を行う。記憶セル２１（ｋ）の端子SDIに、上位の記憶セル
２１（ｋ＋１）の端子SDからシフトダウン要求が入力さ
れた場合、端子SDから下位の記憶セル２１（ｋ−１）に
シフトダウン要求を出力すると共に、現在記憶中の旧記
憶データ及び現在の残存カウンタ値から１を減算した値
を各々端子VQ及び端子CQから下位の記憶セル２１（ｋ−
１）に出力する。この時、記憶セル２１（ｋ）は上位の
記憶セル２１（ｋ＋１）の端子VQ及び端子CQから端子UD
I及び端子UCIに入力されるシフトデータ及び残存カウン
タ値を新たに記憶する。この場合、新規入力データは上
位の記憶セル２１の何れかに順位付け処理されて記憶さ
れる。記憶セル２１（ｋ）の端子SDIに、上位の記憶セル
２１（ｋ＋１）からシフトダウン要求がなく、且つ、上
位の記憶セル２１（ｋ＋１）の端子FINDから端子HFに終
了要求もない場合、端子SDから下位の記憶セル２１（ｋ
−１）にシフトダウン要求を出力すると共に、現在記憶
中の旧記憶データ及び現在の残存カウンタ値から１を減
算した値を端子VQ及び端子CQから下位の記憶セル２１
（ｋ−１）に出力する。この時、記憶セル２１（ｋ）は
新規入力データを端子VINから入力して記憶すると共
に、残存カウンタ値を初期値に設定する。記憶セル２１（ｋ）の端子SDIに、上位の記憶セル
２１（ｋ＋１）からシフトダウン要求がなく、且つ、上
位の記憶セル２１（ｋ＋１）から端子HFに終了要求が入
力された場合、現在記憶中の旧記憶データを保持すると
共に、現在の残存カウンタ値から１を減算した値を記憶
する。この場合、新規入力データは上位の記憶セル２１
の何れかに順位付け処理されて記憶される。斯くして、
並設された記憶セル２１には、常に最新のデータが順位
付け処理されて格納されることになる。次に、図２に基
づき、データの入力を具体的に数値を挙げて説明する。
先ず、例えば、最初の新規データとしての数値８（１０
進法）はセル番号NO５の記憶セル２１に入力する。この
時、図２（ｂ）に示すように、NO５の記憶セル２１はア
クティブ状態となってカウンタ２２の初期値は４に設定
される。次に、２番目のデータとしての数値６はNO４の
記憶セル２１に入力する。この時、図２（ｃ）に示すよ
うに、NO４の記憶セルのカウンタ２２の初期値は４であ
るが、NO５の記憶セル２１のカウンタ２２の残存値は１
減算されて３となる。次に、図２（ｃ）〜（ｅ）に示す
ように、順次、データとしての数値４、３，２が入力し
た場合には上記と同様にしてNO３、NO２、NO１の記憶セ
ル２１にそれぞれ入力する。次に、図２（ｆ）に示すよ
うに、データとして数値５が入力すると、この際、NO５
の記憶セル２１の残存値は零であるため下位のセル２１
に終了要求を出力すると共に、その記憶内容は破棄され
る。又、NO４の記憶セル２１からNO５の記憶セル２１に
シフトアップ要求を出力し、数値６はNO５の記憶セル２
１に書き込まれると共にそのカウンタ２２の残存値は零
となる。そして、数値５はNO４の記憶セル２１に入力
し、又、そのカウンタ２２の残存値は４が設定される。
次に、データとして数値４が入力した場合には、上記と
同様にしてNO３の記憶セルに入力する。又、図２（ｈ）
に示すように、データとして数値７が入力したとする。
この場合、NO４の記憶セル２１から終了要求を出力し、
NO５の記憶セル２１からNO４の記憶セル２１にシフトダ
ウン要求を出力し、図２（ｉ）に示すように、数値５は
NO４の記憶セル２１にシフトし、数値７はNO５の記憶セ
ル２１に書き込まれる。

【００２２】次に、データ入力継続中に、順位処理すべ
きデータ個数を増減変更する場合の動作について説明す
る。但し、この場合、記憶セル２１の個数は、順位処理
すべきデータの個数よりも多く、非アクティブ状態の記
憶セル２１が下位に余分に存在することが前提となる。
順位処理すべきデータ個数を制御する場合としては以下
の３種類がある。（ア）順位処理すべきデータ個数を変化させない。（イ）順位処理すべきデータ個数を１増加させる。（ウ）順位処理すべきデータ個数を１減少させる。各記憶セル２１の内部では、端子CCの入力により、以下
の制御を行う。（ア）順位処理すべきデータ個数を変化させない場合に
は上述の動作が行われる。（イ）順位処理すべきデータ個数を１増加させる時に
は、例えば、カウンタ２２の残存値が減少しないように
動作させるか或いは、カウンタ２２の初期値を１増加さ
せる。このようにすることにより、非アクティブ状態に
あった記憶セル２１が１つアクティブ状態となり得るこ
とになり、その結果、順位処理すべきデータ個数を１増
加させることができる。又、このように順位処理するデ
ータ個数を変更する際、必要に応じて、セレクタ２３の
選択順位を変更させ、適宜順位の記憶セル２１の記憶内
容を一組のデータの代表値として後段の各種装置に出力
することにより、各種用途に対応させることができる。（ウ）順位処理すべきデータ個数を１減少させる時に
は、例えば、カウンタ２２の残存値を一度に２減少させ
るか，或いは、カウンタ２２の初期値を１小さく設定す
る。このようにすることにより、最下位の記憶セル２１
が非アクティブ状態に戻り得ることになり、その結果、
順位処理すべきデータ個数を１減少させることができ
る。又、この際、上述のように、必要に応じて、セレク
タ２３の選択順位を変更させることが可能である。以上
説明したように、順位処理すべきデータの個数をデータ
入力継続中に即座に増減変更できるため、各種用途に応
じて高精度のデータ処理を即座に実施することができ
る。尚、順位処理すべきデータ個数を任意の数、例えば
５だけ増加減少させる場合には上記と同様にカウンタ２
２の初期値又はこのカウンタ２２の減算量を適宜選択す
ることにより対応できる。

【００２３】実施の形態２．本実施の形態２は、上述し
た順位処理回路Aの用途として、レーダの目標検出処理
における高速なOS-CFAR回路に用いたものである。図３
は本実施の形態を示すブロック構成図である。尚、図
中、上記実施の形態１の相当部分については同一記号、
番号を付してその説明を省略する。図において、２４は
目標検出判定を行うテストセルのデータを順に格納し、
順位処理回路Aの出力タイミングと同期させるためのFIF
O（First IN First OUT）メモリ、２５は乗算器であ
る。この乗算器２５はCFAR係数と順位処理回路の出力と
を乗算してCFARのスレッショルドを出力するものであ
る。２６はコンパレータであり、CFAR損出を低くするた
めに定めるCFAR下限値と上記スレッショルドとを比較
し、値の大きい方を選択しスライスレベルとして出力す
るものである。２７はコンパレータであり、上記FIFOメ
モリ２４の出力即ち、上記テストセルのデータと上記コ
ンパレータ２６の出力即ち、スライスレベルとを比較
し、目標検出判定を行うものである。

【００２４】次に、動作について説明する。順次入力す
るレーダのビデオ信号はFIFOメモリ２４に入力すると共
に、入力バスから順位処理回路Aに入力する。このビデ
オ信号は、順位処理回路Aにおいて実施の形態１で説明
したように順位付け処理された状態で記憶セル２１に記
憶される。セレクタ２３は、予め指定した順位の記憶セ
ル２１のデータを選択して出力する。このデータは上記
順位付け処理されるべき一組のデータの代表値としての
意味を有する。上記セレクタ２３の出力は乗算器２５に
おいてCFAR係数と乗算され、その出力はコンパレータ２
６においてCFAR下限値と比較され、大きい方の値がライ
ンを介して目標検出判定用のコンパレータ２７に入力さ
れる。このコンパレータ２７ではFIFOメモリ２４から出
力されるテストセルの値と上記コンパレータ２６の出力
とを比較し、テストセルの値の方が大きければ目標検出
と判定して出力する。ところで、別途、設けたクラッタ
マップ回路等により、距離、方位において局所的にクラ
ッタが増加している領域が発見された場合、その領域に
ついてOS-CFARのリファレンスセルの個数を増加させた
い場合がある。一方、逆に、多数の目標が接近して存在
する領域では、検出の分解能を向上させるために、OS-C
FARのリファレンスセルの個数を減少させたい場合があ
る。このような場合に、距離に応じてOS-CFARのリファ
レンスセルの個数を増減させるよう、外部からバスにリ
ファレンス領域拡大／縮小信号を入力し、全記憶セル２
１のCC端子にこの信号を入力する。この際、予め、エリ
ア（方位、距離の区分）毎に定めた設定値を別途、メモ
リに記憶させ、この設定値と入力データとを比較しなが
ら、上記リファレンスセルの個数を自動的に増減させる
ようにすることができる。本実施の形態２においては、
OS-CFARの動作中に、リファレンス領域の大きさを所望
の個数に増減させることができ、環境の変化に即座に対
応しながら目標検出を高速に行うことができる。

【００２５】実施の形態３．図４は本実施の形態３を示
す。上述した実施の形態の相当部分については同一符号
を付してその説明を省略する。本実施の形態３は、実施
の形態１の順位処理回路Aの用途として、OS-CFAR回路に
用いると共に、目標検出処理を高速で且つ高精度に行え
るようにしたものである。図において、２８は全記憶セ
ル２１の記憶データの平均値を算出するための平均値算
出回路、２９は上記平均値と各記憶セル２１の記憶デー
タとの差分を２乗するための差分２乗回路、３０は上記
差分の２乗を加算してOS-CFARのリフェレンス領域の分
散値を算出するための分散値算出用加算器である。３１
は上記分散値に応じて、CFAR係数を増減制御すると共
に、セレクタ２３を制御して記憶セル２１の選択順位を
適宜変更して微調整する制御手段としての制御回路であ
る。

【００２６】次に、動作について説明する。0S-CFARの
基本的動作は上述した実施の形態２と同様であるため、
その説明は省略する。各記憶セル２１の記憶データは、
端子VQから出力され、平均値算出回路２８に入力され
て、リファレンス領域のビデオデータの平均値が算出さ
れる。又、各記憶セル２１の値と平均値との差分の２乗
が差分２乗回路２９から算出され、それらは分算値算出
用加算器３０で加算されて、リファレンス領域のビデオ
データの分散値が算出される。この分散値は制御回路３
１に入力され、この制御回路３１はCFAR係数を増減制御
し、又、セレクタ２３を制御して記憶セル２１の選択順
位を変更制御する。この制御回路３１は、上記分散値が
大きい時にリファレンス領域がクラッタ環境下に入って
いるとして、分散値の大きさに合わせてCFAR係数を上昇
させる制御を実行し、又、セレクタ２３の選択する記憶
セル２１の順位を減少させる（選択順位番号は、数値の
大きい方から数えるものとする）よう動作し、反対に分
散値が小さい時にはリファレンス領域がクラッタフリー
の環境下にあると考えられるため、分散値に合わせてCF
AR係数を減少させ、又、セレクタ２３の選択順位番号を
増加させるよう動作させる。本実施の形態３では、順位
処理回路の各記憶セル２１の値からその分散値を算出
し、この分散値に基づき、CFAR係数を増減制御すると共
にセレクタ２３によって選択される記憶セル２１を変更
するようにしたため、クラッタフリーの環境下でも誤目
標を検出しにくく、逆にクラッタ環境下でも目標の検出
率低下させることなく安定した動作をすることができ
る。又、本実施の形態３においては、OS-CFARの動作中
に、記憶セル２１のカウンタ２２を制御することによ
り、リファレンス領域の大きさを所望の個数に増減させ
ることができ、環境の変化に即座に対応しながら目標検
出を高速に行うことができる。

【００２７】実施の形態４．本実施の形態４は、図５に
示す。本実施の形態４では、順位処理回路Aの用途とし
て、IAGC回路に用いたものである。このIAGC回路は、安
定した動作をするディジタル方式でのレーダ受信器内の
利得を瞬時に調整するためのものである。尚、上記実施
の形態と同一の相当部分については同一の記号番号を付
してその説明は省略する。３２は中間周波増幅器、３３
は検波器、３４はビデオ増幅器、３５はA／D変換器、３
６は利得制御回路である。

【００２８】次に、動作について説明する。順位処理回
路A自体の動作は上記実施の形態と同様であるためその
説明は省略する。中間周波信号は中間周波増幅器３２に
よって増幅され、検波器３３によって位相検波された後
ビデオ増幅器３４で増幅され、A／D変換器３５によって
デジタルのビデオ信号に変換される。このビデオ信号は
順位処理回路Aに入力されて順序並べ替え処理が行われ
て記憶される。セレクタ２３は上記順位処理回路A内の
指定順位の記憶セル２１を選択する。この際、局所的な
ビデオ信号のレベルを監視するためには、選択順位とし
て真ん中の順位とすれば順位処理範囲のメジアン（中央
値）が得られるため適切である。上記セレクタ２３の出
力は利得制御回路３６にフィードバックされ、この利得
制御回路３６は例えばビデオレベルの上昇に応じて利得
を減少させる処理を行って中間周波増幅器３２の利得を
変化させる。逆に、ビデオレベルが低下した場合には利
得を増加させるような制御を行う。一方、各種環境等に
応じて、順位処理するべきビデオ信号の個数を増減変更
する必要が生じた時には実施の形態１と同様に、記憶セ
ル２１のカウンタ２２を制御することにより、高精度の
利得制御が可能となる。

【００２９】実施の形態５．本実施の形態５は、図６に
示す。本実施の形態５は、順位処理回路の用途として、
この順位処理回路２組をクラッタマップ回路に用いたも
のである。本実施の形態で得られるクラッタマップ回路
は、レーダの覆域を距離及び方位方向に均等に分割した
エリア内におけるビデオ信号のメジアン（中央値）をそ
のエリアの代表値としてメモリに記憶させるものであ
る。これにより、時刻や季節と共に変動する気象環境や
海面の状態によるクラッタの変動をメモリに記憶してク
ラッタマップを予め作成しておき、目標検出処理でCFAR
による目標検出判定する際、クラッタによる誤目標を除
去するための処理に有効となるものである。図におい
て、４１は第１の順位処理回路で、実施の形態１で説明
した順処理回路と同様のものである。この第１の順位処
理回路４１は例えばN個の記憶セルから成り、ビデオ信
号が入力される。４２はクラッタマップの距離単位のク
ロックを作成するための第１の分周器で、分周された１
／Nレンジロックを出力する。４３は第１のDフリップフ
ロップで、クラッタマップの距離単位のデータを記憶す
る。４４は第１のメモリで、クラッタマップの方位単位
分のデータを一時記憶するためのものである。４５は第
２の順位処理回路で、例えばM個の記憶セルから成り、
上記第１のメモリ４４に記憶された値から同一距離単位
における方位方向のデータを順位付け処理するためのも
のである。４６は第２のDフリップフロップで、上記第
２の順位処理回路４５の出力をクラッタマップの方位単
位毎に記憶するためのものである。４７は第２のメモリ
で、上記第２のDフリップフロップ４６の出力に基づき
距離及び方位単位のクラッタマップを記憶するものであ
る。４８はクラッタマップの方位単位のクロックを作成
する第２の分周器で、分周された１／Mレンジロックを
出力する。

【００３０】次に、動作について説明する。以下の動作
説明においては、最終的には、図７（C）に示すクラッ
タマップを第２のメモリ４７に作成するものである。こ
のクラッタマップは、図７（ａ）に示すように、Nレン
ジ×Mスイープから成る距離及び方位方向の単位エリア
毎のビデオ信号のメジアン（中央値）を格納することに
より作成される。尚、第１、第２の順位処理回路４１，
４５の動作は実施の形態１と同様であるため、その説明
は省略する。先ず、図６に示すように、ビデオ信号がN
個の記憶セルから成る第１の順位処理回路４１に入力さ
れる。この第１の順位処理回路４１においては、図７
（ａ）、（ｂ）に示すように、順位N／２番目の記憶セ
ルを選択し、結果としてN個のレンジ方向のウインドウ
内のメジアン（中央値）が出力される。レーダのビデオ
信号の１レンジに相当するレンジクロックは第１の順位
処理回路４１のクロックであると同時に、第１の分周器
４２に入力されて１／Nレンジクロックが作成される。
第１のDフリップフロップ４３は、上記１／Nレンジクロ
ック毎に第１の順位処理回路４１の出力を記憶するた
め、その出力はNレンジ毎のビデオ信号のメジアン値
（中央値）を示しており、これは第１のメモリ４４に格
納される。クラッタマップの距離単位をNレンジとする
と、第１のメモリ４４に格納されたデータは、当該スイ
ープにおける距離方向のクラッタマップエリアのデータ
となる。第１のフリップフロップ４３からの出力は、図
におけるNレンジ毎となるため、エリアAA、エリアAB、
エリアAC.・・毎に、そのエリアのメジアン値（中央
値）が出力されることになる。図７（ｂ）は、第１のメ
モリ４４の様子を概念的に示したものである。１スイー
プにつき、AA、AB、AC・・のエリアのメジアンが記憶さ
れていく。複数の連続するスイープに亘って、このよう
な動作が繰り返される結果、第１のメモリ４４には、複
数のスイープの距離単位毎のメジアン値が記憶される。
次に、第１のメモリ４４に記憶されたデータはスイープ
方向に読み出されて、M個の記憶セルから成る第２の順
位処理回路４５に入力される。この第２の順位処理回路
４５においては順位M／２番目の記憶セルが選択され、
結果として同一距離におけるM個の方位方向のウィンド
ウ内のメジアンが出力される。一方、レンジクロックは
第２の分周器４８に入力されて１／Mレンジクロックが
作成される。第２のDフリップフロップ４６は、上記１
／Mレンジクロック毎に第２の順位処理回路４５の出力
を記憶するため、その出力は、同一の距離エリアにおけ
るMスイープ毎のメジアン値を示しており、これは第２
のメモリ４７に格納される。斯くして、第２のメモリ４
７には、最終的な距離及び方位方向の単位エリア毎のビ
デオ信号のメジアンが格納されることになる。これは、
Nレンジ×Mスイープのクラッタマップに相当する。本実
施の形態においては、２組の順位処理回路４１，４５を
用いてクラッタマップを作成し、このマップに、時刻や
季節と共に変動する気象環境や海面の状態によるクラッ
タの変動を記憶できるだけでなく、この順位処理回路４
１，４５は実施の形態１と同様に、データ入力継続中に
順位処理できるデータ個数を即座に増減変更できるた
め、目標検出する際、クラッタに基づく誤目標を高精度
に防止できる。尚、図においては、距離方向、方位方向
とも同一のレンジクロック動作するように構成している
ため、距離の単位Nがスイープの単位Mよりも大きいか等
しければ、Nクロック内に方位方向のエリアのメジアン
が得られ、H／Wだけでクラッタマップを作成する回路を
構成することができる。

【００３１】実施の形態６．本実施の形態６は、図８に
示す。本実施の形態においては、上述した順位処理回路
Aの用途として、この順位処理回路Aを備えたOS-CFAR回
路Bを２系統設け、２次元データ配列に対してX、Y各々
の方向のOS-CFARを実施し、その結果の論理積を求める
ことにより、２次元OS-CFAR回路を構成するものであ
る。このような回路は、例えばレーダにおける２次元ビ
デオ画像から目標を抽出するような処理や、ドップラレ
ーダにおける周波数方向、距離方向の２次元データから
目標を検出する処理や、その他一般的な画像データから
孤立点や輝度の極大点を検出する処理などに適用すると
効果的である。本実施の形態６においては、実施の形態
２のOS-CFAR回路BをX、Y方向の２系統設けたものである
ため、相当部分については同一の番号、記号を付してそ
の説明を省略する。図において、５１は２次元データ配
列を格納しているメモリで、このメモリ５１は上述した
X、Y方向の２系統の順位処理回路Aに順次データを出力
するものである。５２はX方向にOS-CFAR処理された結果
得られる目標検出情報を格納するためのメモリである。
５３はY方向にOS-CFAR処理された結果得られる目標検出
情報を格納するためのメモリである。５４はX、Y各方向
のOS-CFAR処理結果の論理積を求めるためのAND回路、５
５はその結果得られる２次元OS-CFAR処理の結果を格納
するためのメモリである。

【００３２】次に動作について説明する。２次元データ
配列を格納するメモリ５１から、先ず、X方向に順次デ
ータを読み出し、OS-CFAR回路Bに入力する。この結果は
メモリ５２に格納されるが、これはX方向のみのOS-CFAR
結果であるため、X方向に孤立していてもY方向に連続し
ているものは検出されてしまう。同様に、メモリ５１か
らY方向に順次読み出されて他の１系統のOS-CFAR回路B
で処理された結果はメモリ５３に格納されるが、これは
Y方向のみのOS-CFAR結果であるため、Y方向に孤立して
いてもX方向に連続するものは検出されてしまう。従っ
て、X、Y各々の方向でCFAR処理された結果をAND回路５
４において論理積を求めることにより、X方向にもY方向
にも孤立した点、或いは、ある程度広がりがあっても、
その中心位置のみで目標検出されるような２次元CFAR処
理の結果が得られる。この結果はメモリ５５に格納され
る。本実施の形態においては、OS-CFAR回路Bを２系統用
いて２次元データ配列のX方向、Y方向に目標検出判定を
行い、その論理積を求めるようにしたため、２次元デー
タ配列から孤立点や極大点などの目標を検出できるだけ
でなく、実施の形態１と同様に、順位処理回路Aのカウ
ンタを制御することにより同時に処理できるデータ個数
を増減できるため、目標検出精度を必要に応じて即座に
高めることができる。

【００３３】

【発明の効果】以上説明したように、請求項１に記載の
発明に係わる順位処理回路によれば、入力データの順位
付け処理を実行し得る記憶セルの個数をデータ入力継続
中に即座に増減変更できるため、この順位処理回路を各
種用途に用いた場合、データの処理精度を必要に応じて
即座に向上させることができる。

【００３４】又、請求項２に記載の発明に係わるOS-CFA
R回路によれば、請求項１に記載の順位処理回路を用い
ているため、被検定データの個数をデータ入力継続中に
増減変更できるため、各種クラッタ環境下にあっても目
標検出を高精度に且つ即座に行うことができる。

【００３５】又、請求項３に記載の発明に係わるOS-CFA
R回路によれば、請求項２に記載のOS-CFAR回路に更に制
御手段を設けて、目標検出の微調整を可能としたため、
目標検出を更に高精度に且つ即座に行うことができる。

【００３６】又、請求項４に記載の発明に係わるIAGC回
路によれば、請求項１に記載の順位処理回路を利得制御
用に用いているため、受信信号の検波波形に基づく利得
制御に比較して経年変化による劣化が生じないだけでな
く、各種環境下にあっても必要に応じて高精度の利得制
御を即座に行うことができる。

【００３７】又、請求項５に記載の発明に係わるクラッ
タマップ回路によれば、クラッタマップの作成に請求項
１に記載の順位処理回路を用いているため、このクラッ
タマップをソフトウェアによって作成する場合に比較し
て高精度に且つ即座に作成することができる。

【００３８】又、請求項６に記載の発明に係わる２次元
OS-CFAR回路によれば、データの２次元的処理に請求項
１に記載の順位処理回路を用いているため、この２次元
処理をソフトウェアによって処理する場合に比較して高
精度に且つ即座に実施できる。

【図面の簡単な説明】

【図１】実施の形態１に係わるブロック構成図であ
る。

【図２】実施の形態１に係わる動作説明図である。

【図３】実施の形態２に係わるブロック構成図であ
る。

【図４】実施の形態３に係わるブロック構成図であ
る。

【図５】実施の形態４に係わるブロック構成図であ
る。

【図６】実施の形態５に係わるブロック構成図であ
る。

【図７】実施の形態５に係わるメモリの記憶内容を概
念的に示す概念図である。

【図８】実施の形態６に係わるブロック構成図であ
る。

【図９】従来技術に係わる順位処理アレイのブロック
構成図である。

【図１０】従来技術に係わるOS-CFARの機能系統図で
ある。

【符号の説明】

２１記憶セル、２２カウンタ、２３セレクタ、２
５乗算器、２７コンパレータ、３１制御手段（制
御回路）、３２中間周波増幅器、４７第２のメモリ
（クラッタマップ作成用メモリ）、Ａ順位処理回路、
B OS-CFAR回路。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01S 7/00 - 7/42 G01S 13/00 - 13/95 G06F 7/24

Claims

(57)【特許請求の範囲】

【請求項１】既に記憶されている旧記憶データと一つ
の新規入力データとを比較してこれらデータの順位付け
及び各記憶セルへの書き込みを一つのクロックに同期し
て処理する順位処理回路であって、上記記憶セルは、同時に順位付け処理される一組のデー
タ個数以上の個数だけ予め並設されて、上記クロックに
同期しつつ一個ずつデータが書き込まれ、上記一組のデータの個数に対応して初期値が設定される
カウンタを上記各記憶セルに設け、上記各カウンタは、各々上記クロックに同期しつつ上記
初期値から一定量減算してその残存値を計数すると共に
その残存値が零となった時に自己の記憶セルの記憶内容
を破棄し、上記カウンタの初期値又は上記減算量を増減制御するこ
とにより、順位付け処理されるべく書き込まれたデータ
を破棄せずに維持する記憶セルの個数をデータの入力継
続中に増減制御し得るようにすることにより、順位付け
処理される一組のデータの個数をデータ入力継続中に増
減変更し得ることを特徴とする順位処理回路。
【請求項２】被検定データを入力して順位付け処理する
順位処理部と、この順位処理部内の所定順位の記憶セル
を選択してその記憶データを出力するセレクタと、予め
設定したCFAR係数とこのセレクタの出力とを乗算してス
レッショルドを出力する乗算器と、被検定データとこの
スレッショルドとの大小とを比較して目標検出を判定す
るコンパレータとを備え、上記順位処理部として上記請
求項１に記載の順位処理回路を用いたことを特徴とする
OS-CFAR回路。
【請求項３】被検定データを入力して順位付け処理す
る順位処理部と、この順位処理部内の所定順位の記憶セ
ルを選択してその記憶データを出力するセレクタと、予
め設定したCFAR係数とこのセレクタの出力とを乗算して
スレッショルドを出力する乗算器と、被検定データとこ
のスレッショルドとの大小とを比較して目標検出を判定
するコンパレータと、上記CFAR係数及び上記選択される
記憶セルの順位を変更制御する制御手段とを備え、上記
順位処理部として上記請求項１に記載の順位処理回路を
用いたことを特徴とするOS-CFAR回路。
【請求項４】レーダ受信データを入力して順位付け処
理する順位処理部と、この順位処理部内の所定順位の記
憶セルを選択してその記憶データを出力するセレクタと
を備え、このセレクタの出力に基づき中間周波増幅器が
利得調整されるIAGC回路であって、上記順位処理部とし
て上記請求項１に記載の順位処理回路を用いたことを特
徴とするIAGC回路。
【請求項５】気象環境、海面状態等によるクラッタの
変動を記憶したクラッタマップ回路であって、レーダの覆域を距離及び方位方向に均等に分割すると共
にこの分割された各エリア内におけるビデオ信号を距離
方向及び方位方向に順位付け処理する順位処理部と、順
位付け処理されたビデオ信号の内、所定順位のビデオ信
号を各エリアを代表するビデオ信号として記憶してクラ
ッタマップを作成するメモリを備え、上記順位処理部と
して請求項１に記載の順位処理回路を用いたことを特徴
とするクラッタマップ回路。
【請求項６】請求項３に記載のOS-CFAR回路を２系統
用いて２次元データ配列の２次元方向に各々目標検出判
定を行い、その論理積を算出することにより、目標検出
を２次元的に判定をすることを特徴とする２次元OS-CFA
R回路。