JP3346343B2 - 多層配線板の製造方法 - Google Patents

多層配線板の製造方法

Info

Publication number
JP3346343B2
JP3346343B2 JP17537399A JP17537399A JP3346343B2 JP 3346343 B2 JP3346343 B2 JP 3346343B2 JP 17537399 A JP17537399 A JP 17537399A JP 17537399 A JP17537399 A JP 17537399A JP 3346343 B2 JP3346343 B2 JP 3346343B2
Authority
JP
Japan
Prior art keywords
insulating layer
plating
resin
conductive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17537399A
Other languages
English (en)
Other versions
JP2001007528A (ja
Inventor
仁則 石堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17537399A priority Critical patent/JP3346343B2/ja
Publication of JP2001007528A publication Critical patent/JP2001007528A/ja
Application granted granted Critical
Publication of JP3346343B2 publication Critical patent/JP3346343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は導電層が絶縁層を挟
んで多層に構成された多層配線板に関し、特に上下層の
導電層が絶縁層に設けられたバイアホールを介して相互
に電気接続される多層配線板の製造方法に関する。
【0002】
【従来の技術】近年の電子機器で用いられる多層配線板
の構成として、ベース基板上に下層の導電層を形成した
後、これを覆うようにビルドアップ絶縁層を形成し、か
つこの絶縁層にバイアホールを形成した上に上層の導電
層を形成し、上下の各導電層を前記バイアホールにより
相互に電気接続する多層配線板が提案されている。この
ようなビルドアップ構成の多層配線板では、上層の導電
層、さらにその上のビルドアップ絶縁層を形成して平坦
化を図るために、バイアホールのトップ面を平坦化する
こと、即ちフィルドビアを形成することが重要な要素の
一つとなっている。すなわち、単純にバイアホールを開
口した後に上層導電層を形成すると、バイアホールの箇
所で上層導電層に凹みが生じてしまう。また、この凹み
により、バイアホールの直上にバイアホールを積み重ね
る構造、いわゆる、スタックドビア配置による上下層間
での接続構造を実現することも困難になる。この要求を
満たすために、従来の製造方法では、フォトリソグラフ
ィ技術やレーザー穴あけ技術を用いて絶縁層にバイアホ
ールの孔を開口し、次いで絶縁層の表裏を電気的に接続
するために導電性物質でバイアホールを充填してフィル
ドビア構造とする手法が採用されている。例えば、特開
平7ー283539号公報には、導電性物質として銅ペ
ーストでバイアホールを充填する方法が開示されてい
る。
【0003】このような従来のバイアホールを導電性物
質で充填して多層配線板を製造する方法を説明する。図
3は従来の製造方法の一例を工程順に示す断面図であ
る。先ず、図3(a)のように、ベース基板21の表面
に所望のパターンの第1の導体パターン22を形成し、
その上に絶縁層23を積層する。次いで、図3(b)の
ように、フォトリソグラフィ技術またはレーザー加工に
よって前記絶縁層23にバイアホール開口24を形成す
る。次いで、図3(c)のように、前記バイアホール開
口24内に銅ペースト25を充填する。この銅ペース2
5の充填は、絶縁層23の全面に銅ペーストを塗布し、
その後に余分な銅ペーストを除去してバイアホール開口
24内にのみ残し、しかる上で銅ペーストを焼成して固
化させることによって可能である。これにより、充填さ
れた銅ペースト25からなるバイアホールが形成され
る。次いで、図3(d)のように、絶縁層23の全面に
電気銅めっき又は無電解銅めっき(パネルめっき)を行
って銅めっき膜を形成した後、エッチング法によって銅
めっき膜をパターン形成することで、所望なパターン形
状の第2の導体パターン26を形成する。この第2の導
体パターン26は、バイアホール25によって下層の第
1の導体パターン22に電気接続される。以下、前記工
程を繰り返すことにより、図3(e)のように、第2の
絶縁層27、第2のバイアホール28が形成でき、第3
の導体パターン29が形成される。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の製造方法では、絶縁層23にバイアホール開口24
を形成した後に、当該バイアホール開口24内に銅ペー
スト25を充填してバイアホールをフィルドビアとして
形成しているため、銅ペースト25を充填するために、
銅ペーストの塗布、余分なペーストの除去、固化等の工
程が必要であり、一連の工程が複雑で、製造コストが高
くなるという問題がある。このような従来のバイアホー
ルへの導電性物質の充填工程を改善する技術として、例
えば、特開平11−8469号公報では、選択的な電解
法により開口部穴径60μm、深さ60μmのブライン
ドビアホールを平坦にめっきすることが可能な技術が開
示されている。しかし、この手法では、開口部内に導電
物質を埋め込むために3時間以上のめっき時間が必要で
あり、歩留りが悪いという問題がある。
【0005】本発明の目的は、多層配線板の製造方法に
おいて、特にビルドアップ絶縁層に設けられるバイアホ
ールをフィルドビアとして形成することを容易にした製
造方法を提供するものである。
【0006】
【課題を解決するための手段】本発明の多層配線板の製
造方法は、ベース基板の表面に第1の導体パターンを形
成する工程と、粗化剤に分解もしくは溶解する成分をフ
ィラーの一つとして含有した硬化性樹脂に金属箔を貼り
合わせた樹脂付き金属箔を前記硬化性樹脂側において前
記ベース基板に接着する工程と、前記金属箔を全面エッ
チングし、残された前記硬化性樹脂を前記第1の導体パ
ターンを覆う絶縁層として形成する工程と、前記絶縁層
に形成するバイアホールに該当する部分の前記絶縁層の
表面が選択的に露呈されるように前記絶縁層の表面にレ
ジストパターンを形成する工程と、前記絶縁層の露呈さ
れた領域を粗化処理する工程と、前記レジストパターン
を剥離し、前記絶縁層の表面に対して導電膜のめっき処
理を行う工程と、前記絶縁層の表面に形成された導電め
っき膜を所望のパターンに形成して第2の導体パターン
を形成する工程を含み、前記粗化処理は、前記硬化性樹
脂に対して有機溶剤とアルカリによる処理での樹脂の膨
潤処理工程と、酸化剤処理による樹脂の粗化工程と、酸
洗浄による酸化剤の中和工程とを含み、前記粗化処理に
より前記硬化性樹脂に含有される前記フィラーを表面側
から裏面側に向かって順序的に分解・溶融して前記硬化
樹脂内に連鎖的な空孔を形成し、前記空孔によって残留
樹脂が網状に残された多孔質構造を形成し、前記めっき
処理工程において前記絶縁層の粗化処理された多孔質構
造の領域に前記絶縁膜層の厚さ方向にわたって導電めっ
き膜を形成することを特徴とする。
【0007】ここで、本発明においては、次の形態とし
て構成することが好ましい。すなわち、前記樹脂付き金
属箔は、表面が粗化された銅箔の表面に前記硬化性樹脂
が貼り合わせられていること。また、前記導電膜のめっ
き処理においては、例えば、無電解めっきと電解めっき
を組み合わせためっき処理であること、あるいは、電解
めっきと逆電解めっきを交互に繰り返すパルスめっき処
理であることが好ましい。
【0008】本発明では、絶縁層においてバイアホール
の形成される部分の絶縁層を化学的に粗化し、更に絶縁
層に含まれるフィラー成分を粗化処理において溶解して
網状で多孔質な絶縁層の構造を得ているため、この粗化
処理された領域の絶縁層の内部へのめっき液の浸透性を
容易にし、絶縁層の表裏を電気的に接続するフィルドビ
アとしての導電めっき膜の形成が可能となる。また、導
電めっきに際しては、網状に残留した樹脂から成る多孔
質の絶縁層に対してめっきを行うため、少ないめっき厚
さでその絶縁層の表面に露出したフィラーの空孔を塞ぐ
事ができ、めっき時間が短くできる。さらに、網状に残
った絶縁層にめっきした導電めっきはフィラーの空孔を
塞いだ後に更に重ねて銅めっき層を形成するため、バイ
アホール部分に凹みを生じさせることがない。これによ
り、ビルドアップ絶縁層に設けられるバイアホールをフ
ィルドビアとして形成することが容易となる。なお、多
孔質のシートに対して選択的に導電パターンを形成して
所要の導電パターンを得る技術として、特開平7−20
7450号公報、特開平10−321989号公報等に
記載の技術があるが、これらの公知技術は全面が多孔質
として形成されているシートに対する技術であるため、
本発明のように上下の導電パターンを絶縁する絶縁層に
適用する場合には、シートの多孔質によってその絶縁性
が得られないことがあり、前記公知技術をそのまま本発
明に適用することは困難である。
【0009】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1及び図2は本発明の製造方法を
工程順に示す断面図であり、この実施形態では、ビルド
アップ多層プリント配線板として製造する例を示してい
る。先ず、図1(a)のように、絶縁材で構成されるベ
ース基板1の表面に、所要の第1の導体パターン2を形
成する。この第1の導体パターン2の製造方法は特に、
限定されるものではなく、従来から一般的に行われてい
るように、ベース基板1の全面に金属膜等の導電膜を形
成し、この導電膜をフォトレジスト等を利用したフォト
リソグラフィ技術により選択エッチングしてパターン形
成する方法が採用できる。そして、前記ベース基板1上
に、銅箔4の片面に樹脂層5が接着されている樹脂付き
銅箔を、その樹脂層5を前記ベース基板1側に向けて積
層プレスまたはロール方式によって接着し、前記第1の
導体パターン2を被覆する絶縁層2を形成する。前記樹
脂付き銅箔3の前記樹脂層5としては、硬化性樹脂に、
過マンガン酸カリウムなどの粗化剤に溶解もしくは分解
する物質をフィラー成分の一つとして含有させており、
前記樹脂層5に銅箔4を張り合わせた後に予備乾燥した
ものを用いている。
【0010】前記樹脂層5の硬化性樹脂の組成物として
は、例えば、エポキシ樹脂とエポキシ樹脂硬化剤に、粗
化剤により分解もしくは溶解するフィラーを含有し、そ
のエポキシ樹脂成分100重量部中に、エポキシ当量が
400以上のビスフェノールA型エポキシ樹脂を30〜
90重量部含有する硬化性樹脂組成物が用いられる。ま
た、前記粗化剤により分解あるいは溶解するフィラー
は、粒径が3〜10μmの酸化マグネシウム、炭酸カル
シウム、水酸化カルシウムなどを、前記エポキシ樹脂1
00重量部に対して50〜80重量部の割合で含有させ
た硬化性樹脂組成物が用いられる。
【0011】次に、図1(b)のように、前記樹脂付き
銅箔3の表面に露呈されている銅箔4を全面エッチング
し、樹脂層5を露出させる。なお、この樹脂層5は前記
第1の導体パターン2の絶縁層として機能するので、以
降は絶縁層5と称する。次いで、図1(c)のように、
前記絶縁層5の表面上にレジストを塗布し、かつ選択的
にパターン形成して、後に前記絶縁層2に前記第1の導
体パターン4に達するバイアホールを形成する箇所を開
窓6aしたレジストパターン6を形成する。しかる上
で、図1(d)のように、前記レジストパターン6の開
窓6aに露呈されている絶縁層5に対し、ジメチルホル
ムアミド(DMF)等の有機溶剤と、水酸化ナトリウ
ム、水酸化カリウム等のアルカリによる処理で絶縁層2
を構成する硬化性樹脂の膨潤を行い、次に、過マンガン
酸カリウムによる酸化剤処理で硬化性樹脂の粗化を行
う。この過マンガン酸カリウムなどの酸化剤の粗化処理
により、前記硬化性樹脂中のフィラーが分解・溶解し、
更に、そのフィラーが除去された穴に粗化剤が侵入する
事でその下の硬化性樹脂を粗化し、更にその下のフィラ
ーが露出し、そのフィラーが更に分解・溶解する処理が
繰り返される。こうして、前記レジストパターン6の開
窓された箇所6aにおいて、絶縁層5の表面に露出した
フィラーの部分が除去され、その空孔の下に露出するフ
ィラーが除去されたフィラー部の空孔を結び絶縁層5の
下面まで、すなわち前記第1の導体パターン2にまで達
する孔が形成されて、硬化性樹脂の残留樹脂の網が残っ
た網状で多孔質領域7が形成される。さらに、酸洗浄に
より残留酸化剤の中和を行う。
【0012】次に、図2(a)のように、前記レジスト
パターン6を剥離する。次いで、図2(b)のように、
硫酸銅溶液による電気銅めっきにより、前記絶縁層5の
全面に厚さ15μmのパターンの銅めっき膜8を形成す
る。めっき条件としては、無電解銅めっきにて厚さ2μ
mの導電性被膜を形成した後、全体を電気銅めっき浴
(硫酸銅:85g/l、硫酸:190g/l、塩素イオ
ン:50mg/l)に浸漬し、電流密度2.5A/dm
2で約25分の電解めっきを行ない、前記導電性被膜の
表面上に13μmの銅膜を形成し、前記銅めっき膜8を
形成する。前記銅めっき膜8を形成することにより、前
記多孔質領域7の内部には祖化されずに残った絶縁材料
を核としてめっき銅が成長され、銅めっき膜8が絶縁層
5の全厚さ領域にわたって成長されることで、前記絶縁
層5の多孔質領域7において前記絶縁層5の表裏間が電
気的に導通するバイアホール9が形成されることにな
る。また、前記銅めっき膜8の形成に際しては、前記多
孔質領域7の表面では成長した銅めっき膜で塞がれ、更
にその表面に平坦な銅めっきの膜が重ねて形成されるた
め、その多孔質領域7の表面の銅めっき膜は他の領域の
絶縁層5上の表面の銅めっき膜8と一体化されることに
なる。
【0013】しかる後、図2(c)のように、前記絶縁
層5の全面に形成した銅めっき膜8上に図示しないエッ
チングレジストを印刷し、このエッチングレジストを利
用して前記銅めっき膜8を選択エッチングする事により
所望の第2の導体パターン10が形成される。この第2
の導体パターン10は、前記バイアホール9によって下
層の第1の導体パターン2と電気的に接続されることは
言うまでもない。さらに、前記図1(a)から図2
(c)までの工程を繰り返し行うことで、図2(d)の
ように、前記第2の導体パターン10上に、さらに第2
の絶縁層11と第2のバイアホール12を形成し、その
上の第3の導体パターン13との電気接続が可能な、3
層以上に多層化したビルドアップ多層配線板を形成する
ことが可能となる。
【0014】このように、絶縁層5においてバイアホー
ルの形成される部分の絶縁層を化学的に粗化し、更に絶
縁層5としての樹脂に含まれるフィラー成分を同粗化工
程中の酸洗浄によって溶解することで、網状で多孔質な
領域7を得ているため、この多孔質領域7の内部へのめ
っき液の浸透性を容易にし、絶縁層5の表裏を電気的に
接続する銅めっき膜、すなわちバイアホール9の形成が
可能となる。また、銅めっきに際しては、網状に残留し
た樹脂から成る多孔質領域7に対してめっきを行うた
め、少ないめっき厚さでその絶縁層の表面に露出したフ
ィラーの空孔を塞ぐ事ができ、めっき時間が短くでき
る。さらに、網状に残った多孔質領域7にめっきした銅
めっきはフィラーの空孔を塞いだ後に更に重ねて銅めっ
き層を形成するため、バイアホール9の表面に凹みを生
じさせることがない。一方、絶縁層5と銅めっき膜8と
の密着性に関しては、樹脂付き銅箔を使用したことで、
銅箔4の粗化面と同じプロファイルを持つ絶縁層5によ
って優れた特性がもたらされる。
【0015】前記実施形態では、多孔質領域7の内部お
よび絶縁層5の表層に銅めっきを施すために通常の電気
銅めっきを用いる方法を示したが、電解波形に逆電解を
含ませるパルスめっきを適用することも可能である。こ
のパルスめっき法での電解条件は以下の通りである。す
なわち、浴組成は前記実施形態と同じ(硫酸銅:85g
/l、硫酸:190g/l、塩素イオン:50mg/
l)である。また、電流密度は2.5A/dm2 、電流
密度比率は、電解:逆電解=1:3である。そして、最
初に、パルス時間、電解:逆電解=10秒:5秒で20
分行い、次に、パルス時間、電解:逆電解=10秒:
0.5秒で30分行う。
【0016】最初のパルスめっきにより、めっきを析出
した部分の近くのめっき液の銅イオンの密度が薄くなる
のを、電解を逆転する事により、めっき銅を溶解させ、
溶液中の銅イオン濃度を均一に維持する。そのため、め
っき液の攪拌や電流密度を下げずに、多孔質の孔内に均
一なめっき成膜ができる。また、次のめっきにより、絶
縁層の表面のフィラーの空孔の開口が銅めっきで塞が
れ、更にその上に銅めっき層が形成される。
【0017】このように、パルスめっきを用いること
で、めっき液の循環がほとんどなく、金属イオン濃度お
よび電流分布が非常に不均一な多孔質領域7の内部にお
いても均一電着性を高めることができ、絶縁層5の表裏
においては、より高い電気的接続信頼性を得ることがで
きるという効果がもたらされる。
【0018】
【発明の効果】以上説明したように本発明は、第1の導
体パターンを有するベース基板上に粗化剤に分解もしく
は溶解する成分をフィラーの一つとして含有した硬化性
樹脂からなる絶縁層を形成し、その上で絶縁層に形成す
るバイアホールに該当する部分に対して選択的に粗化処
理を行うことにより、絶縁層に含まれるフィラー成分を
粗化処理において溶解して網状で多孔質な絶縁層の構造
を得ており、さらに、絶縁層に対してめっき処理を行う
ことにより、粗化処理された領域の絶縁層の内部へのめ
っき液の浸透性を容易にし、絶縁層の表裏を電気的に接
続するフィルドビアとしての導電めっき膜の形成が可能
となる。これにより、導電めっきに際しては、網状に残
留した樹脂から成る多孔質の絶縁層に対してめっきを行
うため、少ないめっき厚さでその絶縁層の表面に露出し
たフィラーの空孔を塞ぐ事ができ、めっき時間が短くで
きる。また、網状に残った絶縁層にめっきした導電めっ
きはフィラーの空孔を塞いだ後に更に重ねて銅めっき層
を形成するため、バイアホール部分に凹みを生じさせる
ことがない。これにより、本発明の製造方法では、ビル
ドアップ絶縁層に設けられるバイアホールをフィルドビ
アとして形成することが容易となり、低コストで、しか
もスタックドビア配置の多層配線基板の製造が実現でき
る。
【図面の簡単な説明】
【図1】本発明の製造方法の実施形態を工程順に示す断
面図のその1である。
【図2】本発明の製造方法の実施形態を工程順に示す断
面図のその2である。
【図3】従来の製造方法を工程順に示す断面図である。
【符号の説明】
1 ベース基板 2 第1の導体パターン 3 樹脂付き銅箔 4 銅箔 5 樹脂層(絶縁層) 6 レジストパターン 7 多孔質領域 8 銅めっき膜 9 バイアホール 10 第2の導体パターン 11 第2の絶縁層 12 第2のバイアホール 13 第3の導体パターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/46 H05K 3/38

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 ベース基板の表面に第1の導体パターン
    を形成する工程と、粗化剤に分解もしくは溶解する成分
    をフィラーの一つとして含有した硬化性樹脂に金属箔を
    貼り合わせた樹脂付き金属箔を前記硬化性樹脂側におい
    て前記ベース基板に接着する工程と、前記金属箔を全面
    エッチングし、残された前記硬化性樹脂を前記第1の導
    体パターンを覆う絶縁層として形成する工程と、前記絶
    縁層に形成するバイアホールに該当する部分の前記絶縁
    層の表面が選択的に露呈されるように前記絶縁層の表面
    にレジストパターンを形成する工程と、前記絶縁層の露
    呈された領域を粗化処理する工程と、前記レジストパタ
    ーンを剥離し、前記絶縁層の表面に対して導電膜のめっ
    き処理を行う工程と、前記絶縁層の表面に形成された導
    電めっき膜を所望のパターンに形成して第2の導体パタ
    ーンを形成する工程を含み、前記粗化処理は、前記硬化
    性樹脂に対して有機溶剤とアルカリによる処理での樹脂
    の膨潤処理工程と、酸化剤処理による樹脂の粗化工程
    と、酸洗浄による酸化剤の中和工程とを含み、前記粗化
    処理により前記硬化性樹脂に含有される前記フィラーを
    表面側から裏面側に向かって順序的に分解・溶融して前
    記硬化樹脂内に連鎖的な空孔を形成し、前記空孔によっ
    て残留樹脂が網状に残された多孔質構造を形成し、前記
    めっき処理工程において、前記絶縁層の粗化処理により
    多孔質構造とされた領域に前記絶縁層の厚さ方向にわた
    って導電めっき膜を形成することを特徴とする多層配線
    板の製造方法。
  2. 【請求項2】 前記樹脂付き金属箔は、表面が粗化され
    た銅箔の表面に前記硬化性樹脂が貼り合わせられている
    ことを特徴とする請求項1に記載の多層配線板の製造方
    法。
  3. 【請求項3】 前記導電膜のめっき処理は、無電解めっ
    きと電解めっきを組み合わせためっき処理であることを
    特徴とする請求項1または2に記載の多層配線板の製造
    方法。
  4. 【請求項4】 前記導電膜のめっき処理は、電解めっき
    と逆電解めっきを交互に繰り返すパルスめっき処理であ
    ることを特徴とする請求項1または2に記載の多層配線
    板の製造方法。
JP17537399A 1999-06-22 1999-06-22 多層配線板の製造方法 Expired - Fee Related JP3346343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17537399A JP3346343B2 (ja) 1999-06-22 1999-06-22 多層配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17537399A JP3346343B2 (ja) 1999-06-22 1999-06-22 多層配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2001007528A JP2001007528A (ja) 2001-01-12
JP3346343B2 true JP3346343B2 (ja) 2002-11-18

Family

ID=15994976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17537399A Expired - Fee Related JP3346343B2 (ja) 1999-06-22 1999-06-22 多層配線板の製造方法

Country Status (1)

Country Link
JP (1) JP3346343B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027818A (ja) * 2008-07-18 2010-02-04 Semiconductor Energy Lab Co Ltd 配線基板及びその作製方法、並びに、半導体装置及びその作製方法
CN113795092B (zh) * 2021-08-05 2023-05-16 盐城维信电子有限公司 一种多层线路板的制备方法

Also Published As

Publication number Publication date
JP2001007528A (ja) 2001-01-12

Similar Documents

Publication Publication Date Title
US7681310B2 (en) Method for fabricating double-sided wiring board
US5246817A (en) Method for manufacture of multilayer circuit board
JP3807312B2 (ja) プリント基板とその製造方法
JP4187352B2 (ja) ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP2002252446A (ja) フレキシブル配線基板の製造方法
JP5216079B2 (ja) 多層プリント配線板の製造方法
TWI487451B (zh) Manufacturing method of multilayer printed wiring board
JP3346343B2 (ja) 多層配線板の製造方法
JP2004265967A (ja) 多層プリント配線板及びその製造方法並びに半導体装置
JP4005211B2 (ja) 両面基板の充填スルーホールの形成方法
JP3942535B2 (ja) 多層配線基板の製造方法
JP2001094252A (ja) 多層プリント配線板の製造方法
JP4153328B2 (ja) 多層プリント配線板の製造方法
JP3528924B2 (ja) プリント配線板及びその製造方法
JP2006339483A (ja) 配線基板の製造方法及び配線基板
JP6598694B2 (ja) 厚銅回路基板およびその製造方法
JP2000091742A (ja) プリント配線板の製造方法
JPH10173337A (ja) プリント基板の製造方法
JPH0964538A (ja) プリント配線板の製造方法
JPH08148810A (ja) プリント配線板の製造法
JP2005251894A (ja) プリント配線板の製造方法
JP2018107172A (ja) 内層配線基板の製造方法、内層配線基板および半導体パッケージ基板
JP4042878B2 (ja) プリント配線板およびその製造方法
JPH0136997B2 (ja)
JP2003338684A (ja) プリント基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees