JP3344564B2 - 双方向シリアルバスリピータ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シリアルバスの信
号を中継し、双方向に信号を送信する双方向シリアルバ
スリピータ、特に、パーソナルコンピュータの入出力イ
ンターフェース等に好適な双方向シリアルバスリピータ
に関するものである。

【０００２】

【従来の技術】従来、パーソナルコンピュータの入出力
インターフェース等においては、ＵＳＢ（ユニバーサル
・シリアル・バス）のような安価なシリアルバスが用い
られ、このシリアルバスを用いて信号を送信する場合、
信号をバッファリングして送信することが行われてい
る。

【０００３】

【発明が解決しようとする課題】ＵＳＢのようなシリア
ルバスを用いて信号を伝送する場合、ケーブル遅延等に
よってケーブルの長さが制限されてしまい、単純な延長
ケーブルといったものでケーブルを繋ぎ合わせると信号
の波形が劣化するという問題があった。また、シリアル
バスの信号の双方向の方向制御を行うには、シーケンサ
ー等の複雑な回路を必要とする。

【０００４】これに関連して、例えば、特開昭６２−２
９３５９２号公報にメモリバスのアクセスに関する技術
が開示されている。しかしながら、同公報に記載された
ものは、メモリ対メモリのデータの制御を行い、メモリ
からデータを読み出す際にアドレス信号の変化によりデ
ータの読み出しのタイミングを制御するもので、双方向
のデータの送信を行うものではなかった。

【０００５】本発明は、上記従来の問題点に鑑みなされ
たもので、簡単な構成で、シリアルバスの両側の機器か
ら送信された信号の中継を行い、シリアルバスの双方向
に信号を送信することが可能な双方向シリアルバスリピ
ータを提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明の双方向シリアル
バスリピータは、上記目的を達成するため、シリアルバ
スの一方の入力側の機器Ａから送られた信号を受信する
第１の入力バッファと、前記シリアルバスの他方の入力
側の機器Ｂから送られた信号を受信する第２の入力バッ
ファと、前記第１の入力バッファに入力された信号の変
化を検出する第１の検出手段と、前記第２の入力バッフ
ァに入力された信号の変化を検出する第２の検出手段
と、前記シリアルバスの両側の機器への電圧信号を生成
する電圧信号生成手段と、前記第１の検出手段の検出信
号に基づいて前記電圧信号生成手段からの前記機器Ｂへ
の電圧信号の出力動作を制御する第１の出力トライステ
ートバッファと、前記第２の検出手段の検出信号に基づ
いて前記電圧信号生成手段からの前記機器Ａへの電圧信
号の出力動作を制御する第２の出力トライステートバッ
ファとを含み、前記第１の検出手段により前記第１の入
力バッファへの信号の変化が検出された時には、その信
号変化検出信号に基づいて前記第２の検出手段の信号変
化検出動作を所定時間マスクすると共に、前記第１の出
力トライステートバッファの制御により前記電圧信号生
成手段の電圧信号を前記機器Ｂ側に送信し、前記第２の
検出手段により前記第２の入力バッファへの信号の変化
が検出された時には、その信号変化検出信号に基づいて
前記第１の検出手段の信号変化検出動作を所定時間マス
クすると共に、前記第２の出力トライステートバッファ
の制御により前記電圧信号生成手段の電圧信号を前記機
器Ａ側に送信することを特徴としている。

【０００７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明による
双方向シリアルバスリピータの一実施形態の構成を示す
ブロック図である。図１において、まず、１は機器Ａか
ら送られたシリアルバス１０上の信号を受け取る入力バ
ッファ、２は機器Ｂから送られたシリアルバス１０上の
信号を受け取る入力バッファである。機器Ａは、例えば
パーソナルコンピュータ、機器Ｂは、例えばキーボード
やマウス等の入力機器とし、機器ＡとＢ間に双方向シリ
アルバスリピータを配置している。また、３、４はエッ
ジ検出回路、７、８は出力トライステートバッファ、９
は出力電圧回路である。

【０００８】エッジ検出回路３は入力バッファ１に入力
された信号の変化（信号の立ち上がりエッジ、立ち下が
りエッジ）を検出する回路、エッジ検出回路４は入力バ
ッファ２に入力された信号の変化（立ち上がりエッジ、
立ち下がりエッジ）を検出する回路である。エッジ検出
回路３には信号変化を検出する動作をマスクするための
マスク端子５が設けられ、この端子５に他方側のエッジ
検出回路４からマスク信号が入力されると、シリアルバ
ス１０上のデータの１ビットタイム以内の時間信号変化
を検出する動作がマスクされる。

【０００９】エッジ検出回路４にも同様にマスク端子６
が設けられ、この端子６に他方側のエッジ検出回路３か
らマスク信号が入力されると、バス１０上のデータの１
ビットタイム以内の時間信号変化の検出動作がマスクさ
れる。出力トライステートバッファ７はエッジ検出回路
４の出力信号により制御され、エッジ検出回路４の出力
に応じて所定の電圧を出力する出力電圧回路９の電圧を
機器Ａ側に出力する回路である。また、出力トライステ
ートバッファ８はエッジ検出回路３の出力信号により制
御され、エッジ検出回路３の出力に応じて出力電圧回路
９の電圧を機器Ｂ側に出力する回路である。

【００１０】ここで、ＵＳＢ等のようなシリアルバスを
用いる場合、信号が何も転送されていない状態のアイド
ルレベルの電圧と、信号を転送する場合のバッファ（機
器Ａ、Ｂ内のバッファ）によって出力されるドライブレ
ベルの電圧との２つの状態遷移により信号の転送を行
う。また、アイドルレベルの状態では、バス１０に繋っ
ている機器Ａ、Ｂ内の出力バッファはいずれもフロート
していて、バスに接続された機器Ａ、Ｂ内部でプルアッ
プまたはプルダウンすることによってその電圧値が決定
される。

【００１１】図２は図１の実施形態の各部の信号波形を
示すタイムチャートである。以下、図１、図２を参照し
ながら本実施形態の具体的な動作について説明する。ま
ず、図２の時刻Ｔ０では、シリアルバス１０上に信号は
転送されていないため、出力トライステートバッファ
７、８の出力はハイインピーダンスとなっていて、シリ
アルバス１０上の電圧はアイドルレベルである。この状
態から、時刻Ｔ１において図２（ａ）に示すように一方
の機器Ａから入力バッファ１に信号が入力されると、ア
イドルレベルからドライブレベルへの信号変化がエッジ
検出回路３で検出される。

【００１２】エッジ検出回路３は信号変化を検出する
と、図２（ｂ）に示すように時刻Ｔ２でドライブレベル
の信号を出力トライステートバッファ８に供給すると同
時に、図２（ｃ）に示すように他方側のエッジ検出回路
４のマスク端子６に所定時間間隔のマスク信号を供給す
る。エッジ検出回路４はこのマスク信号により一定時間
アサートされる。また、このエッジ検出回路３の出力に
より出力トライステートバッファ８がドライブされるた
め、図２（ｆ）に示すように出力電圧回路９の電圧が出
力トライステートバッファ８を通して他方側の機器Ｂへ
出力され、時刻Ｔ３で機器Ｂの電圧はドライブレベルと
なる。この時、機器Ｂに出力された信号が入力バッファ
２を通してエッジ検出回路４に入力されるが、エッジ検
出回路４はエッジ検出回路３の信号によりアサートされ
ているため、図２（ｆ）の信号の時刻Ｔ３における信号
変化に対しエッジ検出回路４は反応せず、出力トライス
テートバッファ７はドライブされない。

【００１３】次いで、図２（ａ）に示すように時刻Ｔ４
で機器Ａからの信号がドライブレベルからアイドルレベ
ルに変化すると、同様にエッジ検出回路３により信号変
化が検出される。この時、エッジ検出回路３の出力は図
２（ｂ）に示すように時刻Ｔ５でアイドルレベルとな
り、出力トライステートバッファ８に供給されると同時
に図２（ｃ）に示すように他方側のエッジ検出回路４の
マスク端子６にマスク信号を供給してエッジ検出回路４
をアサートする。この場合、エッジ検出回路３で検出さ
れた信号変化はドライブレベルからアイドルレベルへの
信号変化であるため、出力トライステートバッファ８は
トライステート状態となり、図２（ｆ）に示すように機
器Ｂへの信号は時刻Ｔ６でアイドルレベルとなる。この
ようにして機器Ａから送られた信号の中継を行い、機器
Ａから送られた信号は機器Ｂに送られる。

【００１４】また、この時、出力トライステートバッフ
ァ８から機器Ｂへの信号が入力バッファ２を介してエッ
ジ検出回路４に入力されるが、エッジ検出回路４はアサ
ートされているため、図２（ｆ）の信号の時刻Ｔ６にお
ける信号変化に反応せず、出力トライステートバッファ
７はドライブされない。ここで、エッジ検出回路３から
他方のエッジ検出回路４のマスク端子６に供給されるア
サート信号は図２（ｃ）に示すようにバス１０上のシリ
アル信号の１ビットタイム以内にネゲートされるように
なっていて、その後、エッジ検出回路４は機器Ｂからの
信号変化を検出することが可能である。即ち、１ビット
タイム以内には信号は変化することがないため、１ビッ
トタイム以内にマスクを解除すれば、反対方向からの信
号の変化を検出し損うことはない。

【００１５】一方、図２（ｆ）に示すように反対方向の
機器Ｂから入力バッファ２に信号が送られると、時刻Ｔ
７のアイドルレベルからドライブレベルへの信号変化が
エッジ検出回路４で検出され、エッジ検出回路４から図
２（ｄ）に示すように時刻Ｔ８でドライブレベルの信号
が出力トライステートバッファ７に供給される。同時
に、エッジ検出回路４から他方側のエッジ検出回路３の
マスク端子５に図２（ｅ）に示すように所定時間間隔の
マスク信号が供給され、エッジ検出回路３は一定時間ア
サートされる。このエッジ検出回路４からの信号により
出力トライステートバッファ７がドライブされ、図２
（ａ）に示すように時刻Ｔ９で機器Ａへの電圧がドライ
ブレベルとなり、出力電圧回路９の電圧が出力トライス
テートバッファ７を通して他方側の機器Ａに送られる。

【００１６】この時、機器Ａへの信号が入力バッファ１
を介してエッジ検出回路３に入力されるが、エッジ検出
回路３はアサートされているため、図２（ａ）の信号の
時刻Ｔ９における信号変化がエッジ検出回路３で検出さ
れることはなく、出力トライステートバッファ８はドラ
イブされることはない。

【００１７】次いで、時刻Ｔ１０で機器Ｂからの信号が
アイドルレベルになると、この信号変化がエッジ検出回
路４で検出され、図２（ｄ）に示すようにエッジ検出回
路４の出力は時刻Ｔ１１でアイドルレベルとなり、出力
トライステートバッファ７はトライステート状態とな
る。同時に、図２（ｅ）に示すようにエッジ検出回路４
から他方側のエッジ検出回路３のマスク端子５にマスク
信号が供給され、エッジ検出回路３は一定時間アサート
される。出力トライステートバッファ７がトライステー
ト状態になると、図２（ａ）に示すように時刻Ｔ１２で
機器Ａの電圧はアイドルレベルとなる。このようにして
機器Ｂからの信号を中継し、機器Ｂからの信号は機器Ａ
に送られる。

【００１８】また、機器Ａからの信号が入力バッファ１
を介してエッジ検出回路３に入力されるが、エッジ検出
回路３はアサートされているため、エッジ検出回路３は
図２（ａ）の時刻Ｔ１２における信号変化に反応せず、
出力トライステートバッファ８はドライブされない。な
お、エッジ検出回路３のマスク端子５のマスク信号は図
２（ｅ）に示すように１ビットタイム以内にネゲートさ
れる。これは、図２（ｃ）の他方側のエッジ検出回路４
の場合と同様である。

【００１９】

【発明の効果】以上説明したように本発明によれば、シ
ーケンサー等の複雑な回路を必要とすることなく、簡単
な回路構成で、シリアルバスの両側の機器から送られた
信号を中継することができる。また、シリアルバスの両
側の機器から送られた信号を中継しているので、ケーブ
ルの延長を行っても、送信された信号の波形の劣化を防
止することができる。更に、シリアルバスの外部に出力
する信号を内部で作成しているので、任意に信号レベル
を変えられると共に、ハイインピーダンスにすることに
よりプルアップ或いはプルダウンの機能を持つ接続相手
の外部機器に対して対応することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態の構成を示すブロック図で
ある。

【図２】図１の実施形態の動作を説明するためのタイム
チャートである。

【符号の説明】

１、２ 入力バッファ ３、４ エッジ検出回路 ５、６ マスク端子 ７、８ 出力トライステートバツファ ９ 出力電圧回路 １０ シリアルバス Ａ、Ｂ 機器

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 シリアルバスの一方の入力側の機器Ａか
   ら送られた信号を受信する第１の入力バッファと、前記
   シリアルバスの他方の入力側の機器Ｂから送られた信号
   を受信する第２の入力バッファと、前記第１の入力バッ
   ファに入力された信号の変化を検出する第１の検出手段
   と、前記第２の入力バッファに入力された信号の変化を
   検出する第２の検出手段と、前記シリアルバスの両側の
   機器への電圧信号を生成する電圧信号生成手段と、前記
   第１の検出手段の検出信号に基づいて前記電圧信号生成
   手段からの前記機器Ｂへの電圧信号の出力動作を制御す
   る第１の出力トライステートバッファと、前記第２の検
   出手段の検出信号に基づいて前記電圧信号生成手段から
   の前記機器Ａへの電圧信号の出力動作を制御する第２の
   出力トライステートバッファとを含み、 前記第１の検出手段により前記第１の入力バッファへの
   信号の変化が検出された時には、その信号変化検出信号
   に基づいて前記第２の検出手段の信号変化検出動作を所
   定時間マスクすると共に、前記第１の出力トライステー
   トバッファの制御により前記電圧信号生成手段の電圧信
   号を前記機器Ｂ側に送信し、前記第２の検出手段により
   前記第２の入力バッファへの信号の変化が検出された時
   には、その信号変化検出信号に基づいて前記第１の検出
   手段の信号変化検出動作を所定時間マスクすると共に、
   前記第２の出力トライステートバッファの制御により前
   記電圧信号生成手段の電圧信号を前記機器Ａ側に送信す
   る ことを特徴とする双方向シリアルバスリピータ。
2. 【請求項２】 前記第１、第２の検出手段は、それぞれ
   反対側の検出手段による信号変化の検出動作を前記シリ
   アルバス上のデータ信号の１ビットタイム以内の時間マ
   スクすることを特徴とする請求項１に記載の双方向シリ
   アルバスリピータ。