JP3332495B2 - 画像処理システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は伝送路を介して互いに通
信可能に接続された複数のサブシステムから構成される
画像処理システムに係り、特に、転送データを極力削減
することによって高速処理を可能とした画像処理システ
ムに関する。

【０００２】

【従来の技術】近年の半導体技術の進歩に伴って、画像
の解像度が向上し、その情報量は益々増大化している。
例えば画素密度16本／mm、256 階調、ＹＭＣＫの４色カ
ラーのＡ４サイズ１枚の情報量は64メがバイトになり、
このデータを転送するに要する時間は転送速度が10メガ
ビット／秒の場合で51秒である。そのため、従来は伝送
路を複数本にし各伝送炉に分散し並列に転送することに
よって転送時間を短縮し、あるいは、画像出力装置の出
力速度を転送速度に合せて遅くしたりせざるを得ず、又
は画像出力装置に大容量の画像データ用ページバッファ
を備えるか、あるいは、階調を一率に低くするなどの対
応が強いられていた。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
ように伝送路を複数本にし、またはページバッファを備
える方法はコストアップを招き、又、出力速度を遅くす
る方法は待ち時間が長くなるという問題があった、ま
た、階調を一律に低くする方法では白黒の文字像域では
問題ないが、写真像域や網点画像域の画像出力について
は画質が著しく低下するという問題を伴うものであっ
た。

【０００４】

【発明の目的】本発明は上記のような従来技術の問題を
解決し、低コストで画像出力速度が速く、且つ写真や網
点画像等の画像出力においても高画質を確保できる画像
処理システムを提供することを目的としている。

【０００５】

【課題を解決するための手段】請求項１記載の発明は、
この問題を解決するために、伝送路を介して相互に通信
可能に接続された画像入力装置及び画像出力装置を備
え、上記画像入力装置に像域分離部を備え、画像読み取
り手段によって読み取られた画像データを像域分離部に
より夫々の像域に分離し、種々の像域に属する画像デー
タの各画素データをそれぞれの像域において階調表現ビ
ット数で表現し、上記表現されたデータを伝送路を介し
て画像出力装置に転送する画像処理システムにおいて、
上記像域分離部は入力された画素信号の信号レベルＤが
所定の値ａ、ｂに対しａ＜Ｄ＜ｂなる関係を満足するか
否かを判断するコンパレータを備え、連続する所定数以
上の画素について上記関係が満足されていれば、上記連
続した範囲を階調像域に属するラインと判断するように
構成した。請求項２記載の発明は、伝送路を介して相互
に通信可能に接続された画像入力装置及び画像出力装置
を備え、上記画像入力装置に像域分離部を備え、画像読
み取り手段によって読み取られた画像データを像域分離
部により夫々の像域に分離し、種々の像域に属する画像
データの各画素データをそれぞれの像域に固有のビット
数で表現し、上記表現されたデータを伝送路を介して画
像出力装置に転送し、上記画像入力装置又はこれに付属
する制御処理手段に、転送先画像出力装置の階調表現能
力のビット数を取得する手段を備え、それぞれの像域の
階調表現ビット数を転送先画像出力装置の階調表現能力
のビット数と比較する手段を備え、像域の階調表現ビッ
ト数が転送先画像出力装置の階調表現能力のビット数を
越えていない像域についてはその像域の階調ビット数で
表現した画像データを転送し、越えている像域について
は転送先画像出力装置の階調表現能力のビット数で表現
した画像データを転送する画像処理システムにおいて、
上記像域分離部は入力された画素信号の信号レベルＤが
所定の値ａ、ｂに対しａ＜Ｄ＜ｂなる関係を満足するか
否かを判断するコンパレータを備え、連続する所定数以
上の画素について上記関係が満足されていれば、上記連
続した範囲を階調像域に属するラインと判断するように
構成した。請求項３記載の発明は、伝送路を介して相互
に通信可能に接続された画像入力 装置及び画像出力装置
を備え、上記画像入力装置に像域分離部を備え、画像読
み取り手段によって読み取られた画像データを像域分離
部により夫々の像域に分離し、種々の像域に属する画像
データの各画素データをそれぞれの像域において階調表
現ビット数で表現し、上記表現されたデータを伝送路を
介して画像出力装置に転送し、上記画像入力装置又はこ
れに付属する制御処理手段に、転送先画像出力装置の階
調表現能力のビット数を取得する手段を備え、それぞれ
の像域の階調表現ビット数を転送先画像出力装置の階調
表現能力のビット数と比較する手段を備え、像域の階調
表現ビット数が転送先画像出力装置の階調表現能力のビ
ット数を越えていない像域についてはその像域の階調ビ
ット数で表現した画像データを転送し、越えている像域
については転送先画像出力装置の階調表現能力のビット
数で表現した画像データを転送する画像処理システムに
おいて、上記像域分離部は入力された画素信号の信号レ
ベルＤが所定の値ａ、ｂに対しａ＜Ｄ＜ｂなる関係を満
足するか否かを判断するコンパレータを備え、連続する
所定数以上の画素について上記関係が満足されていれ
ば、上記連続した範囲を階調像域に属するラインと判断
するように構成した。

【０００６】

【０００７】

【作用】上記のように、画像入力装置に像域分離部を備
え、画像読み取り手段によって読み取られた画像データ
を像域分離部により種々の像域に分離し、種々の像域に
属する画像データの各画素データ、例えば階調表現ビッ
ト数をそれぞれの像域に個有のビット数で表現し、上記
表現されたデータを伝送路を介して画像出力装置に転送
するので、白黒の文字像域等は階調数を低くし、写真像
域や網点像域は階調数を高くするように、画質に対応し
て必要最小限の画像データを転送できる。また、転送先
画像出力装置の階調表現能力のビット数を取得する手段
と、それぞれの像域の階調表現ビット数を転送先画像出
力装置の階調表現能力のビット数と比較する手段とを備
え、像域の階調表現ビット数が転送先画像出力装置の階
調表現能力のビット数を越えていない像域についてはそ
の像域の階調ビット数で表現した画像データを転送し、
越えている像域については転送先画像出力装置の階調表
現能力のビット数で表現した画像データを転送するの
で、画像出力装置の階調表現能力を越える無意味な画像
データを転送することがなくなる。また、サブシステム
が画像出力装置の階調表現能力及び画素密度能力を取得
する手段を備え、画像出力時に指定された階調数及び画
素密度が上記画像出力装置の階調表現能力及び画素密度
能力を越えず、且つ所定のデータ転送量を越えないとき
は指定通りの画像データを転送し、上記能力または所定
のデータ転送量を越えるときは上記能力及び所定のデー
タ転送量を越えない最大データを転送するので、可能な
範囲でより高い階調数及び画素密度で画像出力を行うこ
とができる。

【０００８】

【実施例】以下、添付図面に示した実施例に基づいて本
発明を詳細に説明する。まず、複写システムとして構成
した本画像処理システムの全体について説明する。図１
に本発明を適用する画像処理システムの機能ブロック、
図２にその機構図、図４にシステム構成例を示す。図１
（ａ）（ｂ）（ｃ）において、符号１は画像入力装置、
２は画像出力装置、３は制御処理装置である。同図
（ａ）に示す画像装置１には少なくとも、原画像を画素
に分解して読み取る画像読み取り手段11と、第１通信制
御手段10とを含み、同図（ｂ）に示す画像出力装置２に
は少なくとも画像形成手段21と、第２通信制御手段20を
含み、同図（ｃ）の制御処理装置３は操作部31と、通信
制御手段30を含む。上記３つの装置は図２（ａ）（ｂ）
（ｃ）のように、機構的に互いに分離しているが、互い
に伝送路を介して通信することによってシステムの機能
を満足できる構造になっている。また、図示していない
が、制御処理装置３は他の２つの装置のうちいずれか一
方の筐体内に収納する構造も可能である。

【０００９】以下、各装置の構成と作用を説明する。図
１（ａ）に示すように、画像入力装置１は、画像読み取
り手段11、基本画像処理手段12、拡張画像処理手段13、
通信制御手段10から構成され、更に、上記画像読み取り
手段11はカラー撮像デバイス112 ＡＤ変換器116 、シェ
ーデイング117 、サンプリング位置ずれ補償回路118 を
有している。上記画像読み取り手段11の機構構成と動作
を以下に示す。図２（ａ）は画像入力装置の機構図を示
し、111 は第１キャリジ、112 はカラー撮像デバイス、
113 はキャリジホームセンサ、114 はモータである。こ
の構成において、原画走査は以下のように行う。まず第
１キャリジ111 は通常キャリジホームセンサ113 の真上
で静止して待機している。読み取り開始指令が入力する
と、モータ114 を駆動し右方向に走査を開始する。その
走査に伴ってキャリジ111 がホームセンサ113 の検知範
囲を外れると、この位置が走査基準位置として記憶さ
れ、校正基準点として用いられる。また通信制御手段10
は画先端119 までの到達時間と速度の要求精度とを達成
すべく最適加速計画を計算し、モータ114 のステップパ
ルス列を算出する。以降キャリジ速度はこのパルス列で
駆動され、画先端119 に至る時刻および所望の一定速度
走査が期待通り達成される。

【００１０】校正基準点を通過した後は速度の如何に拘
わらず撮像デバイス112 は各色の主走査１ラインを原画
換算で例えば16画素／mmに分解、標本化して読み取る。
上記基準点通過後はまず白規準板を読み取り、Ａ／Ｄ変
換器116 で８ビットのディジタル値に変換され、シェー
ディング補正回路117 に記憶される。以降読み取られた
画像データはシェーディング補正が有効に施される。次
にキャリッジ111 が原画先端119 に達すると、撮像デバ
イス112 から原画の画素単位のＲＧＢ反射光に応じたア
ナログ電圧を出力し、Ａ／Ｄ変換器116 にて８ビットの
ディジタル信号、即ち256 階調に量子化し、画素毎の色
分解ディジタル値として基本画素処理手段12に出力す
る。このようにして順次原画の全てを読み取り、キャリ
ジ111 が右端に達するとモータ114 を反対方向に回転さ
せ、ホーム位置まで復帰した後、停止し、次の走査に備
える。

【００１１】図３は通信制御手段10の構成を示すブロッ
ク図である。同図において、101 はマイクロプロセッ
サ、102 はＲＡＭ、103 はＲＯＭ、104 はタイマカウン
タ、105 は同期信号発生器、106 はＤＭＡコントロー
ラ、107 はＦＩＦＯ、108 はＳＣＳＩコントローラであ
る。通信制御手段10は制御処理装置３、画像出力装置２
と所定のプロトコルで交信して、その指令に基づき画像
読み取り動作を制御し、伝送路９（図４参照）を介して
画像データを画像出力装置等に転送すると同時に、ま
た、画像入力装置１内の全ての構成要素を有機的に制御
する。

【００１２】カラー複写モードにおいては、画像出力装
置２がＣＭＹＫ面順次作像方式を採用する場合は、１枚
の原画に対して４回の走査が必要であり、画像入力装置
１からは１走査毎にＣＭＹＫのうち１色づつに対応する
信号が出力される。

【００１３】画像出力装置２は、図１（ｂ）に示すよう
に、画像形成手段21と記録制御回路23と第２通信制御手
段20から構成される。第２通信制御手段20は画像入力装
置における第１通信制御手段10と同様のハードウェア構
成である。第２通信制御手段20は制御処理装置３及び画
像入力装置１と交信して、その指令に基づき、画像入力
装置１から転送される画像データを受信し、そのデータ
を記録制御回路23に伝達すると共に、画像出力装置２内
の全ての構成要素を有機的に制御する。

【００１４】画像出力装置の機構図を示す図２（ｃ）に
おいて、211 はレーザダイオード、212 はｆθレンズ、
213 はミラー、214 は感光体ドラム、215 は給紙ロー
ル、216 は中間転写ベルト、217 は１次転写コロトロ
ン、218 は２次転写コロトロン、219 は帯電スコロトロ
ン、220 Ｃ、220 Ｍ、220 Ｙ、220 Ｋはそれぞれシア
ン、イエロー、マゼンタ、黒の現像装置、221 はクリー
ナ、222 は搬送ベルト、223は定着ロール、224 は駆動
モータ、225 は画像位置検知手段である。この画像出力
装置２は第２通信制御手段20に入力されるＣＭＹＫ各色
画像データについてフルカラー可視画像を形成し、出力
する。

【００１５】上記構成において像形成サイクルが開始さ
れると、まず感光体ドラム214 は駆動モータ224 によっ
て反時計廻りに回転される。感光体ドラム214 が回転す
るのに伴ってＣ（シアン）潜像形成、Ｃトナー像形成、
Ｍ潜像形成、Ｍトナー像形成、Ｙ潜像形成、Ｙトナー像
形成、Ｋ潜像形成、Ｋトナー像形成が行なわれ、最終的
にはＣＭＹＫの順に中間転写ベルト上に重ねてトナー像
が作られる。まずＣ像形成は以下のようにして行なわれ
る。帯電スコロトロン219 はコロナ放電によって感光体
ドラム214 を負電荷で−700 Ｖに一様に帯電し、続いて
レーザダイオード211 はＣ信号に基づいてラスタ露光を
行なう。

【００１６】記録信号は第２通信制御手段20に入力され
る画像データであり、記録制御回路23が上記記録信号に
基づいてレーザダイオード211 を入力画素単位に発光制
御する。より具体的に言えば、信号が最高濃度画素のと
きには全主走査幅相当だけレーザを発光させ、白画素の
ときには全く発光させず、中間的な濃度の場合には濃度
データに比例した時間だけ発光させる。このようにして
ラスタ像が露光されたとき、当初一様荷電された感光体
ドラム214 の周面上の露光された部分は、露光光量に比
例する電荷が消失し、静電潜像が形成される。続いて、
現像装置220 Ｃ内で撹拌によって負極性に帯電されたＣ
トナーは、感光体ドラム214 上の電荷のない部分つまり
露光された部分に吸着され、潜像と同様なＣ可視像が形
成される。

【００１７】このようにして形成されたトナー像は感光
体ドラムが反時計回りで回転し、１次転写コロトロン21
7 の対向位置に達すると、感光体ドラムと接しながら同
期速度で駆動されている中間転写ベルト216 にコロナ転
写される。次のマゼンタ（Ｍ）の画像形成を上記中間転
写ベルト216 上に形成されたシアン（Ｃ）の画像に一致
して重なるようにするため、Ｍ潜像形成に先立って、同
期信号つまり読み取り開始制御情報を画像入力装置１に
送る。このタイミングは、上記Ｃ像形成の際、有効Ｃ画
像（Ｃ画像の開始位置）よりわずかに先行して付した見
当合わせ（レジストレーション）Ｃトナーマーク画像を
画像位置検知手段225 が検知するタイミングである。

【００１８】図１（ｃ）及び図２（ｂ）に示すように、
制御処理装置３は、第３通信制御手段30、操作部31、シ
ステム制御手段32、外部記憶装置33等を備える他、複写
制御手段321 、ファクシミリ通信手段322 、プリント制
御手段323 、知的画像処理手段324 、外部接続コネクタ
325 等を備えている。第３通信制御手段30は画像入力装
置１における第１通信制御手段10と同様のハードウェア
構成である。制御処理装置３は本複写システム全体を統
合的に制御する機能を有し、本システムを構成する他の
サブシステム、例えば画像入力装置１や画像出力装置２
と伝送路９を介して接続され、制御情報（コマンドやプ
ロトコル上必要な情報）や画像データを送受しながら、
システム全体を制御する。操作部31はキー入力手段と表
示手段から成り、操作者に対してメッセージを出力し、
また、各種指示を入力する機能を備える。

【００１９】上記構成において、画像入力装置１におけ
る画像読み取り動作と画像出力装置における画像形成動
作は同期して開始され、両動作は並行して行われる。こ
のように両動作を並行して行う目的は複写時間を短縮す
ることと、画像バッファとしてのページバッファを持た
ず、ラインバッファのみで済ませることによって低コス
ト化を実現するためである。上記並行処理を実現するた
めには画像入力装置１から画像出力装置２への画像デー
タの転送を画像形成速度に追随させなければならない。
しかしながら前記のように256 階調（情報量８ビット／
画素）分の画像データを転送し、しかも転送時間として
51秒／枚を要しては画像形成速度に追随できない。そこ
で、文字像域も、写真像域も網点像域も一括して階調を
一率に低くすれば上記問題は解決するが、写真像域や網
点像域の出力画像の画質が著しく低下してしまうという
新たな問題を招く結果となる。

【００２０】本発明はこの問題を解決するために像域に
よって階調表現ビット数を変えることにより、写真像域
や網点像域の出力画像の画質を低下させることなく転送
速度を速くする（転送時間を短かくする）。即ち、文字
像域の階調表現ビット数は少くし、写真像域や網点像域
の階調表現ビット数はそれよりも多くする。一方、本シ
ステムのように複数のサブシステムを伝送路を介して互
いに通信して種々の機能を満たすシステムを構築する形
態をとる複写システムまたは汎用的な画像処理システム
では、転送先画像出力装置として様々な階調表現能力の
画像出力装置が設けられる可能性があり、場合によって
は階調表現不可の画像出力装置も設けられることがあ
る。それらの画像出力装置に対し、表現能力以上の階調
表現ビット数の画像データを転送しても何等意味がな
く、単に無用に転送時間が長くなるだけである。そこ
で、本システムでは、単に像域の種別に応じて階調表現
ビット数を変更するのみならず、転送先画像出力装置の
階調表現能力に応じて、階調表現ビット数を決定するこ
とによって、極力データ量を削減するようにしている。

【００２１】図５は図１に示した画像入力装置１の拡張
画像処理手段13に本発明を適用した場合の要部ブロック
図であり、図６は図５に示すセレクタ部分の詳細図であ
る。以下、図５、図６により本発明の一実施例を詳細に
説明する。図５に入力データとして示すＲＧＢデータは
前記のように画像読み取り手段11により原稿面から読み
取られ、ＡＤ変換器116 で８ビットの階調表現を持つデ
ィジタル信号に変換された後、いくつかの画像処理回路
を経て入力されるものである。１画素８ビットのＲＧＢ
データは色変換回路131 に入力されて１画素８ビットの
ＹＭＣＫデータに変換されると共に、像域分離部133 に
入力される。像域分離部133 はコンパレータを備え、入
力された８ビットのディジタル値Ｄがａ＜Ｄ＜ｂなる関
係を満足するか否を判断する。そして、もしもある連続
する所定数以上の画素について上記関係が満足されてい
ればその連続した範囲を階調像域（写真像域など）に属
するラインと判断する。また像域分離部133 は、１画素
入力毎にカウントアップし、その画素が１ライン内の何
番目の画素であるかを示す画素カウンタを備え、この画
素カウンタの値を参照することにより、上記階調像域に
属するラインの開始画素番号と終了画素番号を取得す
る。

【００２２】例えば図７に示すように、開始画素番号と
終了画素番号が交互にくり返される画素番号群が図６に
示す階調像域画素番号バッファ144 にセットされる場合
を考える。厳密には後述する理由により、この画素番号
は４の倍数である。つまり、開始画素番号は上記階調域
に属するラインの先頭画素番号より小さく、且つそれに
最も近い４の倍数であり、終了画素番号は上記ラインの
最後の画素番号より大きく、且つそれに最も近い４の倍
数である。これは上記ラインの始まりと終りの部分で、
本来１画素１ビット（階調なし）で済むところを１画素
複数ビットで表現することを意味する。

【００２３】一方、階調像域の階調表現ビット数は制御
処理処理装置３の操作部31を介してあらかじめ画像入力
装置の通信制御手段10に入力されていており、また、転
送先画像出力装置の階調表現能力もあらかじめ画像入力
装置１の通信制御手段10に通知されているものとする。
通信制御手段10はＲＯＭ103 に内蔵されるプログラムに
基づいて取得した上記二つの値のうち小さい方を階調像
域の１画素のビット数として決定し、セレクタ132 内の
レジスタ148 にセットする。

【００２４】次に図６に示すセレクタの動作を説明す
る。図示を省略した色変換回路から出力されたＹＭＣＫ
データ（１画素８ビット）は１ラインバッファ142 に入
力される。１ライン分の入力が全て終った時、並行して
行われる上記像域分離も対応した１ラインについて完了
し、図７のような階調像域画素番号が階調像域画素番号
バッファ144 にセットされ、続いて、１ラインバッファ
142 から１ライン分の画像データが読み出される。この
動作は次のラインの画像データの１ラインバッファへの
入力と並行して行なってもよいし、先行して行なっても
よい。１ラインバッファ142 から出力されたデータは８
ビットパラレルにビットセレクタ147 に入力し、このビ
ットセレクタ147 からビットシリアルに出力されるが、
そのとき出力されるビット数はビットセレクタ147 内の
１ビットカウントが‘０’か‘１’かによって異なる。
つまり‘０’のときは上位１ビットだけ出力され、他の
７ビットは捨てられ、‘１’のときはレジスタ148 で示
すビット数が出力される。この１ビットカウンタは最初
‘０’であり、コンパレータ145 からの最初の一致信号
により、反転する。

【００２５】ビットセレクタ147 から出力されたビット
シリアルな画像データはシリアル・パラレル変換回路15
0 を経て通信制御手段10に伝達されるが、このとき、ビ
ット挿入回路146 により、４ビット毎に１ビットのセレ
クトビットが挿入される。このセレクトビットはデータ
ビット列と制御ビット列を区別するためである。上記制
御ビットは１画素当たりのビット数の変化点や１ライン
の最後に挿入される。つまり、データビット列も制御ビ
ット列も５ビットを１単位とし、５ビット目の値は例え
ばそれがデータビットならセレクトビットを‘０’、制
御ビット列ならセレクトビットを‘１’にすることによ
り区別する。上記制御ビットを挿入するのもビット挿入
回路である。

【００２６】１ラインバッファ142 からの出力が続き、
やがて画素カウンタ143 の値が階調像域画素番号バッフ
ァ144 から出力されている開始画素番号に一致すると、
コンパレータ145 はビットセレクタ147 やビット挿入回
路146 等に一致信号を出す。これを受けたビットセレク
タ内の上記１ビットカウンタの値は反転し、その結果、
今まで１画素当たりのビット数１を選択していたもの
が、この信号により階調ビットレジスタ148 にセットさ
れている値が１画素当たりビット数として選択される。
この値は前記のように、階調像域（写真像域など）の階
調表現ビット数と、転送先画像出力装置の階調表現能力
ビット数とのうち小さい方のビット数とし、あらかじめ
通信制御手段10によりセットされたものである。これを
受けて、ビットセレクタ147 は１画素８ビットの入力デ
ータのうち、レジスタ148 で指定されたビット数、例え
ば２ビットだけを上位ビットから取出しシリアルに出力
する。

【００２７】一方、ビット挿入回路146 は一致信号を受
けると上記５ビットの制御ビットをビットシリアルでシ
リアル・パラレル変換回路150 に出力するが、このとき
までにシリアル・パラレル変換回路150 には、開始画素
番号を４ビットの倍数にしているので、５ビットを１単
位としたデータの区切り（５ビットの倍数）まで出力さ
れているので、５ビット単位の制御ビットが前後にずれ
ることなく、所定の位置に挿入される。コンパレータ14
5 からの一致信号はクロック制御部141 にも入力され、
これによりクロック制御部141 は１ラインバッファ142
の読み出しを所定時間休止するように働く。これは上記
制御ビットの挿入分、ビットセレクタ147 からのシリア
ルビットの出力を遅らせるためである。

【００２８】所定時間休止後、再び１ラインバッファ14
2 からの読み出しが続行され、ビットセレクタ147 から
は１画素当たり、レジスタ148 にセットされた値のビッ
ト数のシリアルデータの出力が続く。やがて画素カウン
タ143 の値が終了画素番号の値に達すると、この時、階
調像域画素番号バッファ144 からは終了画素番号が出力
されているから、再びコンパレータ145 から一致信号が
出力されて、上記と同様の動作が行われ、ビットセレク
タ147 からは再び１画素当たり１ビットだけが出力され
る。このときも１画素当たりビット数の変化点には５ビ
ットの制御ビットが挿入される。なお、上記階調像域は
１ライン中に何度出現してもよい。図７に示すように開
始画素番号と終了画素番号が対になっていれば、ビット
セレクタ内の１ビットカウンタが正しく反転をくり返
し、上記動作が全く同様にくり返される。上記処理は次
々に転送されてくる新たなラインデータに対し同様にく
り返される。

【００２９】同一ページに、階調表現ビット数の異なる
複数の階調像域があっても、夫々の像域についてその階
調表現ビット数の画像データを出力させることが可能で
ある。これを実現する一実施例（図示していない）は操
作者が、それぞれの階調像域のほぼ中央の座標（ｘ、
ｙ）とその像域の階調表現ビット数を操作部31から与
え、それを取得した通信処理手段10があらかじめそのデ
ータをビットセレクタ147に与えておくようにすればよ
い。コンパレータが一致信号を出したときの画素カウン
タの値をビットセレクタに入力させ、ビットセレクタは
取得している各像域位置情報と画素カウンタの値からど
の像域かを判断し、その像域の指定階調表現ビット数と
転送先画像出力装置の階調表現ビット数を比較し、小さ
い方の値を出力ビット数とする。上記説明において、階
調像域を写真像域のように中間レベルのディジタルデー
タを有する像域として説明したが、網点画像域の場合
も、公知の方法で網点画像域を検出し、前記のようにし
て、網点画像域には１画素当たりビット数が大きい画像
データを挿入することが可能である。

【００３０】また、転送データ量に係る画素密度と階調
数を関連付けて、画素密度が高いときは階調数を下げ、
画素密度が低いときは階調レベルを上げることにより、
転送データ量を一定量以下にすることが可能である。例
えば、画素密度16本／mm、16階調（４ビット）ではＡ４
サイズ、１色、１枚当り８メガバイトの転送データ量と
なり、画素密度32本／mm、４階調（２ビット）ではＡ４
サイズ、１色、１枚当たり16メガバイトの転送データ量
となるが、例えばデータ転送と画像形成速度に追随させ
るために転送データ量を８メガバイト以下にする場
合、、画素密度32本／mm、４階調を画像出力装置が16階
調の表現能力があるとき、16本／mm、16階調の画像デー
タとして出力する。

【００３１】これを実現するためには、まず、画像デー
タを転送しようとする画像入力装置等のサブシステムが
転送先画像出力装置の解像度、階調表現能力などの能力
を判断する情報を取得する手段が必要である。また、画
像データ転送側については任意の画素密度（解像度）あ
るいは、任意の階調データを転送先が識別できるような
データ形式で転送する手段が必要であり、更に、受信側
については転送されたデータを識別する手段が必要であ
る。このときその情報を伝達するためのデータ量が増大
しないように実現するほうが好ましい。

【００３２】図８に上記要求を満足するための１ライン
の転送データ形式の一例を示す。図において、右端の矢
印はデータの出力方向である。即ち、右端のビットが１
ラインデータの先頭ビットであり、最初の４ビットが１
画素当たりのビット数を示す制御ビットである。図８
（ａ）は１画素当たりのビット数が２ビット（４階調）
の例であり、先頭から５ビット目が第１がその先頭ビッ
トであり、それから２ビットづつ第１画素から順に各画
素のデータをが配列されていることを示している。な
お、この場合１ラインのデータ長（ライン長）または画
素数はあらかじめシステム管理ソフトにより、各サブシ
ステムに通知され、データベースに格納するようにして
もよいし、転送時のプロトコルの先行する制御情報等で
通知してもよいし、あるいは図示してはいないが、この
１ライン画像データ中の例えば最初の１画素当たりのビ
ット数を示す制御ビットフィールドの次にデータ長を示
すフィールドを設けてもよい。

【００３３】図８（ｂ）は１画素当たりのビット数が４
ビットの例を示した図であるが、詳しい説明は省略す
る。転送側サブシステムが画像出力装置の階調表現能力
等の能力を取得する方法は前記の通りである。それ以降
の動作フローを図９に示す。まず、制御処理装置は操作
者が制御処理装置３内の操作部31等から指定した要求画
素密度及び要求階調数を取得する（Ｓ１、制御処理装
置）。例えば、操作者は画素密度については「標準」
「細」 「極細」などで指定し、階調数については「無」
「低」 「中」 「高」などで指定する。指定がないときは
「標準」および「無」とする。制御処理装置３の通信制
御手段30は、指定された画素密度及び階調数から転送デ
ータ量を計算し（Ｓ２）、所定のデータ量をオーバーし
てないかどうかチェックする（Ｓ３）。オーバーしてい
なければ既に取得している転送先画像出力装置の解像度
（画素密度）、階調表現能力と、指定の値を比較し（Ｓ
４）、オーバーしていなければ転送側サブシステムであ
る例えば画像入力装置１の通信制御手段10を介して拡張
画像処理手段13内のレジスタに画素密度、階調ビット数
をセットする（Ｓ６）。転送データ量や転送先画像出力
装置の能力をオーバーしていれば、オーバーしない最適
画素密度及び階調数を算出するが、これらの値は上記の
ように、オーバーしない範囲での最大値とし、要求画素
密度または要求階調数を越えることもある。

【００３４】図10は拡張画像処理手段13内の本発明に係
る要部ブロック図であり、上記画素密度、階調ビット数
をセットする（Ｓ６）ための画素密度レジスタ151 、階
調ビットレジスタ148 を備える。134 は補間・削除回路
であり、画素密度レジスタ151 にセットされた値が補間
・削除回路134 に入力されるデータの画素密度より大き
れば、入力画素データ間に新たにここで生成されたデー
タが挿入され、逆に、画素密度レジスタ151 にセットさ
れた値の方が小さければ、入力された画素データの一部
が削除される。セレクタ135 における上位ビットのセレ
クト処理は以上説明した通りである。このように、図８
に示すような様々なデータフォーマットが生成される。
尚、図８の最初のフィールドの１画素当たりのビット数
は、階調ビットジスタ148 にセットされた値がセレクタ
135 に取り込まれ、送出される。

【００３５】

【発明の効果】以上説明したように、本発明によれば、
画像データ用ページバッファを備えることなく、白黒の
文字像域等は階調数を低くし、写真像域や網点像域は階
調数を高くして画像データを転送することにより画質を
低下させず、しかもコスト上昇を伴うことなく必要最小
限の転送データ量とし、転送時間が短く、迅速な画像形
成が可能となる。更に、サブシステムが画像出力装置の
階調表現能力及び画素密度能力を取得する手段を備え、
画像出力時に指定された階調数及び画素密度が上記画像
出力装置の階調表現能力及び画素密度能力を越えず、且
つ所定のデータ転送量を越えないときは指定通りの画像
データを転送し、上記能力または所定のデータ転送量を
越えるときは上記能力及び所定のデータ転送量を越えな
い最大データを転送することにより、可能な範囲でのよ
り高い階調数及び画素密度で画像出力を行い、出力速度
を遅くすることなく高画質の出力を実現することが可能
となる。

【図面の簡単な説明】

【図１】本発明を適用する画像処理システムの一実施例
を示す機能ブロック図であり、（ａ）は画像入力装置、
（ｂ）は画像出力装置、（ｃ）は制御処理装置を示す図
である。

【図２】本発明を適用する画像処理システムの一実施例
を示す機構図であり、（ａ）は画像入力装置、（ｂ）は
制御処理装置、（ｃ）は画像出力装置を示す図である。

【図３】図１に示す通信制御手段10の一実施例の構成を
示すブロック図である。

【図４】本発明による画像処理システムの一構成例を示
すブロック図である。

【図５】本発明による画像処理システムの一実施例を示
す要部ブロック図である。

【図６】図５に示すセレクタの一実施例を示す詳細ブロ
ック図である。

【図７】本発明による画像処理システムの一実施例で実
施されるデータ形式例の一部を示す図である。

【図８】本発明による画像処理システムの他の実施制で
実施されるデータ形式例の一部を示す図であり、（ａ）
は画素データが２ビットの場合、（ｂ）は画素データが
４ビットの場合を示す

【図９】図８により説明した本発明の実施例の動作フロ
ーを示すフローチャートである。

【図１０】図８により説明した本発明の実施例の要部ブ
ロック図である。

【符号の説明】

１ 画像入力装置、 ２ 画像出力装置、 ３ 制御処
理装置、 ９ 伝送路、 10 第１通信制御手段、 11
画像読み取り手段、 12 基本画像処理手段、 13
拡張画像処理手段、 20 第２通信制御手段、 21 画
像形成手段、23 記録制御回路、 131 色変換回路、
132 セレクタ 、 133 像域分離部、 134 補
間・削除回路、 135 セレクタ、 141 クロック制
御部、142 １ラインバッファ、 143 画素カウン
タ、 144 階調像域画素番号バッファ、 145 コン
パレータ 、 146 ビット挿入回路、 147 ビット
セレクタ、 148 階調ビットレジスタ、 150 シリ
アル・パラレル変換回路、 151 画素密度レジスタ

フロントページの続き (56)参考文献 特開 平４−344770（ＪＰ，Ａ) 特開 平５−91344（ＪＰ，Ａ) 特開 平３−192970（ＪＰ，Ａ) 特開 平３−139964（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/41 - 1/419 H04N 1/40

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 伝送路を介して相互に通信可能に接続さ
   れた画像入力装置及び画像出力装置を備え、上記画像入
   力装置に像域分離部を備え、画像読み取り手段によって
   読み取られた画像データを像域分離部により夫々の像域
   に分離し、種々の像域に属する画像データの各画素デー
   タをそれぞれの像域において階調表現ビット数で表現
   し、上記表現されたデータを伝送路を介して画像出力装
   置に転送する画像処理システムにおいて、上記像域分離
   部は入力された画素信号の信号レベルＤが所定の値ａ、
   ｂに対しａ＜Ｄ＜ｂなる関係を満足するか否かを判断す
   るコンパレータを備え、連続する所定数以上の画素につ
   いて上記関係が満足されていれば、上記連続した範囲を
   階調像域に属するラインと判断するように構成したこと
   を特徴とする画像処理システム。
2. 【請求項２】 伝送路を介して相互に通信可能に接続さ
   れた画像入力装置及び画像出力装置を備え、上記画像入
   力装置に像域分離部を備え、画像読み取り手段によって
   読み取られた画像データを像域分離部により夫々の像域
   に分離し、種々の像域に属する画像データの各画素デー
   タをそれぞれの像域に固有のビット数で表現し、上記表
   現されたデータを伝送路を介して画像出力装置に転送
   し、上記画像入力装置又はこれに付属する制御処理手段
   に、転送先画像出力装置の階調表現能力のビット数を取
   得する手段を備え、それぞれの像域の階調表現ビット数
   を転送先画像出力装置の階調表現能力のビット数と比較
   する手段を備え、像域の階調表現ビット数が転送先画像
   出力装置の階調表現能力のビット数を越えていない像域
   についてはその像域の階調ビット数で表現した画像デー
   タを転送し、越えている像域については転送先画像出力
   装置の階調表現能力のビット数で表現した画像データを
   転送する画像処理システムにおいて、上記像域分離部は
   入力された画素信号の信号レベルＤが所定の値ａ、ｂに
   対しａ＜Ｄ＜ｂなる関係を満足するか否かを判断するコ
   ンパレータを備え、連続する所定数以上の画素について
   上記関係が満足されていれば、上記連続した範囲を階調
   像域に属するラインと判断するように構成したことを特
   徴とする画像処理システム。
3. 【請求項３】 伝送路を介して相互に通信可能に接続さ
   れた画像入力装置及び画像出力装置を備え、上記画像入
   力装置に像域分離部を備え、画像読み取り手段に よって
   読み取られた画像データを像域分離部により夫々の像域
   に分離し、種々の像域に属する画像データの各画素デー
   タをそれぞれの像域において階調表現ビット数で表現
   し、上記表現されたデータを伝送路を介して画像出力装
   置に転送し、上記画像入力装置又はこれに付属する制御
   処理手段に、転送先画像出力装置の階調表現能力のビッ
   ト数を取得する手段を備え、それぞれの像域の階調表現
   ビット数を転送先画像出力装置の階調表現能力のビット
   数と比較する手段を備え、像域の階調表現ビット数が転
   送先画像出力装置の階調表現能力のビット数を越えてい
   ない像域についてはその像域の階調ビット数で表現した
   画像データを転送し、越えている像域については転送先
   画像出力装置の階調表現能力のビット数で表現した画像
   データを転送する画像処理システムにおいて、上記像域
   分離部は入力された画素信号の信号レベルＤが所定の値
   ａ、ｂに対しａ＜Ｄ＜ｂなる関係を満足するか否かを判
   断するコンパレータを備え、連続する所定数以上の画素
   について上記関係が満足されていれば、上記連続した範
   囲を階調像域に属するラインと判断するように構成した
   ことを特徴とする画像処理システム。