JP3329974B2 - コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージ - Google Patents
コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージInfo
- Publication number
- JP3329974B2 JP3329974B2 JP01701095A JP1701095A JP3329974B2 JP 3329974 B2 JP3329974 B2 JP 3329974B2 JP 01701095 A JP01701095 A JP 01701095A JP 1701095 A JP1701095 A JP 1701095A JP 3329974 B2 JP3329974 B2 JP 3329974B2
- Authority
- JP
- Japan
- Prior art keywords
- volume
- package
- high dielectric
- wiring board
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
Description
【０００１】
【産業上の利用分野】本発明は、コンデンサ材料および
多層配線基板並びに半導体素子収納用パッケージに関す
るもので、特に、ガラスセラミックスからなるコンデン
サ材料、およびこのコンデンサ材料からなる高誘電体層
を有する多層配線基板、並びに半導体素子収納用パッケ
ージに関するものである。
多層配線基板並びに半導体素子収納用パッケージに関す
るもので、特に、ガラスセラミックスからなるコンデン
サ材料、およびこのコンデンサ材料からなる高誘電体層
を有する多層配線基板、並びに半導体素子収納用パッケ
ージに関するものである。
【０００２】
【従来技術】従来、半導体素子、特にシリコンで構成さ
れた半導体集積回路素子を搭載する多層配線基板等の絶
縁基体には、一般に電気絶縁性及び耐熱性に優れ、強度
の大なるアルミナセラミックス等の電気絶縁材料が使用
されており、該アルミナセラミックス等から成る基板上
にモリブデン（Ｍｏ），タングステン（Ｗ）等の高融点
金属から成るメタライズ金属層を厚膜印刷して電気配線
回路を形成したものを多層化し、一体化焼成して多層セ
ラミック配線基板が得られていた。
れた半導体集積回路素子を搭載する多層配線基板等の絶
縁基体には、一般に電気絶縁性及び耐熱性に優れ、強度
の大なるアルミナセラミックス等の電気絶縁材料が使用
されており、該アルミナセラミックス等から成る基板上
にモリブデン（Ｍｏ），タングステン（Ｗ）等の高融点
金属から成るメタライズ金属層を厚膜印刷して電気配線
回路を形成したものを多層化し、一体化焼成して多層セ
ラミック配線基板が得られていた。
【０００３】しかしながら、このようなアルミナからな
る配線基板は、その比誘電率が９〜１０（室温、１ＭＨ
ｚ）と高く、高周波伝播の遅延時間は誘電率の平方根に
比例することから、絶縁基体に設けたメタライズ金属層
を伝わる信号の伝播速度が遅く、信号の高速伝播のため
にはより誘電率の低い絶縁基体が要求されていた。
る配線基板は、その比誘電率が９〜１０（室温、１ＭＨ
ｚ）と高く、高周波伝播の遅延時間は誘電率の平方根に
比例することから、絶縁基体に設けたメタライズ金属層
を伝わる信号の伝播速度が遅く、信号の高速伝播のため
にはより誘電率の低い絶縁基体が要求されていた。
【０００４】このような要求に対して、近年ではガラス
セラミックからなる絶縁基体が用いられるようになって
いる。このガラスセラミックでは誘電率が４〜５程度と
低いため、信号の伝播速度を速くすることができる。
セラミックからなる絶縁基体が用いられるようになって
いる。このガラスセラミックでは誘電率が４〜５程度と
低いため、信号の伝播速度を速くすることができる。
【０００５】一方、半導体素子収納用パッケージでは、
半導体ＩＣ（集積回路）は外来ノイズや不要幅射により
誤動作を生じ易いため、近年では、３０〜１００μＦ程
度の容量を持ったセラミックコンデンサを電源側と接地
側との間に挿入することにより、ノイズを吸収し誤動作
を防止していた。従来はこのコンデンサの接続をパッケ
ージとは別に外付けにより行なっていた。
半導体ＩＣ（集積回路）は外来ノイズや不要幅射により
誤動作を生じ易いため、近年では、３０〜１００μＦ程
度の容量を持ったセラミックコンデンサを電源側と接地
側との間に挿入することにより、ノイズを吸収し誤動作
を防止していた。従来はこのコンデンサの接続をパッケ
ージとは別に外付けにより行なっていた。
【０００６】
【発明が解決しようとする問題点】しかしながら、従来
では、上記したように外来ノイズや不要幅射による半導
体ＩＣの誤動作を防止するためのセラミックコンデンサ
を、基板やパッケージとは別に外付けにより行っていた
ため、基板やパッケージの実装密度の向上を図ることが
できなかった。
では、上記したように外来ノイズや不要幅射による半導
体ＩＣの誤動作を防止するためのセラミックコンデンサ
を、基板やパッケージとは別に外付けにより行っていた
ため、基板やパッケージの実装密度の向上を図ることが
できなかった。
【０００７】また、ガラスセラミックからなる基板やパ
ッケージ内にコンデンサ層を形成することが考えられる
が、ガラスセラミックスは一般に４〜５程度の低い誘電
率であるため、ガラスセラミックス自体で誘電体を構成
すると、大きな容量を得るために、誘電体の面積を大き
くするとともに電極により挟持される誘電体層を複数層
形成する必要があった。このため、パッケージや基板が
大型化したり、コストが増加するという問題があった。
ッケージ内にコンデンサ層を形成することが考えられる
が、ガラスセラミックスは一般に４〜５程度の低い誘電
率であるため、ガラスセラミックス自体で誘電体を構成
すると、大きな容量を得るために、誘電体の面積を大き
くするとともに電極により挟持される誘電体層を複数層
形成する必要があった。このため、パッケージや基板が
大型化したり、コストが増加するという問題があった。
【０００８】
【問題点を解決するための手段】本発明者は、このよう
な問題点に対して充分に検討を行った結果、硼珪酸ガラ
スと特定の金属とセラミックフィラーを一定量含有する
ことにより、高誘電率のガラスセラミックスを形成する
ことができ、さらに、このガラスセラミックスからなる
高誘電体層をガラスセラミックからなる基板やパッケー
ジに内蔵することにより、外来ノイズや不要幅射による
半導体ＩＣの誤動作を防止することができることを見出
し、本発明に至った。
な問題点に対して充分に検討を行った結果、硼珪酸ガラ
スと特定の金属とセラミックフィラーを一定量含有する
ことにより、高誘電率のガラスセラミックスを形成する
ことができ、さらに、このガラスセラミックスからなる
高誘電体層をガラスセラミックからなる基板やパッケー
ジに内蔵することにより、外来ノイズや不要幅射による
半導体ＩＣの誤動作を防止することができることを見出
し、本発明に至った。
【０００９】即ち、本発明のコンデンサ材料は、硼珪酸
ガラスと、１〜１０体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃ
ｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち
少なくとも一種の金属と、２０〜７０体積％のＡｌ
2Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種の酸化物とを含有するものである。
ガラスと、１〜１０体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃ
ｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち
少なくとも一種の金属と、２０〜７０体積％のＡｌ
2Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種の酸化物とを含有するものである。
【００１０】また、本発明の多層配線基板は、高誘電体
層を一対の電極層により挟持し、さらにこれをガラスセ
ラミックスからなる絶縁層に設けてなる多層配線基板で
あって、前記高誘電体層が、硼珪酸ガラスと、１〜１０
体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｒ
ｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なくとも一種の金
属と、２０〜７０体積％のＡｌ2Ｏ3，石英，コージェラ
イトおよびムライトのうち少なくとも一種の酸化物とを
含有するものである。
層を一対の電極層により挟持し、さらにこれをガラスセ
ラミックスからなる絶縁層に設けてなる多層配線基板で
あって、前記高誘電体層が、硼珪酸ガラスと、１〜１０
体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｒ
ｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なくとも一種の金
属と、２０〜７０体積％のＡｌ2Ｏ3，石英，コージェラ
イトおよびムライトのうち少なくとも一種の酸化物とを
含有するものである。
【００１１】さらに、本発明の半導体素子収納用パッケ
ージは、高誘電体層を一対の電極層により挟持し、さら
にこれをガラスセラミックスからなる絶縁層に設けてな
り、半導体素子の収容部を有する半導体素子収納用パッ
ケージであって、前記高誘電体層が、硼珪酸ガラスと、
１〜１０体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，
Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なくとも
一種の金属と、２０〜７０体積％のＡｌ2Ｏ3，石英，コ
ージェライトおよびムライトのうち少なくとも一種の酸
化物とを含有するものである。
ージは、高誘電体層を一対の電極層により挟持し、さら
にこれをガラスセラミックスからなる絶縁層に設けてな
り、半導体素子の収容部を有する半導体素子収納用パッ
ケージであって、前記高誘電体層が、硼珪酸ガラスと、
１〜１０体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，
Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なくとも
一種の金属と、２０〜７０体積％のＡｌ2Ｏ3，石英，コ
ージェライトおよびムライトのうち少なくとも一種の酸
化物とを含有するものである。
【００１２】本発明のコンデンサ材料は、硼珪酸ガラス
と、Ｍｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｒｈ，
Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なくとも一種の金属を
１〜１０体積％と、Ａｌ2Ｏ3，石英，コージェライトお
よびムライトのうち少なくとも一種の酸化物を２０〜７
０体積％とを含有するものであるが、本発明において
は、硼珪酸ガラスは全量中１０〜９０体積％含有するこ
とが望ましく、特には、４０〜８０体積％含有すること
が望ましい。
と、Ｍｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｒｈ，
Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なくとも一種の金属を
１〜１０体積％と、Ａｌ2Ｏ3，石英，コージェライトお
よびムライトのうち少なくとも一種の酸化物を２０〜７
０体積％とを含有するものであるが、本発明において
は、硼珪酸ガラスは全量中１０〜９０体積％含有するこ
とが望ましく、特には、４０〜８０体積％含有すること
が望ましい。
【００１３】また、硼珪酸ガラスとしては、ＳｉＯ2が
７２〜７７重量％、Ｂ2Ｏ3が１５〜１８重量％、Ａｌ2
Ｏ3が２〜５重量％、ＭｇＯが１．５重量％以下、Ｎａ2
Ｏ，Ｋ2Ｏ，Ｌｉ2Ｏのうち少なくとも一種が２〜３重量
％含有してなることが望ましい。このような組成の硼珪
酸ガラスでは軟化点が７８０〜８２０℃となり、焼成時
における脱バインダー性を向上することができる。
７２〜７７重量％、Ｂ2Ｏ3が１５〜１８重量％、Ａｌ2
Ｏ3が２〜５重量％、ＭｇＯが１．５重量％以下、Ｎａ2
Ｏ，Ｋ2Ｏ，Ｌｉ2Ｏのうち少なくとも一種が２〜３重量
％含有してなることが望ましい。このような組成の硼珪
酸ガラスでは軟化点が７８０〜８２０℃となり、焼成時
における脱バインダー性を向上することができる。
【００１４】さらに、本発明のコンデンサ材料におい
て、硼珪酸ガラス中に、１〜１０体積％のＭｏ，Ｗ，Ｒ
ｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａ
ｕ，Ａｇのうち少なくとも一種を含有させるのは、上記
金属は比誘電率向上効果を有するからである。また、こ
れらの金属を１〜１０体積％含有させたのは、１体積％
よりも少ない場合には比誘電率向上効果が小さく、ま
た、金属を１０体積％よりも多く含有させると絶縁抵抗
が急激に低下するからである。上記金属の含有量は、絶
縁抵抗および比誘電率向上の点から５〜１０体積％含有
させることが望ましい。また、上記金属のうち、低熱膨
張率であるという点から、Ｍｏ，Ｗが望ましい。
て、硼珪酸ガラス中に、１〜１０体積％のＭｏ，Ｗ，Ｒ
ｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａ
ｕ，Ａｇのうち少なくとも一種を含有させるのは、上記
金属は比誘電率向上効果を有するからである。また、こ
れらの金属を１〜１０体積％含有させたのは、１体積％
よりも少ない場合には比誘電率向上効果が小さく、ま
た、金属を１０体積％よりも多く含有させると絶縁抵抗
が急激に低下するからである。上記金属の含有量は、絶
縁抵抗および比誘電率向上の点から５〜１０体積％含有
させることが望ましい。また、上記金属のうち、低熱膨
張率であるという点から、Ｍｏ，Ｗが望ましい。
【００１５】また、コンデンサ材料として上記金属を含
有する場合には、２０〜７０体積％のＡｌ2Ｏ3，石英，
コージェライトおよびムライトのうち少なくとも一種を
２０〜７０体積％含有させる必要があるが、これは、焼
結体自体の強度や焼成温度の調整を行うためである。上
記のようなセラミックフィラーを２０〜７０体積％含有
させたのは、２０体積％よりも少ない場合には、焼成温
度が８５０℃以下となり、Ｃｕ等のメタライズが焼結せ
ず、７０体積％よりも多い場合には、焼成温度が１１０
０℃を越え、Ｃｕ等が溶解してメタライズ層を形成でき
なくなるからである。フィラーの含有量は、焼結温度の
制御という点から３０〜６０体積％含有することが望ま
しい。上記したフィラーとしてはＡｌ2Ｏ3が最適であ
る。
有する場合には、２０〜７０体積％のＡｌ2Ｏ3，石英，
コージェライトおよびムライトのうち少なくとも一種を
２０〜７０体積％含有させる必要があるが、これは、焼
結体自体の強度や焼成温度の調整を行うためである。上
記のようなセラミックフィラーを２０〜７０体積％含有
させたのは、２０体積％よりも少ない場合には、焼成温
度が８５０℃以下となり、Ｃｕ等のメタライズが焼結せ
ず、７０体積％よりも多い場合には、焼成温度が１１０
０℃を越え、Ｃｕ等が溶解してメタライズ層を形成でき
なくなるからである。フィラーの含有量は、焼結温度の
制御という点から３０〜６０体積％含有することが望ま
しい。上記したフィラーとしてはＡｌ2Ｏ3が最適であ
る。
【００１６】本発明の多層配線基板やパッケージは、上
記コンデンサ材料からなる高誘電体層の両側に電極層を
形成し、これを絶縁層により挟持したり、あるいは、コ
ンデンサ材料からなる高誘電体層の両側に電極層を形成
したものを絶縁層の上面または下面に配置して構成され
る。
記コンデンサ材料からなる高誘電体層の両側に電極層を
形成し、これを絶縁層により挟持したり、あるいは、コ
ンデンサ材料からなる高誘電体層の両側に電極層を形成
したものを絶縁層の上面または下面に配置して構成され
る。
【００１７】電極層としては、金，銀，銅，銅−タング
ステン，Ｎｉ等のものが用いられる。また、絶縁層とし
ては、例えば、上記したような硼珪酸ガラスと、Ａｌ2
Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種のフィラーからなるものが用いられ、例え
ば、硼珪酸ガラスを３０〜７０体積％、フィラーは３０
〜７０体積％からなるものが最適である。
ステン，Ｎｉ等のものが用いられる。また、絶縁層とし
ては、例えば、上記したような硼珪酸ガラスと、Ａｌ2
Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種のフィラーからなるものが用いられ、例え
ば、硼珪酸ガラスを３０〜７０体積％、フィラーは３０
〜７０体積％からなるものが最適である。
【００１８】本発明の多層配線基板やパッケージは、例
えば、以下のようにして形成される。即ち、先ず、絶縁
層成形体を作製する。原料粉末の組成が重量比で７２〜
７６重量％のＳｉＯ2、１５〜１７重量％のＢ2Ｏ3、２
〜４重量％のＡｌ2Ｏ3、１．５重量％以下のＭｇＯ、
１．１〜１．４重量％のＺｒＯ2、Ｎａ2Ｏ、Ｋ2Ｏ及び
Ｌｉ2Ｏの合計量が２．０〜３．０重量％から成る硼珪
酸ガラス粉末１０〜９０体積％に、アルミナ（Ａｌ
2Ｏ3）１０〜９０体積％、石英（ＳｉＯ2）１０〜９０
体積％、コージェライト（２ＭｇＯ・２Ａｌ2Ｏ3・５Ｓ
ｉＯ2）１０〜９０体積％およびムライト１０〜９０体
積％のうち少なくとも一種の粉末を添加混合し、該混合
粉末をメタノール、トルエンを溶媒にしてボールミルを
用いて湿式混合した後、公知のシート成形用バインダー
を加えてシート化する。このようなグリーンシートを複
数積層して絶縁層成形体を作製する。
えば、以下のようにして形成される。即ち、先ず、絶縁
層成形体を作製する。原料粉末の組成が重量比で７２〜
７６重量％のＳｉＯ2、１５〜１７重量％のＢ2Ｏ3、２
〜４重量％のＡｌ2Ｏ3、１．５重量％以下のＭｇＯ、
１．１〜１．４重量％のＺｒＯ2、Ｎａ2Ｏ、Ｋ2Ｏ及び
Ｌｉ2Ｏの合計量が２．０〜３．０重量％から成る硼珪
酸ガラス粉末１０〜９０体積％に、アルミナ（Ａｌ
2Ｏ3）１０〜９０体積％、石英（ＳｉＯ2）１０〜９０
体積％、コージェライト（２ＭｇＯ・２Ａｌ2Ｏ3・５Ｓ
ｉＯ2）１０〜９０体積％およびムライト１０〜９０体
積％のうち少なくとも一種の粉末を添加混合し、該混合
粉末をメタノール、トルエンを溶媒にしてボールミルを
用いて湿式混合した後、公知のシート成形用バインダー
を加えてシート化する。このようなグリーンシートを複
数積層して絶縁層成形体を作製する。
【００１９】次に、高誘電体層を形成する。絶縁層成形
体に用いた硼珪酸ガラスに、２０〜７０体積％のＡｌ2
Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種の酸化物粉末と、Ｍｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃ
ｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち
少なくとも一種の金属粉末を１〜１０体積％の割合で添
加した混合粉末を作製する。酸化物粉末としては、具体
的には０〜７０体積％のＡｌ2Ｏ3粉末，０〜１０体積％
の石英，０〜１０体積％のムライト，０〜１０体積％の
コージェライトのうち少なくとも一種を添加した混合粉
末であることが望ましい。
体に用いた硼珪酸ガラスに、２０〜７０体積％のＡｌ2
Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種の酸化物粉末と、Ｍｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃ
ｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち
少なくとも一種の金属粉末を１〜１０体積％の割合で添
加した混合粉末を作製する。酸化物粉末としては、具体
的には０〜７０体積％のＡｌ2Ｏ3粉末，０〜１０体積％
の石英，０〜１０体積％のムライト，０〜１０体積％の
コージェライトのうち少なくとも一種を添加した混合粉
末であることが望ましい。
【００２０】この混合粉末に例えば、ブチラールやアク
リル等のバインダーを添加し、さらにトルエン等の溶剤
を添加混合した後、ドクターブレード法等の公知の方法
で厚さ０．０２〜０．０７ｍｍにシート化し、高誘電体
層成形体を作成する。
リル等のバインダーを添加し、さらにトルエン等の溶剤
を添加混合した後、ドクターブレード法等の公知の方法
で厚さ０．０２〜０．０７ｍｍにシート化し、高誘電体
層成形体を作成する。
【００２１】そして、この高誘電体層成形体及び絶縁層
成形体にスルーホールを形成し、Ｃｕペーストを充填す
る。
成形体にスルーホールを形成し、Ｃｕペーストを充填す
る。
【００２２】この後、高誘電体層成形体の上下面に、金
属Ｃｕを９０〜１００重量％、必要に応じてＡｌ2Ｏ3，
ＳｉＯ2，ムライト、コージェライト及びその化合物等
を０〜１０重量％添加含有してなる電極層ペーストを塗
布する。
属Ｃｕを９０〜１００重量％、必要に応じてＡｌ2Ｏ3，
ＳｉＯ2，ムライト、コージェライト及びその化合物等
を０〜１０重量％添加含有してなる電極層ペーストを塗
布する。
【００２３】そして、電極層ペーストが塗布された高誘
電体層成形体を、絶縁層成形体の間に介装し、または、
絶縁層成形体の表面に電極ペーストが塗布された高誘電
体層成形体を配置し、所定圧力で加圧して圧着する。
電体層成形体を、絶縁層成形体の間に介装し、または、
絶縁層成形体の表面に電極ペーストが塗布された高誘電
体層成形体を配置し、所定圧力で加圧して圧着する。
【００２４】この後、加湿した窒素ガス中で、８５０〜
１１００℃において、１〜２時間普通焼成することによ
り、絶縁層間に高誘電体層が１５〜５５μｍの厚み、電
極層が２〜１５μｍ程度の厚みで介装された多層配線基
板及び半導体素子収納用パッケージが得られる。
１１００℃において、１〜２時間普通焼成することによ
り、絶縁層間に高誘電体層が１５〜５５μｍの厚み、電
極層が２〜１５μｍ程度の厚みで介装された多層配線基
板及び半導体素子収納用パッケージが得られる。
【００２５】尚、高誘電体層成形体は、上記のようなシ
ートを複数作製し、これらのシートと電極層を交互に積
層して構成しても良い。このような場合には、静電容量
の向上を図ることができる。
ートを複数作製し、これらのシートと電極層を交互に積
層して構成しても良い。このような場合には、静電容量
の向上を図ることができる。
【００２６】
【作用】本発明のコンデンサ材料では、硼珪酸ガラス
と、１〜１０体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎ
ｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なく
とも一種の金属と、Ａｌ2Ｏ3，石英，コージェライトお
よびムライトのうち少なくとも一種の酸化物を２０〜７
０体積％含有することにより、誘電率を大幅に向上する
ことができる。これは、Ｍｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，
Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少な
くとも一種の金属がガラスと反応せずに材料中に分散す
るからであると考えられる。
と、１〜１０体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎ
ｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なく
とも一種の金属と、Ａｌ2Ｏ3，石英，コージェライトお
よびムライトのうち少なくとも一種の酸化物を２０〜７
０体積％含有することにより、誘電率を大幅に向上する
ことができる。これは、Ｍｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，
Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少な
くとも一種の金属がガラスと反応せずに材料中に分散す
るからであると考えられる。
【００２７】また、この高誘電率のコンデンサ材料は、
多層配線基板及び半導体素子収納用パッケージに同時焼
成による内蔵が可能であり、このような高誘電体層を多
層配線基板及び半導体素子収納用パッケージに内蔵する
ことにより、半導体ＩＣ（集積回路）が外来ノイズや不
要輻射により誤動作を生じることを阻止することができ
る。
多層配線基板及び半導体素子収納用パッケージに同時焼
成による内蔵が可能であり、このような高誘電体層を多
層配線基板及び半導体素子収納用パッケージに内蔵する
ことにより、半導体ＩＣ（集積回路）が外来ノイズや不
要輻射により誤動作を生じることを阻止することができ
る。
【００２８】以下、本発明を次の例で説明する。
【実施例】本発明の多層配線基板を図面を用いて詳細に
説明する。図１は、本発明の多層配線基板の縦断面図を
示している。図において、多層配線基板は、高誘電体層
１１と、この高誘電体層１１を挟持するように積層され
た絶縁層１３より構成されている。高誘電体層１１の上
下には電極層１５が形成されている。
説明する。図１は、本発明の多層配線基板の縦断面図を
示している。図において、多層配線基板は、高誘電体層
１１と、この高誘電体層１１を挟持するように積層され
た絶縁層１３より構成されている。高誘電体層１１の上
下には電極層１５が形成されている。
【００２９】高誘電体層１１は、先ず高誘電体層成形体
を作製することにより得られる。原料粉末として、粒径
３μｍの硼珪酸ガラスと、特定の金属と、Ａｌ2Ｏ3，Ｓ
ｉＯ2，ムライト，コージライト粉末を表１の割合に調
合し、充分に分散混合し、これに公知のバインダーを添
加し、さらにトルエンとアルコールを添加混合した後、
ドクターブレード法によりシート化し、高誘電体層成形
体を得る。硼珪酸ガラスの組成は、ＳｉＯ2が７５重量
％、Ｂ2Ｏ3が１６重量％、Ａｌ2Ｏ3が５重量％、ＭｇＯ
が１重量％、Ｎａ2Ｏが１重量％、Ｋ2Ｏが１重量％、Ｌ
ｉ2Ｏが１重量％を用いた。
を作製することにより得られる。原料粉末として、粒径
３μｍの硼珪酸ガラスと、特定の金属と、Ａｌ2Ｏ3，Ｓ
ｉＯ2，ムライト，コージライト粉末を表１の割合に調
合し、充分に分散混合し、これに公知のバインダーを添
加し、さらにトルエンとアルコールを添加混合した後、
ドクターブレード法によりシート化し、高誘電体層成形
体を得る。硼珪酸ガラスの組成は、ＳｉＯ2が７５重量
％、Ｂ2Ｏ3が１６重量％、Ａｌ2Ｏ3が５重量％、ＭｇＯ
が１重量％、Ｎａ2Ｏが１重量％、Ｋ2Ｏが１重量％、Ｌ
ｉ2Ｏが１重量％を用いた。
【００３０】
【表１】
【００３１】一方、上記高誘電体層成形体と同様の硼珪
酸ガラス粉末を６０体積％と、フィラーとしてアルミナ
を４０体積％と、バインダーを添加し、さらにトルエン
とアルコールを添加混合した後、ドクターブレード法に
よりシート化し、絶縁層成形体を作製する。そして、こ
の絶縁層成形体及び高誘電体層成形体にスルーホールを
形成し、Ｃｕペーストを充填する。
酸ガラス粉末を６０体積％と、フィラーとしてアルミナ
を４０体積％と、バインダーを添加し、さらにトルエン
とアルコールを添加混合した後、ドクターブレード法に
よりシート化し、絶縁層成形体を作製する。そして、こ
の絶縁層成形体及び高誘電体層成形体にスルーホールを
形成し、Ｃｕペーストを充填する。
【００３２】この後、高誘電体層成形体の上下面に、金
属Ｃｕと、この金属に対してアルミナを２重量％と硼珪
酸ガラスを３重量％含有してなる電極層ペーストをスク
リーン印刷し、厚さ８μｍ程度の電極層を形成する。
属Ｃｕと、この金属に対してアルミナを２重量％と硼珪
酸ガラスを３重量％含有してなる電極層ペーストをスク
リーン印刷し、厚さ８μｍ程度の電極層を形成する。
【００３３】そして、電極層ペーストが塗布された高誘
電体層成形体を、絶縁層成形体の間に介装する。この
後、加湿した窒素，水素混合ガス（還元性雰囲気）中
で、８５０〜１１００℃において、２時間普通焼成する
ことにより、本発明の多層配線基板を得る。
電体層成形体を、絶縁層成形体の間に介装する。この
後、加湿した窒素，水素混合ガス（還元性雰囲気）中
で、８５０〜１１００℃において、２時間普通焼成する
ことにより、本発明の多層配線基板を得る。
【００３４】尚、上記実験では、電極形状を２５ｍｍ×
２５ｍｍ×６μｍとし、高誘電体層の厚み２５μｍと
し、この高誘電体層の両側に金属Ｒｅからなる厚さ５μ
ｍの電極層を形成した。また、測定はＬＣＲメータ
（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１００ＭＨ
ｚ，１．０Ｖｒｓｍの条件で２５℃における静電容量を
測定し、この静電容量から２５℃における比誘電率を測
定した。
２５ｍｍ×６μｍとし、高誘電体層の厚み２５μｍと
し、この高誘電体層の両側に金属Ｒｅからなる厚さ５μ
ｍの電極層を形成した。また、測定はＬＣＲメータ
（Ｙ．Ｈ．Ｐ４２８４Ａ）を用いて行い、１００ＭＨ
ｚ，１．０Ｖｒｓｍの条件で２５℃における静電容量を
測定し、この静電容量から２５℃における比誘電率を測
定した。
【００３５】さらに、本発明者は、コンデンサ材料にお
ける金属の添加量を１０体積％よりも多く添加する実験
を行ったが、上記量を越えると急激に絶縁抵抗が低下
し、ショートするものが多くなり、比誘電率を測定する
ことができなくなった。
ける金属の添加量を１０体積％よりも多く添加する実験
を行ったが、上記量を越えると急激に絶縁抵抗が低下
し、ショートするものが多くなり、比誘電率を測定する
ことができなくなった。
【００３６】尚、上記実施例では、多層配線基板につい
て説明したが、半導体素子収納用パッケージもほぼ同様
の方法で形成することができる。また、Ｍｏ，Ｗ等の金
属は酸化物の形で添加しても同様の効果を得ることがで
きる。
て説明したが、半導体素子収納用パッケージもほぼ同様
の方法で形成することができる。また、Ｍｏ，Ｗ等の金
属は酸化物の形で添加しても同様の効果を得ることがで
きる。
【００３７】尚、半導体素子収納用パッケージとして
は、図２〜図７に示すような構成がある。図２〜図６は
ピングリッドアレイ（ＰＧＡ）タイプのパッケージであ
り、図７はフラットパッケージである。
は、図２〜図７に示すような構成がある。図２〜図６は
ピングリッドアレイ（ＰＧＡ）タイプのパッケージであ
り、図７はフラットパッケージである。
【００３８】図２のパッケージは、半導体素子２１の下
面と上側電極層２３が導体材料で接続されており、下側
電極層２５はスルーホールにより半導体素子２１と接続
されている。
面と上側電極層２３が導体材料で接続されており、下側
電極層２５はスルーホールにより半導体素子２１と接続
されている。
【００３９】図３のパッケージは、半導体素子２１の下
方には、高誘電体層２７と電極層２９が交互に積層され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。このパッケージでは、最
下層に絶縁層が形成されていない。
方には、高誘電体層２７と電極層２９が交互に積層され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。このパッケージでは、最
下層に絶縁層が形成されていない。
【００４０】図４のパッケージは、半導体素子２１の下
方には、高誘電体層２７の上下に電極層２９が形成され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
方には、高誘電体層２７の上下に電極層２９が形成され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
【００４１】図５のパッケージは、半導体素子２１の下
方には、高誘電体層２７の上下に電極層２９が形成され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続され、さらに、ピン３１が下面に固定
され、これらのピン３１には、電極層２９と接触しない
状態で通過したスルーホールが接続されている。
方には、高誘電体層２７の上下に電極層２９が形成され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続され、さらに、ピン３１が下面に固定
され、これらのピン３１には、電極層２９と接触しない
状態で通過したスルーホールが接続されている。
【００４２】図６のパッケージは、高誘電体層２７と電
極層２９が交互に積層されており、これらの電極層２９
はスルーホールにより半導体素子２１と接続され、さら
に、半導体素子２１はヒートシンク３３に固定されてい
る。
極層２９が交互に積層されており、これらの電極層２９
はスルーホールにより半導体素子２１と接続され、さら
に、半導体素子２１はヒートシンク３３に固定されてい
る。
【００４３】図７のパッケージは、フラットパッケージ
であり、高誘電体層２７と電極層２９が交互に積層され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
であり、高誘電体層２７と電極層２９が交互に積層され
ており、これらの電極層２９はスルーホールにより半導
体素子２１と接続されている。
【００４４】
【発明の効果】以上詳述した通り、本発明のコンデンサ
材料では、硼珪酸ガラスと、１〜１０体積％のＭｏ，
Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐ
ｄ，Ａｕ，Ａｇのうち少なくとも一種の金属と、Ａｌ2
Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種の酸化物を２０〜７０体積％含有することに
より、比誘電率を大幅に向上することができる。
材料では、硼珪酸ガラスと、１〜１０体積％のＭｏ，
Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐ
ｄ，Ａｕ，Ａｇのうち少なくとも一種の金属と、Ａｌ2
Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種の酸化物を２０〜７０体積％含有することに
より、比誘電率を大幅に向上することができる。
【００４５】さらに、この高誘電率のコンデンサ材料
は、多層配線基板及び半導体素子収納用パッケージに同
時焼成による内蔵が可能であり、このような高誘電体層
を多層配線基板及び半導体素子収納用パッケージに内蔵
することにより、半導体ＩＣ（集積回路）が外来ノイズ
や不要輻射により誤動作を生じることを阻止することが
できる。
は、多層配線基板及び半導体素子収納用パッケージに同
時焼成による内蔵が可能であり、このような高誘電体層
を多層配線基板及び半導体素子収納用パッケージに内蔵
することにより、半導体ＩＣ（集積回路）が外来ノイズ
や不要輻射により誤動作を生じることを阻止することが
できる。
【図１】本発明の多層配線基板を示す縦断面図である。
【図２】本発明の半導体素子収納用パッケージの実施例
を示す縦断面図である。
を示す縦断面図である。
【図３】本発明の半導体素子収納用パッケージの他の実
施例を示す縦断面図である。
施例を示す縦断面図である。
【図４】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
他の実施例を示す縦断面図である。
【図５】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
他の実施例を示す縦断面図である。
【図６】本発明の半導体素子収納用パッケージのさらに
他の実施例を示す縦断面図である。
他の実施例を示す縦断面図である。
【図７】本発明のフラット型の半導体素子収納用パッケ
ージの実施例を示す縦断面図である。
ージの実施例を示す縦断面図である。
１１，２７ 高誘電体層 １３ 絶縁層 １５，２３，２５，２９ 電極層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｃ
Claims (3)
- 【請求項１】 一対の電極層によって挟持され、硼珪酸ガ
ラスと、１〜１０体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃ
ｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち
少なくとも一種の金属と、２０〜７０体積％のＡｌ
2Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種の酸化物とを含有することを特徴とするコン
デンサ材料。 - 【請求項２】 高誘電体層を一対の電極層により挟持し、
さらにこれをガラスセラミックスからなる絶縁層に設け
てなる多層配線基板であって、前記高誘電体層が、硼珪
酸ガラスと、１〜１０体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，
Ｃｏ，Ｎｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのう
ち少なくとも一種の金属と、２０〜７０体積％のＡｌ2
Ｏ3，石英，コージェライトおよびムライトのうち少な
くとも一種の酸化物とを含有することを特徴とする多層
配線基板。 - 【請求項３】 高誘電体層を一対の電極層により挟持し、
さらにこれをガラスセラミックスからなる絶縁層に設け
てなり、半導体素子の収容部を有する半導体素子収納用
パッケージであって、前記高誘電体層が、硼珪酸ガラス
と、１〜１０体積％のＭｏ，Ｗ，Ｒｅ，Ｆｅ，Ｃｏ，Ｎ
ｉ，Ｃｕ，Ｒｈ，Ｐｔ，Ｐｄ，Ａｕ，Ａｇのうち少なく
とも一種の金属と、２０〜７０体積％のＡｌ2Ｏ3，石
英，コージェライトおよびムライトのうち少なくとも一
種の酸化物とを含有することを特徴とする半導体素子収
納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01701095A JP3329974B2 (ja) | 1995-02-03 | 1995-02-03 | コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01701095A JP3329974B2 (ja) | 1995-02-03 | 1995-02-03 | コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213271A JPH08213271A (ja) | 1996-08-20 |
| JP3329974B2 true JP3329974B2 (ja) | 2002-09-30 |
Family
ID=11932040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01701095A Expired - Fee Related JP3329974B2 (ja) | 1995-02-03 | 1995-02-03 | コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3329974B2 (ja) |
-
1995
- 1995-02-03 JP JP01701095A patent/JP3329974B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08213271A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6582541B2 (en) | Monolithic ceramic substrate, manufacturing and designing methods therefor, and electronic device | |
| JP3680713B2 (ja) | 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品 | |
| JP3528037B2 (ja) | ガラスセラミック基板の製造方法 | |
| JP3709752B2 (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
| JP2002198660A (ja) | 回路基板及びその製造方法 | |
| JP2763478B2 (ja) | コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JP3329974B2 (ja) | コンデンサ材料および多層配線基板並びに半導体素子収納用パッケージ | |
| JP3955389B2 (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JP2007173651A (ja) | 積層セラミックコンデンサ、コンデンサ内蔵多層配線基板、および積層電子装置 | |
| JP3273112B2 (ja) | 多層配線基板および半導体素子収納用パッケージ | |
| JP3716088B2 (ja) | 配線基板 | |
| JP3559407B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JPS62244631A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP2598706B2 (ja) | コンデンサ内蔵キャリア基板 | |
| JPH1153940A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| JP3347583B2 (ja) | 配線基板の実装構造 | |
| JP2000226255A (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| JP3450119B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JP3934910B2 (ja) | 回路基板 | |
| JPH01166599A (ja) | 積層セラミック基板の製造方法 | |
| JP2735746B2 (ja) | 誘電体磁器組成物及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ | |
| JP2752301B2 (ja) | セラミック基板用組成物及びセラミック配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |