JP3326316B2 - 撮像装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＣＤ固体撮像素
子を用いて１画面単位の画像データを得る撮像装置に関
する。

【０００２】

【従来の技術】パーソナルコンピュータやワードプロセ
ッサ等のコンピュータ機器においては、画像データを取
り込む場合に被写体原稿を走査して読み取るイメージス
キャナを用いることがよく知られているが、近年では、
立体的な被写体にも対応できるＣＣＤ固体撮像素子を用
いた撮像装置を利用することが考えられている。その場
合、撮像装置は、コンピュータ機器によって動作が制御
されることになり、コンピュータ機器からの要求に応答
して画像データを１画面単位で取り出すように構成され
る。

【０００３】図６は、ＣＣＤ固体撮像素子を用いて１画
面単位で画像データを取り出すようにした撮像装置の構
成を示すブロック図で、図７は、その動作を説明するタ
イミング図である。ＣＣＤ固体撮像素子１は、行列配置
された複数の受光画素を有し、照射される被写体映像に
応じて発生する情報電荷を各受光画素にそれぞれ蓄積す
る。このＣＣＤ１は、例えば、フレームトランスファ方
式であり、図８に示すように、撮像部から蓄積部まで連
続する複数の垂直シフトレジスタ１ｖ、各垂直シフトレ
ジスタ１ｖの出力側に配置される水平シフトレジスタ１
ｈ及びこの水平シフトレジスタ１ｈの出力側に配置され
る出力部１ｄより構成される。撮像部では、垂直シフト
レジスタ１ｖが電気的に分離されて複数の受光画素が形
成され、光電変換によって発生する情報電荷が各受光画
素に蓄積される。撮像部の各受光画素に蓄積される情報
電荷は、フレーム転送クロックφf及びこれに対応した
垂直転送クロックφvによって各垂直シフトレジスタ１
ｖ内を撮像部から蓄積部へ転送されて一時的に蓄積され
る。蓄積部に蓄積された情報電荷は、垂直転送クロック
φvによって各垂直シフトレジスタ１ｖから水平シフト
レジスタ１ｈの各ビットへ１行単位で転送され、同時
に、水平転送クロックφhによって水平シフトレジスタ
１ｈから出力部１ｄへ１行毎にシリアルに転送される。
出力部１ｄへ転送された情報電荷は、１ビット毎に容量
に蓄積されることで、電荷量が電圧値に変換され、映像
信号Ｙ0(t)として出力される。このとき、出力部１ｄで
は、容量に蓄積された情報電荷が水平転送クロックφh
に同期したリセットクロックφrに応答してドレインへ
排出される。また、ＣＣＤ１は、撮像部に発生する過剰
な情報電荷を基板側へ吸収させる、いわゆる縦型オーバ
ーフロードレイン構造を有しており、撮像部に蓄積され
る情報電荷は、基板クロックφbによって基板側への排
出が可能になっている。

【０００４】ドライバ回路２は、タイミング制御回路３
によって生成される多相フレーム転送クロックφf及び
垂直転送クロックφvを昇圧し、ＣＣＤ１の撮像部及び
蓄積部へ供給する。同時に、タイミング制御回路３によ
って生成される基板クロックφbを昇圧し、ＣＣＤ１の
基板へ供給する。タイミング制御回路３は、外部のコン
ピュータ機器から与えられる起動信号ＴＧによって起動
し、一定周期の基準クロックに基づいてフレーム転送ク
ロックφf、垂直転送クロックφv、水平転送クロックφ
h及びリセットクロックφr、さらに、基板クロックφb
を生成する。基板クロックφbは、ＣＣＤ１の撮像部の
情報電荷を排出させるものであり、起動信号ＴＧに応答
して立ち上げられる。フレーム転送クロックφfは、Ｃ
ＣＤ１の撮像部の情報電荷を１画面単位で蓄積部へ高速
に転送するものであり、基板クロックφbの立ち下がり
から一定の期間Ｌだけ遅れて起動される。この期間Ｌ
は、ＣＣＤ１の撮像部の各受光画素に情報電荷を蓄積す
る期間であり、ＣＣＤ１の露光状態をコンピュータ機器
側で判定して最適な状態に設定される。また、フレーム
転送クロックφfは、基板クロックφbが立ち上げられて
いる期間に、転送動作を伴うことなくクロッキングさ
れ、撮像部の情報電荷が基板側へ排出されやすいように
している。垂直転送クロックφvは、フレーム転送クロ
ックφfによって撮像部から転送される情報電荷を蓄積
部へ取り込むと共に、蓄積部から１行単位で水平転送部
へ転送するものである。この垂直転送クロックφvは、
フレーム転送クロックφfと共に基板クロックφbの立ち
下がりから一定の期間Ｌだけ遅れた起動され、その後に
一定の周期でライン送りパルスを発生する。水平転送ク
ロックφhは、蓄積部から水平転送部に１行単位で転送
される情報電荷を順次出力部側へ転送するものであり、
垂直転送クロックφvのライン送りパルスに応答して起
動される。そして、リセットクロックφrは、ＣＣＤ１
の出力部に蓄積される情報電荷を排出させるものであ
り、水平転送クロックφhと同一の周期で、位相をずら
して立ち上げられる。これにより、期間Ｌの間に撮像部
の各受光画素に蓄積される情報電荷は、１画面単位で撮
像部から蓄積部へ転送された後に、蓄積部から１行単位
で水平転送部を介して順次転送出力される。

【０００５】信号処理回路４は、ＣＣＤ１から出力され
る画像信号Ｙ0(t)を取り込み、サンプルホールド、自動
利得制御（ＡＧＣ）等の処理を施した後、カラー画像の
場合には、色分離、色差マトリクスや平衡変調等の処理
を施す。さらに、垂直走査及び水平走査のタイミングを
決定する同期信号を付加し、輝度成分、色成分及び同期
信号を含む画像信号Ｙ1(t)を生成する。例えば、サンプ
ルホールド処理においては、基準レベルと信号レベルと
が一定の周期で交互に繰り返される画像信号Ｙ0(t)か
ら、各レベルの差のみが取り出され、ＡＧＣ処理では、
画像信号Ｙ1(t)の平均レベルを適正な範囲に納めるよう
に画像信号Ｙ0(t)に対する利得が調整される。Ａ／Ｄ変
換回路５は、アナログ信号処理回路４から出力される画
像信号Ｙ1(t)をアナログ信号処理回路４の処理動作（Ｃ
ＣＤ１の出力動作）に同期してアナログ／デジタル変換
し、ＣＣＤ１の各受光画素に対応した画像データＤ1(n)
を生成する。このように生成された画像データＤ(n)が
１行単位で順次コンピュータ機器に転送される。

【０００６】

【発明が解決しようとする課題】コンピュータ機器に画
像データＤ(n)を供給する撮像装置においては、コンピ
ュータ機器からの撮像命令を受けて各部が起動され、画
像データＤ(n)を１画面単位で取り出すように構成され
ている。通常、撮像装置側では、消費電力を低減するた
め、コンピュータ機器から起動信号ＴＧが与えられるま
での間は、各回路ブロックへの電源供給が停止されて待
機状態となっいる。そこで、起動信号ＴＧを受ると、各
回路ブロックに対して電源供給が開始されて待機状態か
ら動作状態に立ち上げられる。

【０００７】ＣＣＤ１を駆動する場合、基板電位の制御
やフレーム転送動作、垂直転送駆動で高い電圧が必要と
なる。例えば、タイミング制御回路３や信号処理回路４
が０Ｖ〜５Ｖの範囲で動作するのに対し、ＣＣＤ１のフ
レーム転送動作及び垂直転送駆動では−７Ｖ〜５Ｖの範
囲で変化するクロックが用いられ、また、ＣＣＤ１の出
力部には、接地電位に対して１５Ｖの電位が供給され
る。このような高い電圧で動作するドライバ回路２を含
む撮像装置の場合、各回路ブロックでの消費電力が大き
いため、コンピュータ側からの起動信号ＴＧを受けて動
作するときには、最初に電源から取り出される突入電流
が大きくなる。従って、撮像装置の各回路ブロックが突
入電流の影響を受けやすくなり、誤動作を招く要因とな
っている。また、突入電流のピークが大きくなる場合に
は、その分の耐圧の確保が必要となるため、回路設計上
の制限が多くなる。

【０００８】そこで本発明は、撮像装置の起動時に流れ
る突入電流を低減し、装置の各回路ブロックへの影響を
低減することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、複数の受光画素が行列配置され、被写体映像に応じ
た情報電荷を１画面単位で蓄積する固体撮像素子と、こ
の固体撮像素子の各受光画素に蓄積される情報電荷を１
行ずつ垂直方向に転送した後、水平方向に転送して順次
出力する駆動回路と、一定周期の基準クロックに従って
上記固体撮像素子の垂直走査及び水平走査の各タイミン
グを決定するタイミング制御回路と、上記固体撮像素子
の出力を受けて所定の映像信号を生成する信号処理回路
と、を備え、上記駆動回路、上記タイミング制御回路及
び上記信号処理回路が、それぞれ所定の時間間隔を空け
て待機状態から動作状態に順次立ち上げられることにあ
る。

【００１０】これにより、消費電力の大きい駆動回路の
起動するタイミングがタイミング制御回路や信号処理回
路の起動するタイミングとずれるため、撮像装置を起動
したときに消費電流は段階的に増加することになる。従
って、突入電流のピーク値が低減される。

【００１１】

【発明の実施の形態】図１は、本発明の撮像装置の構成
を示すブロック図である。ＣＣＤ固体撮像素子１１は、
複数の受光画素が行列配置され、各受光画素に被写体映
像に対応した情報電荷を蓄積する。このＣＣＤ１は、例
えば図６と同様のフレーム転送方式であり、撮像部に蓄
積される情報電荷を１画面単位で蓄積部へ転送した後、
水平転送部を介して１行単位で転送出力することによ
り、画像信号Ｙ0(t)を出力する。ＣＣＤ１に対しては、
装置に内蔵される電源回路１２から第２の電源電位Ｖd2
が供給され、装置の外部の電力源から第１の接地電位Ｖ
g1が供給される。

【００１２】電源回路１２は、２つのダイオード１２
ａ、１２ｂ及び２つのコンデンサ１２ｃ、１２ｄにより
構成される。第１及び第２のダイオード１２ａ、１２ｂ
が直列に接続され、第１のダイオード１２ａのアノード
側に第１の電源電位Ｖd1が印加され、第２のダイオード
１２ｂのカソード側に第１のコンデンサ１２ｃを介して
第１の接地電位Ｖg1が印加される。第１のダイオード１
２ａと第２のダイオード１２ｂとの接続点に第２のコン
デンサ１２ｄを介して第１の駆動クロックφd1が印加さ
れ、第２のダイオード１２ｂと第１のコンデンサ１２ｃ
との接続点から第２の電源電位Ｖd2が取り出され、ＣＣ
Ｄ１１に供給される。ドライバ回路１３は、タイミング
制御回路１５により生成されるフレーム転送クロックφ
f、垂直転送クロックφv及び基板クロックφbを昇圧
し、ＣＣＤ１１の各部に供給する。同時に、タイミング
制御回路１４により生成される第１の駆動クロックφd1
を昇圧し、電源回路１２に供給する。このドライバ回路
１３に対しては、装置の外部の電力源から第１の電源電
位Ｖd1が供給され、装置に内蔵される昇圧回路１４から
第２の接地電位Ｖg2が供給される。これによりドライバ
回路１３は、第２の接地電位Ｖg2から第１の電源電位Ｖ
d1の間で動作する。昇圧回路１４は、３つのダイオード
１４ａ、１４ｂ、１４ｃ及び３つのコンデンサ１４ｄ、
１４ｅ、１４ｆにより構成される。第１乃至第３のダイ
オード１４ａ、１４ｂ、１４ｃが直列に接続され、第１
のダイオード１４ａのアノード側に第１のコンデンサ１
４ｄを介して第１の接地電位Ｖg1が印加され、第３のダ
イオード１４ｃのカソード側に第１の接地電位Ｖg1が印
加される。第２のダイオード１４ｂと第３のダイオード
１４ｃとの接続点に第２のコンデンサ１４ｅを介して第
２の駆動クロックφd2が印加され、第１のダイオード１
４ａと第２のダイオード１４ｂとの接続点に第３のコン
デンサ１４ｆを介して第２の駆動クロックφd2の反転ク
ロックが印加される。そして、第１のダイオード１４ａ
と第１のコンデンサ１４ｄとの接続点から第２の接地電
位Ｖg2がとりだされ、ドライバ回路１３に供給される。

【００１３】タイミング制御回路１５は、コンピュータ
機器から与えられる起動信号ＴＧによって起動し、一定
周期の基準クロックに基づいてフレーム転送クロックφ
f、垂直転送クロックφv、水平転送クロックφhリセッ
トクロックφr及び基板クロックφbを生成する。同時
に、垂直転送クロックφvに同期した第１及び第２の駆
動クロックφd1、φd2を生成する。ここで、基板クロッ
クφb、フレーム転送クロックφf、垂直転送クロックφ
v、水平転送クロックφh及びリセットクロックφrは、
図２に示すように、図６に示すタイミング制御回路３に
よって生成されるものと同一であり、期間Ｌの間に撮像
部の各受光画素に蓄積される情報電荷が、１画面単位で
撮像部から蓄積部へ転送された後、蓄積部から１行単位
で水平転送部を介して順次転送出力されるように構成さ
れる。第１の駆動クロックφd1は、電源回路１２を駆動
してＣＣＤ１１用の第２の電源電位Ｖd2を生成するもの
であり、垂直転送クロックφvのライン送りパルスに同
期して立ち上げられる。この第１の駆動クロックφd1の
立ち上がりから立ち下がりまでの期間は、ＣＣＤ１１の
水平走査のブランキング期間内に納まるように設定され
る。第２の駆動クロックφd2は、昇圧回路１４を駆動し
てドライバ回路１３用の第２の接地電位Ｖg2を生成する
ものであり、ＣＣＤ１１の水平走査のタイミングに同期
して立ち上がり及び立ち下がりを繰り返す。そして、フ
レーム転送クロックφfがクロッキングされる間には、
周波数が高く切り換えられ、ドライバ回路１３での電力
不足が生じないようにしている。一対のバッファ回路１
６ａ、１６ｂは、タイミング制御回路１５によって生成
される第２の駆動クロックφd2及びその反転クロックを
受け、昇圧回路１４を駆動する。即ち、タイミング制御
回路１５は、出力クロックの駆動能力が小さいため、タ
イミング制御回路１５とは別にバッファ回路１６ａ、１
６ｂが設けられ、昇圧回路１４を確実に駆動できるよう
にしている。

【００１４】信号処理回路１７は、ＣＣＤ１から出力さ
れる画像信号Ｙ0(t)を取り込み、サンプルホールド、ガ
ンマ補正等の各種の処理を施し、所定のフォーマットに
従う画像信号Ｙ1(t)として出力する。この信号処理回路
１７における信号処理自体は、図６に示す信号処理回路
４と同一である。そして、Ａ／Ｄ変換回路１８は、信号
処理回路１７から出力される画像信号Ｙ1(t)を取り込
み、信号処理回路１７の信号処理動作に同期して画像信
号Ｙ1(t)をアナログ／デジタル変換することにより、Ｃ
ＣＤ１１の各受光画素に対応した画像データＤ(t)を生
成する。リファレンス回路１９は、Ａ／Ｄ変換回路１８
に対し、画像信号Ｙ1(t)のダイナミックレンジに対応し
た２種類のリファレンス電位を供給する。

【００１５】タイミング制御回路１５、バッファ回路１
６、信号処理回路１７、Ａ／Ｄ変換回路１８及びリファ
レンス回路１９については、同一の半導体基板上に集積
化されて撮像制御用の集積回路素子２０として形成され
る。そして、この集積回路素子２０は、第１の電源電位
Ｖd1と第１の接地電位Ｖg1とを受けて動作するように設
定される。これにより、ＣＣＤ１１を含む全ての回路ブ
ロックを第１の電源電位Ｖd1及び第１の接地電位Ｖg1の
単一電源によって動作させることができるようになる。
この集積回路素子２０には、タイミング制御回路１５へ
の基準クロックＣＬＫの入力を制御する第１のゲート回
路２０ｂと、タイミング制御回路１５からドライバ回路
１３への第１の駆動クロックφd1の入力を制御する第２
のゲート回路とが設けられる。そして、第１のゲート回
路２０ｂが第１の起動制御信号ＰＳ１の立ち上がりによ
って基準クロックＣＬＫの入力を許可し、第２のゲート
回路２０ａが第４の起動制御信号ＰＳ４の立ち上がりに
よって第１の駆動クロックφd1の入力を許可する。さら
に、第２の起動制御信号ＰＳ２によってリファレンス回
路１９が起動され、第３の起動制御信号ＰＳ３によって
信号処理回路１７が起動される。これらの第１乃至第４
の起動制御信号ＰＳ１〜ＰＳ４は、起動信号ＴＧと共に
コンピュータ機器側から供給されるものであり、図３に
示すように、互いに一定の時間間隔をおいて段階的に立
ち上げられる。これにより、撮像を開始する際には、タ
イミング制御回路１５、Ａ／Ｄ変換回路１８、信号処理
回路１７、ドライバ回路１３が順に起動されることにな
るため、装置で消費される電流も段階的に増加すること
になる。従って、図３に破線で示すように、全ての回路
が同時に立ち上げられたときに比べて突入電流のピーク
値を小さくすることができる。尚、以上の起動制御信号
ＰＳ１〜ＰＳ４については、周知の遅延回路を用いるこ
とにより、撮像装置の内部、あるいは、集積回路素子２
０の内部で生成することも可能である。

【００１６】図４は、昇圧回路１４の動作を説明する波
形図である。ここでは、第１の電源電位Ｖd1が５Ｖ、第
１の接地電位Ｖg1が０Ｖの場合を説明する。タイミング
制御回路１５が０Ｖから５Ｖの間で動作するため、第２
の駆動クロックφd2の波高値は５Ｖとなる。そこで、第
２の駆動クロックφd2が印加される第２のダイオード１
４ｂと第３のダイオード１４ｃとの接続点Ａの電位は、
第３のダイオード１４ｃによって最高電位が０Ｖにクラ
ンプされるため、第２の駆動クロックφd2と同一の位相
で−５Ｖから０Ｖの間で変化する。さらに、第２の駆動
クロックφd2の反転クロックが印加される第１のダイオ
ード１４ａと第２のダイオード１４ｂとの接続点Ｂの電
位は、接続点Ａの電位変化及び第２のダイオード１４ｂ
によるクランプ動作により、最高電位が−５Ｖにクラン
プされるため、第２の駆動クロックφd2とは逆の位相で
−１０Ｖから−５Ｖの間で変化する。そして、第１のダ
イオード１４ａと第１のコンデンサ１４ｄの接続点から
取り出される第２の接地電位Ｖg2は、第１のコンデンサ
１４ｄの平滑作用によって、約−１０Ｖとなる。通常の
動作においては、ダイオードの閾値分の電圧降下や、ド
ライバ回路１３の駆動負荷による損失が生じるため、８
Ｖ程度となる。実際に動作させる回路の場合、第２の接
地電位Ｖg2を目的の値とするようにしてダイオードの閾
値や駆動能力、コンデンサの容量等を設定すればよい。

【００１７】図５は、電源回路１２の動作を説明する波
形図である。ここでは、第１の電源電位Ｖd1が５Ｖ、昇
圧回路１４から供給される第２の接地電位Ｖg2が−１０
Ｖの場合を説明する。ドライバ回路１３が−１０Ｖから
５Ｖの間で動作するため、第１の駆動クロックφd1は、
波高値が１５Ｖまで昇圧されて電源回路１２に供給され
る。昇圧された第１の駆動クロックφd1が印加される第
１のダイオード１２ａと第２のダイオード１２ｂとの接
続点Ｃの電位は、第１のダイオード１４ｃによって最低
電位が５Ｖにクランプされるため、第１の駆動クロック
φd1と同一の位相で５Ｖから２０Ｖの間で変化する。そ
して、第２のダイオード１２ｂと第１のコンデンサ１２
ｃとの接続点から取り出される第２の電源電位Ｖd2は、
第１のコンデンサ１２ｃの平滑作用によって、約２０Ｖ
となる。通常の動作においては、昇圧回路１４と同様
に、ダイオードの閾値分の電圧降下や、ＣＣＤ１１の駆
動負荷による損失が生じるため、１５Ｖ程度となる。こ
の昇圧回路１２においても、実際に動作させる回路の場
合、第２の電源電位Ｖd2を目的の値とするようにしてダ
イオードの閾値や駆動能力、コンデンサの容量等を設定
すればよい。

【００１８】

【発明の効果】本発明によれば、各種の回路で構成され
る撮像装置を各回路ブロック毎に立ち上がりのタイミン
グをずらすようにしたことで、起動時の突入電流のピー
ク値を低くすることができる。従って、急峻に立ち上が
る突入電流の影響が各回路ブロックに及びにくくなり、
回路動作を安定させることができる。

【００１９】また、タイミング制御回路や信号処理回路
をワンチップ構成とし、この集積回路素子に対して段階
的立ち上げられる起動制御信号を与えるようにしている
ため、段階的に起動させるようにするための各回路ブロ
ックの接続が簡略化される。

【図面の簡単な説明】

【図１】本発明の撮像装置の構成を示すブロック図であ
る。

【図２】本発明の撮像装置の動作を説明するタイミング
図である。

【図３】本発明の撮像装置を起動する起動制御信号の波
形図である。

【図４】昇圧回路の動作を説明する波形図である。

【図５】電源回路の動作を説明する波形図である。

【図６】従来の撮像装置の構成を示すブロック図であ
る。

【図７】従来の撮像装置の動作を説明するタイミング図
である。

【図８】フレーム転送方式のＣＣＤ固体撮像装置の構成
を示す模式図である。

【符号の説明】

１、１１ ＣＣＤ固体撮像素子 ２、１３ ドライバ回路 ３、１５ タイミング制御回路 ４、１７ 信号処理回路 ５、１８ Ａ／Ｄ変換回路 １２ 電源回路 １２ａ、１２ｂ ダイオード １２ｃ、１２ｄ コンデンサ １４ 昇圧回路 １４ａ〜１４ｃ ダイオード １４ｄ〜１４ｆ コンデンサ １６ａ、１６ｂ バッファ回路 １９ リファレンス回路 ２０ 集積回路素子

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/335 H04N 5/225 - 5/228

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 複数の受光画素が行列配置され、被写体
   映像に応じた情報電荷を１画面単位で蓄積する固体撮像
   素子と、駆動クロックに従って動作し、上記固体撮像素
   子の各受光画素に蓄積される情報電荷を１行ずつ垂直方
   向に転送した後、水平方向に転送して順次出力する駆動
   回路と、一定周期の基準クロックに従って上記固体撮像
   素子の垂直走査及び水平走査の各タイミングを決定する
   と共に駆動クロックを生成するタイミング制御回路と、
   上記固体撮像素子の出力を受けて所定の映像信号を生成
   する信号処理回路と、を備え、上記タイミング制御回路
   への上記基準クロックの供給開始タイミングに対して上
   記駆動回路への上記駆動クロックの供給開始タイミング
   をずらすと共に、上記タイミング制御回路への上記基準
   クロックの供給開始タイミング及び上記駆動回路への上
   記駆動クロックの供給開始タイミングに対して上記信号
   処理回路の起動タイミングをずらし、上記タイミング制
   御回路、上記信号処理回路及び上記駆動回路をそれぞれ
   所定の時間間隔を空けて順次起動することを特徴とする
   撮像装置。
2. 【請求項２】 上記タイミング制御回路への基準クロッ
   クの入力を制御する第１のゲート回路と、上記タイミン
   グ制御回路から上記駆動回路への駆動クロックの入力を
   制御する第２のゲート回路とを含み、上記第２のゲート
   回路が上記第１のゲート回路に対して一定の時間遅れた
   タイミングで開けられることを特徴する請求項１に記載
   の撮像装置。