JP3324203B2 - 複数個の可飽和リアクトルのリセット制御回路 - Google Patents
複数個の可飽和リアクトルのリセット制御回路Info
- Publication number
- JP3324203B2 JP3324203B2 JP14242593A JP14242593A JP3324203B2 JP 3324203 B2 JP3324203 B2 JP 3324203B2 JP 14242593 A JP14242593 A JP 14242593A JP 14242593 A JP14242593 A JP 14242593A JP 3324203 B2 JP3324203 B2 JP 3324203B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- saturable
- control circuit
- saturable reactor
- saturable reactors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、磁気パルス圧縮回路等
を構成する複数個の可飽和リアクトルを同時にリセット
するリセット制御回路に関する。
を構成する複数個の可飽和リアクトルを同時にリセット
するリセット制御回路に関する。
【０００２】
【従来の技術】例えば、エキシマレーザ、銅蒸気レーザ
等のパルスレーザ装置では、レーザ管に急峻な高エネル
ギーパルスを供給するため、一般に、図１に示すような
磁気パルス圧縮回路（励起回路）を用いて急峻な短パル
スを形成している。このような励起回路には、複数個の
可飽和リアクトルが使用されているが、この可飽和リア
クトルは図２（ａ）のＢーＨ曲線に示すようにリアクト
ルが飽和する不飽和領域Ｐから飽和領域Ｑに達するまで
インダクタンスが大きく、該可飽和リアクトルは電圧
〔図２（ｂ），Ｖ〕を保持し、飽和領域Ｑに達するとリ
アクトルは飽和状態となり前記電圧Ｖを保持することが
できず、その役割は消滅してしまうものである。そこ
で、再度、可飽和リアクトルとして使用するために、飽
和領域Ｑの飽和状態から、不飽和状態へと磁束を移動さ
せるリセット制御が必要となる。
等のパルスレーザ装置では、レーザ管に急峻な高エネル
ギーパルスを供給するため、一般に、図１に示すような
磁気パルス圧縮回路（励起回路）を用いて急峻な短パル
スを形成している。このような励起回路には、複数個の
可飽和リアクトルが使用されているが、この可飽和リア
クトルは図２（ａ）のＢーＨ曲線に示すようにリアクト
ルが飽和する不飽和領域Ｐから飽和領域Ｑに達するまで
インダクタンスが大きく、該可飽和リアクトルは電圧
〔図２（ｂ），Ｖ〕を保持し、飽和領域Ｑに達するとリ
アクトルは飽和状態となり前記電圧Ｖを保持することが
できず、その役割は消滅してしまうものである。そこ
で、再度、可飽和リアクトルとして使用するために、飽
和領域Ｑの飽和状態から、不飽和状態へと磁束を移動さ
せるリセット制御が必要となる。
【０００３】このリセット制御は、図２（ａ），（ｂ）
に示すように、リセット時に可飽和リアクトル磁芯内の
飽和磁束Φを打ち消す方向に磁束Φｃが発生するリセッ
ト電流Ｉｃを流すリセット制御回路によって行われてい
るが、このリセット制御回路にはゲート時に主回路電圧
Ｖの印加による（ＮＣ／Ｎ）×Ｖ〔Ｎ：主回路側ゲート
巻線（ｎ）の巻数，ＮＣ：リセット巻線（ｎｃ）の巻
数〕の電圧が誘起され、図１に示すような複数個の可飽
和リアクトルを使用する回路装置にあっては、リセット
用直流電源を共通にしたリセット制御回路では他の可飽
和リアクトルのリセット量及びリセット用直流電源に悪
影響を与えるので、夫々の可飽和リアクトルに対応した
数の独立した直流電流Ｅ1，Ｅ2，Ｅ3が必要であった。
に示すように、リセット時に可飽和リアクトル磁芯内の
飽和磁束Φを打ち消す方向に磁束Φｃが発生するリセッ
ト電流Ｉｃを流すリセット制御回路によって行われてい
るが、このリセット制御回路にはゲート時に主回路電圧
Ｖの印加による（ＮＣ／Ｎ）×Ｖ〔Ｎ：主回路側ゲート
巻線（ｎ）の巻数，ＮＣ：リセット巻線（ｎｃ）の巻
数〕の電圧が誘起され、図１に示すような複数個の可飽
和リアクトルを使用する回路装置にあっては、リセット
用直流電源を共通にしたリセット制御回路では他の可飽
和リアクトルのリセット量及びリセット用直流電源に悪
影響を与えるので、夫々の可飽和リアクトルに対応した
数の独立した直流電流Ｅ1，Ｅ2，Ｅ3が必要であった。
【０００４】なお、図１に示す磁気パルス圧縮回路は、
はぼ同時に飽和する可飽和リアクトルＳＲ１，ＳＲ２，
ＳＲ３により、スイッチ（ＳＷ）の投入によって共振し
高いか電圧に充電されたコンデンサＣ１の放電回路が形
成され、順次充電されるコンデンサＣ２，Ｃ３の放電に
より、レーザ管Ｔに急峻な高エネルギーパルスを供給す
るものである。
はぼ同時に飽和する可飽和リアクトルＳＲ１，ＳＲ２，
ＳＲ３により、スイッチ（ＳＷ）の投入によって共振し
高いか電圧に充電されたコンデンサＣ１の放電回路が形
成され、順次充電されるコンデンサＣ２，Ｃ３の放電に
より、レーザ管Ｔに急峻な高エネルギーパルスを供給す
るものである。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
可飽和リアクトルのリセット制御回路においては、複数
個の可飽和リアクトルに対応した数の独立した直流電源
が必要となるので、可飽和リアクトルの個数が多くなれ
ば、複数個の可飽和リアクトルが使用される回路装置自
体が大型化するばかりでなく効率の低下を招く等、多く
の欠点を有するものである。
可飽和リアクトルのリセット制御回路においては、複数
個の可飽和リアクトルに対応した数の独立した直流電源
が必要となるので、可飽和リアクトルの個数が多くなれ
ば、複数個の可飽和リアクトルが使用される回路装置自
体が大型化するばかりでなく効率の低下を招く等、多く
の欠点を有するものである。
【０００６】本発明は、従来の可飽和リアクトルのリセ
ット制御回路の欠点を除去するためのものであり、複数
個の可飽和リアクトルが使用される回路装置であって
も、単一のリセット用直流電源で全ての可飽和リアクト
ルのリセット制御を行うことができる可飽和リアクトル
のリセット制御回路を得るものである。
ット制御回路の欠点を除去するためのものであり、複数
個の可飽和リアクトルが使用される回路装置であって
も、単一のリセット用直流電源で全ての可飽和リアクト
ルのリセット制御を行うことができる可飽和リアクトル
のリセット制御回路を得るものである。
【０００７】
【課題を解決するための手段，作用】本発明の可飽和リ
アクトルのリセット制御回路は、複数個の可飽和リアク
トルのリセット巻線を相互に直列接続してリセット用直
流電源に接続するか、あるいは複数個の可飽和リアクト
ルのリセット巻線の夫々をリセット用直流電源に接続す
る可飽和リアクトルのリセット制御回路において、前記
リセット用直流電源に対して各リセット巻線にチョーク
コイルを直列接続することにより、夫々の可飽和リアク
トルのゲート時に誘起するリセット巻線電圧によって生
起する循環電流を抑制して、リセット巻線相互の影響を
排除するとともに、リセット用直流電源を保護して、正
常なリセット動作を行う。
アクトルのリセット制御回路は、複数個の可飽和リアク
トルのリセット巻線を相互に直列接続してリセット用直
流電源に接続するか、あるいは複数個の可飽和リアクト
ルのリセット巻線の夫々をリセット用直流電源に接続す
る可飽和リアクトルのリセット制御回路において、前記
リセット用直流電源に対して各リセット巻線にチョーク
コイルを直列接続することにより、夫々の可飽和リアク
トルのゲート時に誘起するリセット巻線電圧によって生
起する循環電流を抑制して、リセット巻線相互の影響を
排除するとともに、リセット用直流電源を保護して、正
常なリセット動作を行う。
【０００８】
【実施例】以下、図３に示す可飽和リアクトルのリセッ
ト回路をもって、本発明を説明する。複数個の可飽和リ
アクトルを使用する回路装置においては、夫々の可飽和
リアクトルをリセットする際、それら可飽和リアクトル
の飽和時点（位相）を調節するためにリセット電流を調
整するが、可飽和リアクトル相互の特性の差異や使用さ
れる回路装置によって要求されるリセット量が夫々異な
る場合があるので、リセット電流を夫々調整する必要が
ある。図３（ａ）は、複数個の可飽和リアクトルのリセ
ット電流値が同じ場合の実施例を、また、図３（ｂ）
は、複数個の可飽和リアクトルのリセット電流値が異な
る場合の実施例を示すものである。
ト回路をもって、本発明を説明する。複数個の可飽和リ
アクトルを使用する回路装置においては、夫々の可飽和
リアクトルをリセットする際、それら可飽和リアクトル
の飽和時点（位相）を調節するためにリセット電流を調
整するが、可飽和リアクトル相互の特性の差異や使用さ
れる回路装置によって要求されるリセット量が夫々異な
る場合があるので、リセット電流を夫々調整する必要が
ある。図３（ａ）は、複数個の可飽和リアクトルのリセ
ット電流値が同じ場合の実施例を、また、図３（ｂ）
は、複数個の可飽和リアクトルのリセット電流値が異な
る場合の実施例を示すものである。
【０００９】（ａ），複数個の可飽和リアクトルのリセ
ット電流値が同じ場合〔図３（ａ）〕図において、ＳＲ
１，ＳＲ２，ＳＲ３は、例えば図１に示す磁気パルス圧
縮回路で使用されている可飽和リアクトルであり、夫々
のリセット巻線（ｎｃ）が直列に接続されチョークコイ
ルＬを介して,リセット用直流電源Ｅに接続されリセッ
ト電流ＩＣの供給により、常に、リセット状態に維持さ
れている。いま、可飽和リアクトルのゲート時におい
て、例えば、可飽和リアクトルＳＲ１の主回路側ゲート
巻線（ｎ）にゲート電圧Ｖが印加すると、該可飽和リア
クトルＳＲ１はゲートしてリセット巻線（ｎｃ）に（Ｎ
Ｃ／Ｎ）×Ｖ〔Ｎ：主回路側ゲート巻線（ｎ）の巻数，
ＮＣ：リセット巻線（ｎｃ）の巻数〕の電圧が誘起さ
れ、該電圧により各リセット巻線（ｎｃ）とリセット用
直流電源Ｅに循環電流が流れて他の可飽和リアクトルＳ
Ｒ２，ＳＲ３のリセット量及びリセット用直流電源Ｅに
悪影響を与え、リセット制御回路として正常なリセット
動作が行われない。そこで、本実施例のリセット制御回
路は、図に示すように、直列接続した複数個のリセット
巻線（ｎｃ）にチョークコイルＬを直列に接続すること
により、そこに流れる循環電流を制御してリセット電流
Ｉｃによる正常なリセット動作が行われる。
ット電流値が同じ場合〔図３（ａ）〕図において、ＳＲ
１，ＳＲ２，ＳＲ３は、例えば図１に示す磁気パルス圧
縮回路で使用されている可飽和リアクトルであり、夫々
のリセット巻線（ｎｃ）が直列に接続されチョークコイ
ルＬを介して,リセット用直流電源Ｅに接続されリセッ
ト電流ＩＣの供給により、常に、リセット状態に維持さ
れている。いま、可飽和リアクトルのゲート時におい
て、例えば、可飽和リアクトルＳＲ１の主回路側ゲート
巻線（ｎ）にゲート電圧Ｖが印加すると、該可飽和リア
クトルＳＲ１はゲートしてリセット巻線（ｎｃ）に（Ｎ
Ｃ／Ｎ）×Ｖ〔Ｎ：主回路側ゲート巻線（ｎ）の巻数，
ＮＣ：リセット巻線（ｎｃ）の巻数〕の電圧が誘起さ
れ、該電圧により各リセット巻線（ｎｃ）とリセット用
直流電源Ｅに循環電流が流れて他の可飽和リアクトルＳ
Ｒ２，ＳＲ３のリセット量及びリセット用直流電源Ｅに
悪影響を与え、リセット制御回路として正常なリセット
動作が行われない。そこで、本実施例のリセット制御回
路は、図に示すように、直列接続した複数個のリセット
巻線（ｎｃ）にチョークコイルＬを直列に接続すること
により、そこに流れる循環電流を制御してリセット電流
Ｉｃによる正常なリセット動作が行われる。
【００１０】以上の説明は、複数個の可飽和リアクトル
のうち１個の可飽和リアクトルがゲートしたときの動作
説明であるが、複数個の可飽和リアクトルが同時にゲー
トした場合、あるいは異なる時点においてゲートした場
合でも、同様に、夫々の可飽和リアクトルは、他の可飽
和リアクトルのゲートに影響されることなく、正常に、
リセット動作が行われる。
のうち１個の可飽和リアクトルがゲートしたときの動作
説明であるが、複数個の可飽和リアクトルが同時にゲー
トした場合、あるいは異なる時点においてゲートした場
合でも、同様に、夫々の可飽和リアクトルは、他の可飽
和リアクトルのゲートに影響されることなく、正常に、
リセット動作が行われる。
【００１１】（ｂ），複数個の可飽和リアクトルのリセ
ット電流が夫々異なる場合〔図３（ｂ）〕 図において、ＳＲ１，ＳＲ２，ＳＲ３は、例えば図１に
示す磁気パルス圧縮回路で使用されている可飽和リアク
トルであり、夫々のリセット巻線（ｎｃ）が直列に接続
されチョークコイルＬ（Ｌ１，Ｌ２，Ｌ３）とリセット
電流調整用抵抗器Ｒ１，Ｒ２，Ｒ３を介してリセット用
直流電源Ｅに並列接続され夫々リセット電流Ｉｃ１，Ｉ
ｃ２，Ｉｃ３の供給により、常に、リセット状態に維持
されている。
ット電流が夫々異なる場合〔図３（ｂ）〕 図において、ＳＲ１，ＳＲ２，ＳＲ３は、例えば図１に
示す磁気パルス圧縮回路で使用されている可飽和リアク
トルであり、夫々のリセット巻線（ｎｃ）が直列に接続
されチョークコイルＬ（Ｌ１，Ｌ２，Ｌ３）とリセット
電流調整用抵抗器Ｒ１，Ｒ２，Ｒ３を介してリセット用
直流電源Ｅに並列接続され夫々リセット電流Ｉｃ１，Ｉ
ｃ２，Ｉｃ３の供給により、常に、リセット状態に維持
されている。
【００１２】いま、可飽和リアクトルのゲート時におい
て、例えば、可飽和リアクトルＳＲ１の主回路側ゲート
巻線（ｎ）にゲート電圧Ｖが印加すると、該可飽和リア
クトルＳＲ１はゲートしてリセット巻線（ｎｃ）に（Ｎ
Ｃ／Ｎ）×Ｖ〔Ｎ：主回路側ゲート巻線（ｎ）の巻数、
ＮＣ：リセット巻線（ｎｃ）の巻数〕の電圧が誘起さ
れ、該誘起電圧によって、リセット用直流電源Ｅを介し
て流れる循環電流が発生する。それらの循環電流は、リ
セット用直流電源Ｅ及び可飽和リアクトルＳＲ２，ＳＲ
３のリセット量に悪影響を与え、リセット制御回路とし
て正常なリセット動作が行われない。そこで、本実施例
のリセット制御回路は、図に示すように、複数個の可飽
和リアクトルＳＲ１，ＳＲ２，ＳＲ３の各リセット巻線
（ｎｃ）に夫々チョークコイルＬ1，Ｌ2，Ｌ3を直列に
接続することにより、そこに流れる循環電流を抑制し
て、該循環電流による悪影響を除去し正常なリセット電
流Ｉｃ１，Ｉｃ２，Ｉｃ３による正常なリセット動作が
行われる。
て、例えば、可飽和リアクトルＳＲ１の主回路側ゲート
巻線（ｎ）にゲート電圧Ｖが印加すると、該可飽和リア
クトルＳＲ１はゲートしてリセット巻線（ｎｃ）に（Ｎ
Ｃ／Ｎ）×Ｖ〔Ｎ：主回路側ゲート巻線（ｎ）の巻数、
ＮＣ：リセット巻線（ｎｃ）の巻数〕の電圧が誘起さ
れ、該誘起電圧によって、リセット用直流電源Ｅを介し
て流れる循環電流が発生する。それらの循環電流は、リ
セット用直流電源Ｅ及び可飽和リアクトルＳＲ２，ＳＲ
３のリセット量に悪影響を与え、リセット制御回路とし
て正常なリセット動作が行われない。そこで、本実施例
のリセット制御回路は、図に示すように、複数個の可飽
和リアクトルＳＲ１，ＳＲ２，ＳＲ３の各リセット巻線
（ｎｃ）に夫々チョークコイルＬ1，Ｌ2，Ｌ3を直列に
接続することにより、そこに流れる循環電流を抑制し
て、該循環電流による悪影響を除去し正常なリセット電
流Ｉｃ１，Ｉｃ２，Ｉｃ３による正常なリセット動作が
行われる。
【００１３】以上の説明は、複数個の可飽和リアクトル
のうち１個の可飽和リアクトルがゲートしたときの動作
説明であるが、複数個の可飽和リアクトルが同時にゲー
トした場合、あるいは異なる時点においてゲートした場
合でも、同様に、夫々の可飽和リアクトルは、他の可飽
和リアクトルのゲートに影響されることなく、正常に、
リセット動作が行われる。
のうち１個の可飽和リアクトルがゲートしたときの動作
説明であるが、複数個の可飽和リアクトルが同時にゲー
トした場合、あるいは異なる時点においてゲートした場
合でも、同様に、夫々の可飽和リアクトルは、他の可飽
和リアクトルのゲートに影響されることなく、正常に、
リセット動作が行われる。
【００１４】図におけるＲ１，Ｒ２，Ｒ３は、夫々、複
数個の可飽和リアクトルＳＲ１，ＳＲ２，ＳＲ３の各リ
セット巻線（ｎｃ）に供給するリセット電流Ｉｃ１，Ｉ
ｃ２，Ｉｃ３を調節するためのリセット電流調整用抵抗
器であるが、他の電流制限素子でもよく、そして、直列
接続されるチョークコイルＬ１，Ｌ２，Ｌ３の直流抵抗
で兼用することができればそれらの抵抗器は必ずしも必
要ではない。また、各リセット巻線（ｎｃ）間に流れる
循環電流が、リセット用直流電源Ｅを介して流れる循環
電流に比べて非常に小さい場合は、チョークコイルＬ
１，Ｌ２，Ｌ３の代わりに１個のチョークコイルＬ〔第
３（ｂ）図、点線〕を挿入接続すれば充分に目的を達成
することができる。
数個の可飽和リアクトルＳＲ１，ＳＲ２，ＳＲ３の各リ
セット巻線（ｎｃ）に供給するリセット電流Ｉｃ１，Ｉ
ｃ２，Ｉｃ３を調節するためのリセット電流調整用抵抗
器であるが、他の電流制限素子でもよく、そして、直列
接続されるチョークコイルＬ１，Ｌ２，Ｌ３の直流抵抗
で兼用することができればそれらの抵抗器は必ずしも必
要ではない。また、各リセット巻線（ｎｃ）間に流れる
循環電流が、リセット用直流電源Ｅを介して流れる循環
電流に比べて非常に小さい場合は、チョークコイルＬ
１，Ｌ２，Ｌ３の代わりに１個のチョークコイルＬ〔第
３（ｂ）図、点線〕を挿入接続すれば充分に目的を達成
することができる。
【００１５】以上のように、本発明によるチョークコイ
ルの挿入個所及び個数は、上記実施例の場合に限らず、
可飽和リアクトルのリセット巻線を介して流れる循環電
流を抑制して正常なリセット電流による正常なリセット
動作を行わせるという本発明の主旨に沿って種々変更す
ることができる。
ルの挿入個所及び個数は、上記実施例の場合に限らず、
可飽和リアクトルのリセット巻線を介して流れる循環電
流を抑制して正常なリセット電流による正常なリセット
動作を行わせるという本発明の主旨に沿って種々変更す
ることができる。
【００１６】
【発明の効果】本発明によれば、複数個の可飽和リアク
トルの各リセット回路間（各リセット巻線間、並びに各
リセット巻線をリセット用直流電源間）に流れる循環電
流をチョークコイルとリセット電流調整用抵抗器からな
る直列回路により抑制することができ、複数個の可飽和
リアクトルを単一の電源によってリセット動作をさせる
ことができるので、複数個の可飽和リアクトルを使用し
た回路装置全体の小型化と高効率化を図ることができ
る。
トルの各リセット回路間（各リセット巻線間、並びに各
リセット巻線をリセット用直流電源間）に流れる循環電
流をチョークコイルとリセット電流調整用抵抗器からな
る直列回路により抑制することができ、複数個の可飽和
リアクトルを単一の電源によってリセット動作をさせる
ことができるので、複数個の可飽和リアクトルを使用し
た回路装置全体の小型化と高効率化を図ることができ
る。
【図１】 複数個の可飽和リアクトルを使用した磁気圧
縮パルス回路
縮パルス回路
【図２】 可飽和リアクトルの動作説明図
【図３】 本発明のリセット制御回路の実施例
ＳＲ１，ＳＲ２，ＳＲ３ ・・・・可飽和リアクトル Ｅ，Ｅ１，Ｅ２、Ｅ３ ・・・・リセット用直
流電源 ｎ ・・・・・可飽和リアクトル
・主回路側巻線 ｎｃ ・・・・・可飽和リアクトル
・リセット巻線 Ｌ，Ｌ１，Ｌ２，Ｌ３ ・・・・チョークコイル Ｒ１，Ｒ２，Ｒ３ ・・・・リセット電流調整
用抵抗 Ｉｃ，Ｉｃ１，Ｉｃ２，Ｉｃ３・・・リセット電流
流電源 ｎ ・・・・・可飽和リアクトル
・主回路側巻線 ｎｃ ・・・・・可飽和リアクトル
・リセット巻線 Ｌ，Ｌ１，Ｌ２，Ｌ３ ・・・・チョークコイル Ｒ１，Ｒ２，Ｒ３ ・・・・リセット電流調整
用抵抗 Ｉｃ，Ｉｃ１，Ｉｃ２，Ｉｃ３・・・リセット電流
Claims (1)
- 【請求項１】 複数個の可飽和リアクトルを単一の直流
電源によってリセットする可飽和リアクトルのリセット
制御回路で、夫々の可飽和リアクトルのリセット電流値
が異なる場合において、 夫々の可飽和リアクトルのリセット巻線の一端を、リセ
ット電流調整用抵抗素子とチョークコイルとの直列回路
を介して前記単一の直流電源の正極側に接続し、リセッ
ト巻線の他端を共通接続して前記単一の直流電源の負極
側に接続する ことを特徴とする可飽和リアクトルのリセ
ット制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14242593A JP3324203B2 (ja) | 1993-06-15 | 1993-06-15 | 複数個の可飽和リアクトルのリセット制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14242593A JP3324203B2 (ja) | 1993-06-15 | 1993-06-15 | 複数個の可飽和リアクトルのリセット制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH075938A JPH075938A (ja) | 1995-01-10 |
| JP3324203B2 true JP3324203B2 (ja) | 2002-09-17 |
Family
ID=15315031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14242593A Expired - Lifetime JP3324203B2 (ja) | 1993-06-15 | 1993-06-15 | 複数個の可飽和リアクトルのリセット制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3324203B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5270399B2 (ja) * | 2009-02-24 | 2013-08-21 | 株式会社京三製作所 | 磁気パルス圧縮回路およびパルス電源装置 |
| CN103023466B (zh) * | 2012-11-20 | 2015-12-23 | 中国科学院安徽光学精密机械研究所 | 一种高重复率磁脉冲压缩网络的磁芯精确复位系统 |
-
1993
- 1993-06-15 JP JP14242593A patent/JP3324203B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH075938A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3777248A (en) | Direct-current converter | |
| GB2039157A (en) | Magnetic core | |
| US20020131284A1 (en) | Auxiliary output voltage control implemented with a bi-directionally magnetizing Magnetic amplifier | |
| JP3324203B2 (ja) | 複数個の可飽和リアクトルのリセット制御回路 | |
| US4123670A (en) | Transistor switching circuit | |
| US4323840A (en) | Switching mode regulator | |
| JP3605896B2 (ja) | パルス電源 | |
| EP0107266B1 (en) | Output filter having swinging inductor | |
| EP0497219A2 (en) | Integrated magnetic power converter core | |
| JP3615034B2 (ja) | パルス電源装置 | |
| JP2501585Y2 (ja) | スイッチング電源用トランス | |
| JP3338655B2 (ja) | 電圧調整装置 | |
| JPS6347074B2 (ja) | ||
| JP2659744B2 (ja) | パルス変圧器 | |
| JPH02271707A (ja) | パルス発生回路 | |
| JPH0645149A (ja) | 可飽和インダクタによるパルス電流制御方法およびこれを用いたｌｃ反転倍電圧発生回路 | |
| JPH11215817A (ja) | 複数の異種電源を備えたフォワード・コンバータ | |
| JP3139173B2 (ja) | リレーの駆動回路 | |
| JPS6074965A (ja) | 多出力スイツチング電源 | |
| JPH0644311Y2 (ja) | 可飽和リアクトルを含む整流回路 | |
| JPS60156268A (ja) | 磁気制御形スイツチングレギユレ−タ | |
| JPS62217598A (ja) | パルスｘ線装置 | |
| JP2559526Y2 (ja) | 計器用変圧器 | |
| JPH06164040A (ja) | 磁気パルス圧縮回路 | |
| EP0681363A1 (en) | Voltage converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130705 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |