JP3615034B2 - パルス電源装置 - Google Patents
パルス電源装置 Download PDFInfo
- Publication number
- JP3615034B2 JP3615034B2 JP30028897A JP30028897A JP3615034B2 JP 3615034 B2 JP3615034 B2 JP 3615034B2 JP 30028897 A JP30028897 A JP 30028897A JP 30028897 A JP30028897 A JP 30028897A JP 3615034 B2 JP3615034 B2 JP 3615034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- power supply
- charging
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Particle Accelerators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、集中定数素子や分布定数線路で形成されるパルス成形回路（パルスフォーミングネットワークまたはパルスフォーミングライン）とパルス成形制御用の出力スイッチとを備えたパルス電源装置に係り、特に高速充電回路を備え、出力スイッチとして磁気スイッチを利用した、主に加速器用電源として好適なパルス電源装置に関する。
【０００２】
【従来の技術】
この種のパルス成形回路を備えたパルス電源装置の従来例を図１０および図１１に示す。この電源装置のパルス成形回路は、集中定数素子であるコイルとコンデンサをはしご状に接続したパルスフォーミングネットワークを採用して構成しているが、必ずしもこの構成に限定されるものではない。例えば、分布定数線路であるパルスフォーミングラインを用いてパルス成形回路を構成することもでき、これによっても集中定数素子を用いたものと同様の特徴を有する。
【０００３】
図１０に示すパルス電源装置は、パルス成形回路としてのパルスフォーミングネットワーク１０１を有する（破線部参照）。このパルスフォーミングネットワーク１０１は、コイル１０２とコンデンサ１０３をｎ段、はしご状に接続した構成となっている。パルスフォーミングネットワーク１０１は、その入力側の入力端Ｔ１，Ｔ２および出力側の出力端Ｔ３，Ｔ４を備える。入力端Ｔ１，Ｔ２は充電用電源回路１０４に接続され、これにより充電側のループが完成している。出力端Ｔ３，Ｔ４の内、最終段のコイル１０２に接続された出力端Ｔ３が高圧側を成し、同じく最終段のコンデンサ１０３に接続された出力端Ｔ４が低圧側を成している。高圧側出力端Ｔ３は出力用スイッチ１０５および負荷１０６を直列に介して低圧側出力端Ｔ４に至る。これにより、パルスフォーミングネットワーク１０１から矩形の出力パルスＰを負荷５に供給するループが形成されている。
【０００４】
パルスフォーミングネットワーク１０１の各コンデンサ１０３が充電用電源回路１０４からの充電電流Ｃにより全て同電位に充電された後、図示しない制御回路により出力用スイッチ１０５がスイッチオン状態に制御される。これにより、各コンデンサ１０３に充電された電荷が各段のコイル１０２、コンデンサ１０３間で共振を起こしながら出力パルスＰに成形され、負荷１０６に出力される。このとき出力パルスＰのパルス幅は、パルスフォーミングネットワーク１０１を構成するコイル１０２のインダクタンス、コンデンサ１０３のキャパシタンスおよびパルスフォーミングネットワーク１０１の段数により決まる。
【０００５】
上記充電動作において、各コンデンサ１０３の電位を全て同電位にするためには、出力パルスＰのパルス幅τ２の４倍から５倍以上の時間をかけて各コンデンサ１０３を充電する必要がある（図１１の例はこの条件よりも短い時間で充電した場合である）。各コンデンサ１０３の充電時間τ１が出力パルス幅τ２の２倍程度である場合のように、前記条件より短い時間幅の場合、充電完了時の各コンデンサ１０３の電位が不均一であるため、出カパルスＰは矩形波とはならない。図１１の電流波形図がその一例を示すもので、乱れた波形になっている。このような理由から、高精度の矩形パルス出力を得るには、パルスフォーミングネットワーク１０１を構成するコンデンサ１０３…１０３の充電時間を、出力パルス幅τ２に比べて十分長く設定するという手法が一般的に採用されている。
【０００６】
また、パルスフォーミングネットワーク１０１の各コンデンサ１０３を充電するとき、出力用スイッチ１０５はホールドオフ状態に制御される。このため、出力用スイッチ１０５としては、長いホールドオフ状態を保持できる、スパークギャップスイッチやサイラトロンに代表される放電型スイッチが主に採用されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、出力用スイッチとして放電型スイッチを使用する上述した従来の電源装置の場合、放電型スイッチは高いホールドオフ電圧を維持しなければならないので、そのスイッチ本体が大きくなり、スイッチインダクタンスも大きくなる。しかも、放電型スイッチを使用する限り、高いホールドオフ電圧、高い繰り返し周波数、および低いスイッチインダクタンスの全てを同時に満足させることは殆ど不可能である。このため、従来のパルス成形回路を搭載した電源装置の場合、要求されるニーズに応え得るほどに高電圧および大電流で、しかも高速立ち上がりの出力パルスを得ることは難しかった。一方、出力パルスに求められる高電圧、大電流、高速立ち上がりの要求が厳しくなるほど、放電型スイッチの消弧のための構成が大形化かつ複雑化し、したがって出力パルスの繰り返し周波数にも一定の限度があり、その値が制限されてしまっていた。
【０００８】
そこで、本発明は、矩形状の波形を乱すことなく、高電圧および大電流、高速立ち上がり、ならびに高い繰り返し周波数の出力パルスを供給できる、パルス成形回路を用いたパルス電源装置を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るパルス電源装置によれば、請求項１に記載したように、充電用の電荷を蓄積する回路要素を有するパルス成形回路と、このパルス成形回路と負荷との間に介挿され且つ前記回路要素に蓄積された電荷を出力パルスとして放電する出力スイッチとを備え、前記回路要素を集中定数素子を用いて形成し、ｎ（ｎ≧２の整数）個の回路要素を直列に多段接続して前記パルス形成回路を構成するとともに、前記パルス成形回路の回路要素に電荷を蓄積する電源回路と、この電源回路から前記ｎ個の回路要素の内の少なくとも２個以上の回路要素の充電端に並列且つ個別に接続した２以上ｎ以下の充電パスとを備え、前記出力スイッチを磁気スイッチで構成したことを特徴とするものである。
【００１０】
この構成により、磁気スイッチのコア断面積などの形状を適性化することで低いスイッチインダクタンスを得ることができ、速いスイッチオフ制御が可能になる。したがって、高い繰り返し周波数の要求を満足させることができ、矩形波形を乱すことなく、高速立ち上がりの出力パルスを高繰り返し条件で負荷に供給することができる。また、回路要素への充電時間を短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させることができる。したがって、矩形波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件で負荷に供給することができる。
【００１１】
また上述した構成において、例えば、前記２以上ｎ以下の全充電パスまたはその全充電パスよりも１個少ない任意の充電パスのそれぞれに前記各回路要素から前記電源回路に流れる電流を阻止する電流阻止要素を介挿することもできる。この構成により、回路要素への充電時間を出力パルス幅以下まで短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させることができる。したがって、矩形波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件で供給できる。
【００１２】
また、本発明に係るパルス電源装置は、上述した課題を解決するために、請求項３に記載したように、充電用の電荷を蓄積する回路要素を有するパルス成形回路と、このパルス成形回路と負荷との間に介挿され且つ前記回路要素に蓄積された電荷を出力パルスとして放電する出力スイッチとを備え、前記回路要素を分布定数線路を用いて形成するとともに、前記パルス成形回路の回路要素に電荷を蓄積する電源回路と、この電源回路から前記回路要素の両端の充電端に並列に接続した充電パスと、この並列充電パスの少なくとも一方のパスに介挿され且つその回路要素から前記電源回路に流れる電流を阻止する電流阻止要素とを備え、前記出力スイッチを磁気スイッチで構成したものである。
【００１３】
この構成により、出力スイッチの低いスイッチインダクタンスと高い繰り返し周波数の要件を同時に満足することが可能になるため、矩形波形を乱すことなく、高速立ち上がりの出力パルスを高繰り返し条件で得ることができる。また、回路要素の充電時間を短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させる。このため、矩形波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件で出力できる。
【００１４】
また、本発明に係るパルス電源装置は、上述した課題を解決するために、請求項４に記載したように、充電用の電荷を蓄積する回路要素を有するパルス成形回路と、このパルス成形回路と負荷との間に介挿され且つ前記回路要素に蓄積された電荷を出力パルスとして放電する出力スイッチとを備え、前記回路要素を分布定数線路を用いて形成し、ｎ（ｎ≧２の整数）個のその回路要素を直列に多段接続して前記パルス成形回路を構成するとともに、前記パルス成形回路の回路要素に電荷を蓄積する電源回路と、この電源回路から前記ｎ個の回路要素の内の少なくとも２個以上の回路要素それぞれの両端の充電端に並列に接続した２以上で「ｎ＋１」以下の充電パスと、この全並列の充電パスまたは「全並列数−１」の充電パスのそれぞれに介挿され且つ前記回路要素から前記電源回路に流れる電流を阻止する電流阻止要素とを備え、前記出力スイッチを磁気スイッチで構成したものである。この構成により、パルスフォーミングラインで形成された回路要素の充電時間を出力パルス幅以下まで短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させる。このため、矩形波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件で供給できる。
【００１５】
この場合、とくに、前記ｎ個の回路要素の相互間それぞれに波形成形補償回路を介挿することが望ましい。これにより、分割状態のパルスフォーミングラインである回路要素間で波形成形を行うことができ、精度の高い矩形出力波形を得ることができる。
【００１６】
さらに上述した各態様の構成において、前記負荷又は前記負荷および出力スイッチの直列回路に並列に接続され且つ前記出力パルスの波形立ち下がりを制御するスイッチング手段を備えることも望ましい。このため、スイッチング手段により波形立ち下がり制御ができる。つまり、スイッチング手段のスイッチ要素をオン状態とすることで負荷に電圧および電流が発生しなくなるため、矩形出力波形の立ち下がり時間を制御することができる。
【００１７】
このスイッチング手段は、例えば、磁気スイッチを備えて構成される。この構成によれば、磁気スイッチによりスイッチインダクタンスが下がるので、高速立ち下がりの矩形出力波形を得ることができる。
【００１８】
好適には、この磁気スイッチは、磁性体と、この磁性体に巻装され且つ前記負荷又は前記負荷および出力スイッチの直列回路に並列に接続される１次巻線と、前記磁性体に巻装され且つ前記１次巻線に磁気的に結合した２次巻線とを備えるとともに、前記スイッチング手段は、この２次巻線に接続され且つ前記磁性体をリセットするリセット回路を備える。これにより、低いスイッチインダクタンスと確実な磁気スイッチのリセットが可能になるため、高速立ち下がりの矩形出力波形を高繰り返し条件で得ることができる。
【００２３】
【発明の実施の形態】
以下、本発明に係る実施の形態を添付図面を参照して説明する。
【００２４】
（第１の実施の形態）
第１の実施形態に係るパルス電源装置を図１〜図２を参照して説明する。なお、この実施形態は請求項１および２に記載の電源装置に対応する。
【００２５】
図１に示すパルス電源装置ＰＳは、パルス成形回路としてのパルスフォーミングネットワーク１と、このネットワークを充電するための充電用電源回路４とを備える。パルスフォーミングネットワーク１は、充電用電源回路４に対して直列に接続されるコイル２と、充電用電源回路４に対して並列に接続されるコンデンサ３とを有する回路をｎ段、はしご状に接続したネットワークで構成される。このパルスフォーミングネットワーク１のコイル各段の入力側（各段のコンデンサの高電圧側）には、充電用の充電入力端Ｔｉｎ−１，…，ｎが形成されている。また入力側の第１段目のコンデンサ３の低圧側には、低圧側入力端Ｔ２が形成されている。最終段の回路には高圧側出力端Ｔ３および低圧側出力端Ｔ４が形成されている。低圧側出力端Ｔ４と低圧側入力端Ｔ２は電位的に共通である。
【００２６】
また充電用電源回路４は、パルスフォーミングネットワーク１のコンデンサ３…３に電荷蓄積を行うための直流電力を供給するように構成されている。このため、充電用電源回路４は高圧側および低圧側電源端Ｔｃ１，Ｔｃ２を有する。この内、低圧側電源端Ｔｃ２はそのまま配線５を介してパルスフォーミングネットワーク１の低圧側入力端Ｔ２に接続されている。
【００２７】
これに対して、充電用電源回路４の高圧側電源端Ｔｃ１はｎ本の充電用配線６…６の各一端に並列接続され、このｎ本の配線６…６の他端がパルスフォーミングネットワーク１のｎ個の充電入力端Ｔｉｎ−１，…，Ｔｉｎ−ｎにそれぞれ１：１で接続されている。このｎ本の配線のそれぞれの途中には逆電流防止用素子７が介挿されている。この逆電流防止用素子７は、スイッチ、ダイオードおよび可飽和磁性体などで構成される。この素子７の介挿により、充電用配線６…６を通って電源回路２からパルスフォーミングネットワーク１には通電されるが、その反対向きの電流は阻止されるようになっている。
【００２８】
なお、これらｎ個の逆電流防止用素子７…７の数を１個減らしてｎ−１個にし、ｎ本の並列の充電用配線６の内、１本だけは逆電流防止用素子７を接続していない配線を設けるようにしてもよい。この理由は、逆電流防止用素子７を１個減らしただけでは、その該当する配線に対応するコンデンサを電源とする、電流閉路が形成されないからである。
【００２９】
一方、パルスフォーミングネットワーク１の高圧側出力端Ｔ３および低圧側出力端Ｔ４は配線８および９を介して電源出力端Ｔ５およびＴ６にそれぞれ至る。この内、高圧側の配線８には、磁気スイッチ１０が介挿されている。磁気スイッチ１０は、高透磁率で閉磁路のコアに巻線を施した可飽和リアクトル、磁気増幅器などで構成され、飽和前の高インダクタンス状態（オフ状態）と飽和後の低インダクタンス状態（オン状態）を採る。この磁気スイッチは制御巻線を有し、スイッチ制御回路１１から制御巻線への制御信号に応答してスイッチオン状態とスイッチオフ状態とを採って、線路をオン／オフスイングできるようになっている。なお、磁気スイッチ１０のコア断面積は、充電設定電圧と高速な充電時間とに基づき適値に予め設定されている。
【００３０】
電源出力端Ｔ５、Ｔ６は負荷１２に接続され、これにより、パルスフォーミングネットワーク１の出力端Ｔ３，Ｔ４から見た場合、磁気スイッチ１０、負荷１２を直列に接続した閉ループが形成されている。
【００３１】
このパルス電源装置ＰＳの動作を説明する。
【００３２】
スイッチ制御回路１１の制御動作を介して出力用スイッチである磁気スイッチ１２をホールドオフ状態にする。この状態で充電用電源回路４からパルスフォーミングネットワーク１の各コンデンサ３に対して充電を行わせる。充電電流Ｉｃはｎ並列に接続された充電用配線６…６を通りパルスフォーミングネットワーク１の各コンデンサ３に流れ込み、電荷が各コンデンサ３に蓄積される。このとき充電電流Ｉｃはコイル２…２を流れることなく、コンデンサ３…３のそれぞれに同時にかつ直接に流れ込む。このため、充電電流がコイルを通らない分だけ、各コンデンサ３はその端子電位を同電位に保ちながら設定電圧まで高速に充電される。
【００３３】
この充電設定電圧と高速な充電時間とに基づき出力用磁気スイッチ１０のコア断面積を設定してあるので、磁気スイッチ１０は各コンデンサ３の充電完了と同時にスイッチオン状態となる。この磁気スイッチ１０のオン状態へのスイッチングにより、パルスフォーミングネットワーク１の各コンデンサ３に蓄えられた電荷の放電が開始される（図２参照）。この放電の際、逆電流防止用素子７を介挿してあるために、放電電流が充電用配線６を経由して流れることはなく、各段のコイル２およびコンデンサ３に強制的に流され、共振によりパルス成形がなされる。このため、パルスフォーミングネットワーク１の最終段の出力である出力パルスＰは矩形波形に成形され、負荷１２に供給される。
【００３４】
このとき、パルスフォーミングネットワーク１の充電時間は上述したように短時間（高速充電）で済むので、磁気スイッチ１０のコア断面積は必然的に小さい設計値に帰着する。このため、磁気スイッチ１０のスイッチオン時のインダクタンスが低減する。したがって、図２の電流波形図が示すように、出力パルスＰの矩形波形は乱されることなく、高電圧、大電流、高速立ち上がり、かつ高繰り返し周波数の出力パルスになり、この出力パルスＰが負荷５に供給される。
【００３５】
変形形態
図３に、第１の実施形態の変形形態を示す。
【００３６】
この変形形態に係るパルス電源装置ＰＳは、上述した図１の回路構成をより簡素化したもので、かつ、従来回路に比べて高速充電の効果を持たせた装置である。
【００３７】
図３において、パルスフォーミングネットワーク１の負荷側の回路構成は図１のものと同一である。これに対して、パルスフォーミングネットワーク１の充電側の回路構成が図１のものよりも著しく簡素化されている。
【００３８】
具体的には、パルスフォーミングネットワーク１の高圧側には、その中間段に充電用入力端Ｔｉｎ−ｍが１個のみ形成されている。この充電用入力端Ｔｉｎ−ｍは１本の充電用配線６を開して充電用電源回路４の高圧側電源端Ｔｃ１に接続されている。この配線に逆電流防止用素子は不要である。
【００３９】
そのほかの構成は図１のものと同一である。
【００４０】
このため、スイッチ制御回路１１により磁気スイッチ１２をホールドオフ状態として、充電用電源回路４からパルスフォーミングネットワーク１の各コンデンサ３に対して充電を行う。充電電流Ｉｃはパルスフォーミングネットワーク１の中間段Ｔｉｎ−ｍでその電源側および負荷側に２方向に分流するから、ｎ段のＣＬ回路全体が２並列に分けられて「ｎ／２」段ずつ充電される。つまり、パルスフォーミングネットワーク１を構成する各コンデンサ３の充電時間は従来回路の約１／２の時間まで短縮することができる。
【００４１】
この変形例によっても、パルスフォーミングネットワーク１の充電時間が従来回路に比べて短時間で済むので、磁気スイッチ１０のコア断面積を減少させた設計が可能となる。このため、磁気スイッチ１０のスイッチオン時のインダクタンスを減らすことができ、したがって、矩形出力波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件（高い繰り返し周波数）で負荷に供給することができる。
【００４２】
なお、上述した本実施形態およびその変形形態では、パルスフォーミングネットワークを構成する集中定数素子としてコイルとコンデンサのみを組み合わせる回路を例示したが、パルスフォーミングネットワークを形成可能な他の集中定数素子またはそれらとの組み合わせ回路についても、その作用、効果は上述したものと等価である。
【００４３】
（第２の実施の形態）
本発明の第２の実施の形態を図４〜図６を参照して説明する。この実施形態は請求項３〜５記載の発明を実施するものである。なお、第１の実施形態と同一または同等の構成要素については同一の符号を付してその説明を省略または簡略化する。この省略または簡略化の手法は、これ以降の変形形態および実施形態においても同様とする。
【００４４】
この実施形態のパルス電源装置は、パルス成形回路としてパルスフォーミングラインを用いたことを特徴とする。
【００４５】
図４に示すように、このパルス電源装置ＰＳは、そのパルス成形回路として同軸ケーブル、水コンデンサ等の分布定数を利用したパルスフォーミングライン１７を備える。このパルスフォーミングライン１７は、その所定長さのものが長さ方向にｎ個に等分割され、これによりｎ個のパルスフォーミングライン素子１７−１…１７−ｎが電気的に直列接続された構成になっている。具体的には、ｎ個のパルスフォーミングライン素子１７−１…１７−ｎの間で、その芯線同士および外被同士が互いに接続されている。しかも各パルスフォーミングライン素子１７−１（…１７−ｎ）の両端側には充電入力端Ｔ１…Ｔｎ＋１が設けられている。つまり全体でｎ＋１個の充電入力端が形成されている。また各パルスフォーミングライン素子の外被がもう一方の端子である共通端ｃを成す。
【００４６】
このパルスフォーミングライン１７に対して、その充電側のループにはｎ＋１本の高圧側配線と１本の低圧側配線が使用されている。ｎ＋１本の高圧側配線１８…１８の各一端は充電用電源回路４の高圧側電源端Ｔｃ１に並列に接続される一方、その配線１８…１８の各他端は前述したパルスフォーミングライン１７のｎ＋１個のＴ１…Ｔｎ＋１にそれぞれ１：１で接続されている。充電用配線１８…１８の途中には、それぞれ、スイッチ、ダイオードおよび可飽和磁性体に代表される逆電流防止用素子１９が介挿されている。このとき、これらｎ＋１個の逆電流防止用素子１９をｎ個とし、ｎ＋１本の並列の充電用配線１８の内、１本だけは逆電流防止用素子１９が接続されていない配線としてもよい。
【００４７】
これに対して、パルスフォーミングライン１７の負荷側は磁気スイッチ１０と負荷１２が直列に介挿されたループになっている。最終ｎ段目のパルスフォーミングライン素子１７−ｎの負荷側に位置する充電入力端Ｔｎ＋１は、高圧側出力端でもあるため、この端子に配線８が接続されて電源出力端Ｔ５に至る。配線８の途中には磁気スイッチ１０が挿入されている。また最終ｎ段目のパルスフォーミングライン素子１７−ｎの共通端ｃが配線９を介して電源出力端Ｔ６に至る。電源出力端Ｔ５，Ｔ６に負荷１２が接続されている。
【００４８】
このパルス電源装置ＰＳの動作を説明する。
【００４９】
出力用スイッチである磁気スイッチ１０をホールドオフ状態として、充電用電源回路４からパルスフォーミングライン１７に対して充電を開始させる。充電電流Ｉｃはｎ＋１本の並列接続された充電用配線１８…１８を通りパルスフォーミングライン１７に流れ込み、電荷がライン素子１７−１…１７−ｎにそれぞれ蓄積される。このとき充電電流Ｉｃは各ライン素子１７−１（…１７−ｎ）の両端から各ライン素子に同時に流れ込むため、このようにｎ分割していないパルスフォーミングラインの約１／（２ｎ）の充電時間で設定電圧まで高速に充電される。
【００５０】
これにより、第１の実施形態のときと同様に、出力用磁気スイッチ１２のコア断面積は充電設定電圧と高速充電時間とに基づき設定されているので、磁気スイッチ１０は各ライン素子の充電完了と同時にスイッチオン状態となる。磁気スイッチ１０のこのオン状態へのスイッチングに付勢されて、各パルスフォーミングライン素子に蓄えらえれた電荷は、逆電流防止用素子１９が存在するために充電用配線１８を流れず、互いに直列接続された各ライン回路を流れる。これにより、矩形成形された出力パルスＰが負荷１２に供給される。このとき、パルスフォーミングライン１７の充電時間は高速で、短時間の内に終わるので、磁気スイッチ１０のコア断面積を減少させた設計が可能となる。つまり、磁気スイッチ１０のスイッチオン時のインダクタンスが低減され、前述した図２の電流波形図が示すように矩形出力波形を乱すことなく、高電圧かつ大電流で、高速立ち上がりの出力パルスＰを高繰り返し条件で負荷１２に供給することができる。
【００５１】
なお、この実施形態に対して、以下のように種々の変形が可能である。
【００５２】
変形形態（その１）
上述のようにパルスフォーミングライン１７をｎ分割したパルス成形回路の場合、図５に示すように、各パルスフォーミングライン素子間にコイル、コンデンサおよび抵抗などで構成された波形成形補償回路１９を接続することができる。これにより、出力パルスＰの矩形波の波形精度をより一層向上させることができる。
【００５３】
変形形態（その２）
別の変形形態に係るパルス電源装置を図６に示す。この装置は、上述した図４記載のものよりも簡素な回路構成でありながら、従来回路に比べて、高速に充電できることに特徴がある。
【００５４】
図６に示すパルス電源装置において、パルス成形回路は分割されていないパルスフォーミングライン１７により構成されている。このパルスフォーミングライン１７の負荷側ループは図４記載のものと同様である。一方、パルスフォーミングライン１７の充電側ループでは、充電用電源回路４の高電側電源端Ｔｃ１に２本の充電用配線１８，１８が並列に接続され、この両配線の他端がパルスフォーミングライン１７両端の充電入力端Ｔ１，Ｔ２に個別に接続されている。充電用配線１８，１８のそれぞれには、２個あるいは少なくとも１個のスイッチ、ダイオードおよび可飽和磁性体に代表される逆電流防止用素子１９が挿入・接続されている。
【００５５】
出力用スイッチである磁気スイッチ１０をホールドオフ状態として、充電用電源回路２からパルスフォーミングライン１７に対して充電を行うと、充電電流Ｉｐはパルスフォーミングライン１７の両端からこのライン１７に流れ込む。このため、パルスフォーミングライン１７の充電時間は、従来回路の約１／２の時間まで短縮させることができる。また、逆電流防止用素子１９は図４のパルス成形回路と同様に機能する。
【００５６】
このように、パルスフォーミングライン１７の充電時間を従来回路に比べて短時間にできるので、磁気スイッチ１０のコア断面積を減少させることができる。そこで、磁気スイッチ１０のスイッチオン時のインダクタンスが減少し、出力パルスＰの矩形波形を乱すことなく、高電圧および大電流で、高速立ち上がりの出力パルス４を高繰り返し条件で負荷１２に供給することができる。
【００５７】
なお、上記第２の実施形態およびその変形形態にあっては、パルスフォーミングラインとして同軸ラインを例示したが、これに代えて、ブルームラインなどの他の分布定数線路についても同様に実施でき、その作用効果は上述したものと同一または同等のものが得られる。
【００５８】
（第３の実施の形態）
本発明の第３の実施の形態を図７〜図９を参照して説明する。この実施形態は請求項６〜８記載の発明を実施するものである。
【００５９】
第３の実施形態に係るパルス電源装置の特徴は、第１の実施形態と同様に集中定数素子によるパルス成形回路を設けるとともに、このパルス成形回路の負荷側ループに別の磁気スイッチを設け、出力パルスの立ち下がり特性の高速化を実現するものである。
【００６０】
図７のパルス電源装置ＰＳは、集中定数素子で多段構成したパルス成形回路としてのパルスフォーミングネットワーク１を備える。このネットワーク１の負荷側の高圧側および低圧側出力端Ｔ３，Ｔ４には、第１の実施形態と同一構成の負荷ループが接続されるとともに、これに並列状態で、引き出し配線２０が接続され、両出力端Ｔ３，Ｔ４が相互に接続されている。この引き出し配線２０の途中には、波形立ち下がり用の磁気スイッチ２１が挿入されている。この磁気スイッチ２１も前述したものと同様に、コア鉄芯に１次巻線２１ａおよび２次巻線２１ｂを巻装した可飽和リアクトルで構成されている。１次巻線２１ａが引き出し線２０に電気的に接続され、２次巻線２１ｂはコア鉄芯をリセットするためのリセット回路２２に接続されている。コア鉄芯の断面積は、出力パルスＰを立ち下げる必要のある所定時間に応じて設定されている。
【００６１】
図８（ａ）に示すように、出力パルスＰの立ち下がり特性は、通常（後述するように強制的な立ち下げ制御を行わない場合）、パルスフォーミングネットワーク１のインピーダンスに因って長時間で緩やかな傾きを示す場合がある。これに対して、本実施形態では、波形立ち下がり制御用の磁気スイッチ２１のコア断面積を、出力パルスＰを立ち下げる必要のある時間に応じて設定してある。このため、磁気スイッチ２１は出力パルスＰを立ち下げ時間になると同時にスイッチオン状態となる。この磁気スイッチ２１のスイッチングにより、パルスフォーミングネットワーク１のコンデンサ３…３に蓄えられた電荷は、負荷１２に流れないで、磁気スイッチ２１を通るループに流れる。従って、負荷１２には電圧あるいは電流の発生がなくなり、図８（ｂ）に示すように出力パルスＰは立ち下げに必要な所定時間に立ち下がることとなる。
【００６２】
このとき、磁気スイッチ２１は低インダクタンスに設計できるため、出力パルスＰは高速で立ち下がる。さらに、磁気スイッチ２１の２次巻き線２１ｂに接続されたリセット回路２３により、この磁気スイッチ２１を構成する磁性体をリセットすることで、磁気スイッチ２１は高繰り返し（高繰り返し周波数）で動作する。
【００６３】
本実施形態ではパルスフォーミングネットワークを構成する集中定数素子としてコイルとコンデンサを例に挙げたが、パルスフォーミングネットワークに用いられる他の集中定数素子についても、その作用効果は本実施形態に記述したものと同様である。
【００６４】
また、この磁気スイッチ２１およびリセット回路２２を用いた波形立ち下がり制御ループは負荷に並列に接続してもよい。
【００６５】
変形形態
上記実施形態の変形形態の１例を図９に示す。この変形形態に係るパルス電源装置は、上述した波形立ち下げ制御を、前述した第２の実施形態に係る分布定数線路を用いたパルスフォーミングラインに実施したものである。
【００６６】
詳細には図９に示すように、パルス成形回路としてのパルスフォーミングライン１７の負荷側ループにおいて、最終段の充電入力端Ｔｎ＋１と共通端ｃとに対し、負荷ループに並列に上記磁気スイッチ２１が引き出し配線２０を介して同様に装備されている。磁気スイッチ２１の２次巻線２１ｂにはリセット回路２２が同様に接続され、磁気スイッチ２１の磁性体をリセットできる。
【００６７】
この変形形態のパルス成形の作用・効果は図７記載のものと同様であり、出力パルスＰを立ち下げる必要のある時間に高速に立ち下げることができ、高繰り返し条件の出力パルスＰを出力することができる。
【００６８】
上記変形形態ではパルスフォーミングラインとして同軸ラインを例示したが、ブルームラインなどの他の分布定数線路についても、その作用・効果は同等のものが得られる。
【００６９】
【発明の効果】
このように本発明によれば、パルス成形回路の充電時間を出力パルス幅以下まで短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させることができ、これによって、矩形波形を乱すことなく、高電圧・大電流で、高速立ち上がりの出力パルスを高繰り返し条件で負荷に供給することができるという、加速器用電源などに好適なパルス電源装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るパルス電源装置の一部ブロック化した電気回路図。
【図２】図１に示すパルス電源装置の動作を説明するための電流波形図。
【図３】第１の実施形態の変形形態の一例に係るパルス電源装置の一部ブロック化した電気回路図。
【図４】本発明の第２の実施形態に係るパルス電源装置の一部ブロック化した電気回路図。
【図５】第２の実施形態の変形形態の一例に係るパルス電源装置の一部ブロック化した電気回路図。
【図６】第２の実施形態の変形形態の別の例に係るパルス電源装置の一部ブロック化した電気回路図。
【図７】本発明の第３の実施形態に係るパルス電源装置の一部ブロック化した電気回路図。
【図８】図７に示すパルス電源装置の動作を説明するための電流波形図。
【図９】第３の実施形態の変形形態の一例に係るパルス電源装置の一部ブロック化した電気回路図。
【図１０】従来例に係るパルス電源装置の一部ブロック化した電気回路図。
【図１１】図１０に示すパルス電源装置の動作を示す電流波形図。
【符号の説明】
１ パルス成形回路（パルスフォーミングネットワーク）
２ コイル
３ コンデンサ
４ 充電用電源回路
５、６、８、９、１８、２０ 配線
７、１９ 逆電流防止用素子
１０ 磁気スイッチ
１１ スイッチ制御回路
１２ 負荷
１７ パルス成形回路（パルスフォーミングライン）
１７−１…１７−ｎ パルスフォーミングライン素子
１９ 波形成形補償回路
２１ 磁気スイッチ
２１ａ １次巻線
２１ｂ ２次巻線
２２ リセット回路
ＰＳ パルス電源装置
Ｐ 出力スイッチ
Ｉｃ 充電電流
【発明の属する技術分野】
本発明は、集中定数素子や分布定数線路で形成されるパルス成形回路（パルスフォーミングネットワークまたはパルスフォーミングライン）とパルス成形制御用の出力スイッチとを備えたパルス電源装置に係り、特に高速充電回路を備え、出力スイッチとして磁気スイッチを利用した、主に加速器用電源として好適なパルス電源装置に関する。
【０００２】
【従来の技術】
この種のパルス成形回路を備えたパルス電源装置の従来例を図１０および図１１に示す。この電源装置のパルス成形回路は、集中定数素子であるコイルとコンデンサをはしご状に接続したパルスフォーミングネットワークを採用して構成しているが、必ずしもこの構成に限定されるものではない。例えば、分布定数線路であるパルスフォーミングラインを用いてパルス成形回路を構成することもでき、これによっても集中定数素子を用いたものと同様の特徴を有する。
【０００３】
図１０に示すパルス電源装置は、パルス成形回路としてのパルスフォーミングネットワーク１０１を有する（破線部参照）。このパルスフォーミングネットワーク１０１は、コイル１０２とコンデンサ１０３をｎ段、はしご状に接続した構成となっている。パルスフォーミングネットワーク１０１は、その入力側の入力端Ｔ１，Ｔ２および出力側の出力端Ｔ３，Ｔ４を備える。入力端Ｔ１，Ｔ２は充電用電源回路１０４に接続され、これにより充電側のループが完成している。出力端Ｔ３，Ｔ４の内、最終段のコイル１０２に接続された出力端Ｔ３が高圧側を成し、同じく最終段のコンデンサ１０３に接続された出力端Ｔ４が低圧側を成している。高圧側出力端Ｔ３は出力用スイッチ１０５および負荷１０６を直列に介して低圧側出力端Ｔ４に至る。これにより、パルスフォーミングネットワーク１０１から矩形の出力パルスＰを負荷５に供給するループが形成されている。
【０００４】
パルスフォーミングネットワーク１０１の各コンデンサ１０３が充電用電源回路１０４からの充電電流Ｃにより全て同電位に充電された後、図示しない制御回路により出力用スイッチ１０５がスイッチオン状態に制御される。これにより、各コンデンサ１０３に充電された電荷が各段のコイル１０２、コンデンサ１０３間で共振を起こしながら出力パルスＰに成形され、負荷１０６に出力される。このとき出力パルスＰのパルス幅は、パルスフォーミングネットワーク１０１を構成するコイル１０２のインダクタンス、コンデンサ１０３のキャパシタンスおよびパルスフォーミングネットワーク１０１の段数により決まる。
【０００５】
上記充電動作において、各コンデンサ１０３の電位を全て同電位にするためには、出力パルスＰのパルス幅τ２の４倍から５倍以上の時間をかけて各コンデンサ１０３を充電する必要がある（図１１の例はこの条件よりも短い時間で充電した場合である）。各コンデンサ１０３の充電時間τ１が出力パルス幅τ２の２倍程度である場合のように、前記条件より短い時間幅の場合、充電完了時の各コンデンサ１０３の電位が不均一であるため、出カパルスＰは矩形波とはならない。図１１の電流波形図がその一例を示すもので、乱れた波形になっている。このような理由から、高精度の矩形パルス出力を得るには、パルスフォーミングネットワーク１０１を構成するコンデンサ１０３…１０３の充電時間を、出力パルス幅τ２に比べて十分長く設定するという手法が一般的に採用されている。
【０００６】
また、パルスフォーミングネットワーク１０１の各コンデンサ１０３を充電するとき、出力用スイッチ１０５はホールドオフ状態に制御される。このため、出力用スイッチ１０５としては、長いホールドオフ状態を保持できる、スパークギャップスイッチやサイラトロンに代表される放電型スイッチが主に採用されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、出力用スイッチとして放電型スイッチを使用する上述した従来の電源装置の場合、放電型スイッチは高いホールドオフ電圧を維持しなければならないので、そのスイッチ本体が大きくなり、スイッチインダクタンスも大きくなる。しかも、放電型スイッチを使用する限り、高いホールドオフ電圧、高い繰り返し周波数、および低いスイッチインダクタンスの全てを同時に満足させることは殆ど不可能である。このため、従来のパルス成形回路を搭載した電源装置の場合、要求されるニーズに応え得るほどに高電圧および大電流で、しかも高速立ち上がりの出力パルスを得ることは難しかった。一方、出力パルスに求められる高電圧、大電流、高速立ち上がりの要求が厳しくなるほど、放電型スイッチの消弧のための構成が大形化かつ複雑化し、したがって出力パルスの繰り返し周波数にも一定の限度があり、その値が制限されてしまっていた。
【０００８】
そこで、本発明は、矩形状の波形を乱すことなく、高電圧および大電流、高速立ち上がり、ならびに高い繰り返し周波数の出力パルスを供給できる、パルス成形回路を用いたパルス電源装置を提供することである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るパルス電源装置によれば、請求項１に記載したように、充電用の電荷を蓄積する回路要素を有するパルス成形回路と、このパルス成形回路と負荷との間に介挿され且つ前記回路要素に蓄積された電荷を出力パルスとして放電する出力スイッチとを備え、前記回路要素を集中定数素子を用いて形成し、ｎ（ｎ≧２の整数）個の回路要素を直列に多段接続して前記パルス形成回路を構成するとともに、前記パルス成形回路の回路要素に電荷を蓄積する電源回路と、この電源回路から前記ｎ個の回路要素の内の少なくとも２個以上の回路要素の充電端に並列且つ個別に接続した２以上ｎ以下の充電パスとを備え、前記出力スイッチを磁気スイッチで構成したことを特徴とするものである。
【００１０】
この構成により、磁気スイッチのコア断面積などの形状を適性化することで低いスイッチインダクタンスを得ることができ、速いスイッチオフ制御が可能になる。したがって、高い繰り返し周波数の要求を満足させることができ、矩形波形を乱すことなく、高速立ち上がりの出力パルスを高繰り返し条件で負荷に供給することができる。また、回路要素への充電時間を短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させることができる。したがって、矩形波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件で負荷に供給することができる。
【００１１】
また上述した構成において、例えば、前記２以上ｎ以下の全充電パスまたはその全充電パスよりも１個少ない任意の充電パスのそれぞれに前記各回路要素から前記電源回路に流れる電流を阻止する電流阻止要素を介挿することもできる。この構成により、回路要素への充電時間を出力パルス幅以下まで短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させることができる。したがって、矩形波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件で供給できる。
【００１２】
また、本発明に係るパルス電源装置は、上述した課題を解決するために、請求項３に記載したように、充電用の電荷を蓄積する回路要素を有するパルス成形回路と、このパルス成形回路と負荷との間に介挿され且つ前記回路要素に蓄積された電荷を出力パルスとして放電する出力スイッチとを備え、前記回路要素を分布定数線路を用いて形成するとともに、前記パルス成形回路の回路要素に電荷を蓄積する電源回路と、この電源回路から前記回路要素の両端の充電端に並列に接続した充電パスと、この並列充電パスの少なくとも一方のパスに介挿され且つその回路要素から前記電源回路に流れる電流を阻止する電流阻止要素とを備え、前記出力スイッチを磁気スイッチで構成したものである。
【００１３】
この構成により、出力スイッチの低いスイッチインダクタンスと高い繰り返し周波数の要件を同時に満足することが可能になるため、矩形波形を乱すことなく、高速立ち上がりの出力パルスを高繰り返し条件で得ることができる。また、回路要素の充電時間を短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させる。このため、矩形波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件で出力できる。
【００１４】
また、本発明に係るパルス電源装置は、上述した課題を解決するために、請求項４に記載したように、充電用の電荷を蓄積する回路要素を有するパルス成形回路と、このパルス成形回路と負荷との間に介挿され且つ前記回路要素に蓄積された電荷を出力パルスとして放電する出力スイッチとを備え、前記回路要素を分布定数線路を用いて形成し、ｎ（ｎ≧２の整数）個のその回路要素を直列に多段接続して前記パルス成形回路を構成するとともに、前記パルス成形回路の回路要素に電荷を蓄積する電源回路と、この電源回路から前記ｎ個の回路要素の内の少なくとも２個以上の回路要素それぞれの両端の充電端に並列に接続した２以上で「ｎ＋１」以下の充電パスと、この全並列の充電パスまたは「全並列数−１」の充電パスのそれぞれに介挿され且つ前記回路要素から前記電源回路に流れる電流を阻止する電流阻止要素とを備え、前記出力スイッチを磁気スイッチで構成したものである。この構成により、パルスフォーミングラインで形成された回路要素の充電時間を出力パルス幅以下まで短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させる。このため、矩形波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件で供給できる。
【００１５】
この場合、とくに、前記ｎ個の回路要素の相互間それぞれに波形成形補償回路を介挿することが望ましい。これにより、分割状態のパルスフォーミングラインである回路要素間で波形成形を行うことができ、精度の高い矩形出力波形を得ることができる。
【００１６】
さらに上述した各態様の構成において、前記負荷又は前記負荷および出力スイッチの直列回路に並列に接続され且つ前記出力パルスの波形立ち下がりを制御するスイッチング手段を備えることも望ましい。このため、スイッチング手段により波形立ち下がり制御ができる。つまり、スイッチング手段のスイッチ要素をオン状態とすることで負荷に電圧および電流が発生しなくなるため、矩形出力波形の立ち下がり時間を制御することができる。
【００１７】
このスイッチング手段は、例えば、磁気スイッチを備えて構成される。この構成によれば、磁気スイッチによりスイッチインダクタンスが下がるので、高速立ち下がりの矩形出力波形を得ることができる。
【００１８】
好適には、この磁気スイッチは、磁性体と、この磁性体に巻装され且つ前記負荷又は前記負荷および出力スイッチの直列回路に並列に接続される１次巻線と、前記磁性体に巻装され且つ前記１次巻線に磁気的に結合した２次巻線とを備えるとともに、前記スイッチング手段は、この２次巻線に接続され且つ前記磁性体をリセットするリセット回路を備える。これにより、低いスイッチインダクタンスと確実な磁気スイッチのリセットが可能になるため、高速立ち下がりの矩形出力波形を高繰り返し条件で得ることができる。
【００２３】
【発明の実施の形態】
以下、本発明に係る実施の形態を添付図面を参照して説明する。
【００２４】
（第１の実施の形態）
第１の実施形態に係るパルス電源装置を図１〜図２を参照して説明する。なお、この実施形態は請求項１および２に記載の電源装置に対応する。
【００２５】
図１に示すパルス電源装置ＰＳは、パルス成形回路としてのパルスフォーミングネットワーク１と、このネットワークを充電するための充電用電源回路４とを備える。パルスフォーミングネットワーク１は、充電用電源回路４に対して直列に接続されるコイル２と、充電用電源回路４に対して並列に接続されるコンデンサ３とを有する回路をｎ段、はしご状に接続したネットワークで構成される。このパルスフォーミングネットワーク１のコイル各段の入力側（各段のコンデンサの高電圧側）には、充電用の充電入力端Ｔｉｎ−１，…，ｎが形成されている。また入力側の第１段目のコンデンサ３の低圧側には、低圧側入力端Ｔ２が形成されている。最終段の回路には高圧側出力端Ｔ３および低圧側出力端Ｔ４が形成されている。低圧側出力端Ｔ４と低圧側入力端Ｔ２は電位的に共通である。
【００２６】
また充電用電源回路４は、パルスフォーミングネットワーク１のコンデンサ３…３に電荷蓄積を行うための直流電力を供給するように構成されている。このため、充電用電源回路４は高圧側および低圧側電源端Ｔｃ１，Ｔｃ２を有する。この内、低圧側電源端Ｔｃ２はそのまま配線５を介してパルスフォーミングネットワーク１の低圧側入力端Ｔ２に接続されている。
【００２７】
これに対して、充電用電源回路４の高圧側電源端Ｔｃ１はｎ本の充電用配線６…６の各一端に並列接続され、このｎ本の配線６…６の他端がパルスフォーミングネットワーク１のｎ個の充電入力端Ｔｉｎ−１，…，Ｔｉｎ−ｎにそれぞれ１：１で接続されている。このｎ本の配線のそれぞれの途中には逆電流防止用素子７が介挿されている。この逆電流防止用素子７は、スイッチ、ダイオードおよび可飽和磁性体などで構成される。この素子７の介挿により、充電用配線６…６を通って電源回路２からパルスフォーミングネットワーク１には通電されるが、その反対向きの電流は阻止されるようになっている。
【００２８】
なお、これらｎ個の逆電流防止用素子７…７の数を１個減らしてｎ−１個にし、ｎ本の並列の充電用配線６の内、１本だけは逆電流防止用素子７を接続していない配線を設けるようにしてもよい。この理由は、逆電流防止用素子７を１個減らしただけでは、その該当する配線に対応するコンデンサを電源とする、電流閉路が形成されないからである。
【００２９】
一方、パルスフォーミングネットワーク１の高圧側出力端Ｔ３および低圧側出力端Ｔ４は配線８および９を介して電源出力端Ｔ５およびＴ６にそれぞれ至る。この内、高圧側の配線８には、磁気スイッチ１０が介挿されている。磁気スイッチ１０は、高透磁率で閉磁路のコアに巻線を施した可飽和リアクトル、磁気増幅器などで構成され、飽和前の高インダクタンス状態（オフ状態）と飽和後の低インダクタンス状態（オン状態）を採る。この磁気スイッチは制御巻線を有し、スイッチ制御回路１１から制御巻線への制御信号に応答してスイッチオン状態とスイッチオフ状態とを採って、線路をオン／オフスイングできるようになっている。なお、磁気スイッチ１０のコア断面積は、充電設定電圧と高速な充電時間とに基づき適値に予め設定されている。
【００３０】
電源出力端Ｔ５、Ｔ６は負荷１２に接続され、これにより、パルスフォーミングネットワーク１の出力端Ｔ３，Ｔ４から見た場合、磁気スイッチ１０、負荷１２を直列に接続した閉ループが形成されている。
【００３１】
このパルス電源装置ＰＳの動作を説明する。
【００３２】
スイッチ制御回路１１の制御動作を介して出力用スイッチである磁気スイッチ１２をホールドオフ状態にする。この状態で充電用電源回路４からパルスフォーミングネットワーク１の各コンデンサ３に対して充電を行わせる。充電電流Ｉｃはｎ並列に接続された充電用配線６…６を通りパルスフォーミングネットワーク１の各コンデンサ３に流れ込み、電荷が各コンデンサ３に蓄積される。このとき充電電流Ｉｃはコイル２…２を流れることなく、コンデンサ３…３のそれぞれに同時にかつ直接に流れ込む。このため、充電電流がコイルを通らない分だけ、各コンデンサ３はその端子電位を同電位に保ちながら設定電圧まで高速に充電される。
【００３３】
この充電設定電圧と高速な充電時間とに基づき出力用磁気スイッチ１０のコア断面積を設定してあるので、磁気スイッチ１０は各コンデンサ３の充電完了と同時にスイッチオン状態となる。この磁気スイッチ１０のオン状態へのスイッチングにより、パルスフォーミングネットワーク１の各コンデンサ３に蓄えられた電荷の放電が開始される（図２参照）。この放電の際、逆電流防止用素子７を介挿してあるために、放電電流が充電用配線６を経由して流れることはなく、各段のコイル２およびコンデンサ３に強制的に流され、共振によりパルス成形がなされる。このため、パルスフォーミングネットワーク１の最終段の出力である出力パルスＰは矩形波形に成形され、負荷１２に供給される。
【００３４】
このとき、パルスフォーミングネットワーク１の充電時間は上述したように短時間（高速充電）で済むので、磁気スイッチ１０のコア断面積は必然的に小さい設計値に帰着する。このため、磁気スイッチ１０のスイッチオン時のインダクタンスが低減する。したがって、図２の電流波形図が示すように、出力パルスＰの矩形波形は乱されることなく、高電圧、大電流、高速立ち上がり、かつ高繰り返し周波数の出力パルスになり、この出力パルスＰが負荷５に供給される。
【００３５】
変形形態
図３に、第１の実施形態の変形形態を示す。
【００３６】
この変形形態に係るパルス電源装置ＰＳは、上述した図１の回路構成をより簡素化したもので、かつ、従来回路に比べて高速充電の効果を持たせた装置である。
【００３７】
図３において、パルスフォーミングネットワーク１の負荷側の回路構成は図１のものと同一である。これに対して、パルスフォーミングネットワーク１の充電側の回路構成が図１のものよりも著しく簡素化されている。
【００３８】
具体的には、パルスフォーミングネットワーク１の高圧側には、その中間段に充電用入力端Ｔｉｎ−ｍが１個のみ形成されている。この充電用入力端Ｔｉｎ−ｍは１本の充電用配線６を開して充電用電源回路４の高圧側電源端Ｔｃ１に接続されている。この配線に逆電流防止用素子は不要である。
【００３９】
そのほかの構成は図１のものと同一である。
【００４０】
このため、スイッチ制御回路１１により磁気スイッチ１２をホールドオフ状態として、充電用電源回路４からパルスフォーミングネットワーク１の各コンデンサ３に対して充電を行う。充電電流Ｉｃはパルスフォーミングネットワーク１の中間段Ｔｉｎ−ｍでその電源側および負荷側に２方向に分流するから、ｎ段のＣＬ回路全体が２並列に分けられて「ｎ／２」段ずつ充電される。つまり、パルスフォーミングネットワーク１を構成する各コンデンサ３の充電時間は従来回路の約１／２の時間まで短縮することができる。
【００４１】
この変形例によっても、パルスフォーミングネットワーク１の充電時間が従来回路に比べて短時間で済むので、磁気スイッチ１０のコア断面積を減少させた設計が可能となる。このため、磁気スイッチ１０のスイッチオン時のインダクタンスを減らすことができ、したがって、矩形出力波形を乱すことなく、高電圧、大電流で、高速立ち上がりの出力パルスを高繰り返し条件（高い繰り返し周波数）で負荷に供給することができる。
【００４２】
なお、上述した本実施形態およびその変形形態では、パルスフォーミングネットワークを構成する集中定数素子としてコイルとコンデンサのみを組み合わせる回路を例示したが、パルスフォーミングネットワークを形成可能な他の集中定数素子またはそれらとの組み合わせ回路についても、その作用、効果は上述したものと等価である。
【００４３】
（第２の実施の形態）
本発明の第２の実施の形態を図４〜図６を参照して説明する。この実施形態は請求項３〜５記載の発明を実施するものである。なお、第１の実施形態と同一または同等の構成要素については同一の符号を付してその説明を省略または簡略化する。この省略または簡略化の手法は、これ以降の変形形態および実施形態においても同様とする。
【００４４】
この実施形態のパルス電源装置は、パルス成形回路としてパルスフォーミングラインを用いたことを特徴とする。
【００４５】
図４に示すように、このパルス電源装置ＰＳは、そのパルス成形回路として同軸ケーブル、水コンデンサ等の分布定数を利用したパルスフォーミングライン１７を備える。このパルスフォーミングライン１７は、その所定長さのものが長さ方向にｎ個に等分割され、これによりｎ個のパルスフォーミングライン素子１７−１…１７−ｎが電気的に直列接続された構成になっている。具体的には、ｎ個のパルスフォーミングライン素子１７−１…１７−ｎの間で、その芯線同士および外被同士が互いに接続されている。しかも各パルスフォーミングライン素子１７−１（…１７−ｎ）の両端側には充電入力端Ｔ１…Ｔｎ＋１が設けられている。つまり全体でｎ＋１個の充電入力端が形成されている。また各パルスフォーミングライン素子の外被がもう一方の端子である共通端ｃを成す。
【００４６】
このパルスフォーミングライン１７に対して、その充電側のループにはｎ＋１本の高圧側配線と１本の低圧側配線が使用されている。ｎ＋１本の高圧側配線１８…１８の各一端は充電用電源回路４の高圧側電源端Ｔｃ１に並列に接続される一方、その配線１８…１８の各他端は前述したパルスフォーミングライン１７のｎ＋１個のＴ１…Ｔｎ＋１にそれぞれ１：１で接続されている。充電用配線１８…１８の途中には、それぞれ、スイッチ、ダイオードおよび可飽和磁性体に代表される逆電流防止用素子１９が介挿されている。このとき、これらｎ＋１個の逆電流防止用素子１９をｎ個とし、ｎ＋１本の並列の充電用配線１８の内、１本だけは逆電流防止用素子１９が接続されていない配線としてもよい。
【００４７】
これに対して、パルスフォーミングライン１７の負荷側は磁気スイッチ１０と負荷１２が直列に介挿されたループになっている。最終ｎ段目のパルスフォーミングライン素子１７−ｎの負荷側に位置する充電入力端Ｔｎ＋１は、高圧側出力端でもあるため、この端子に配線８が接続されて電源出力端Ｔ５に至る。配線８の途中には磁気スイッチ１０が挿入されている。また最終ｎ段目のパルスフォーミングライン素子１７−ｎの共通端ｃが配線９を介して電源出力端Ｔ６に至る。電源出力端Ｔ５，Ｔ６に負荷１２が接続されている。
【００４８】
このパルス電源装置ＰＳの動作を説明する。
【００４９】
出力用スイッチである磁気スイッチ１０をホールドオフ状態として、充電用電源回路４からパルスフォーミングライン１７に対して充電を開始させる。充電電流Ｉｃはｎ＋１本の並列接続された充電用配線１８…１８を通りパルスフォーミングライン１７に流れ込み、電荷がライン素子１７−１…１７−ｎにそれぞれ蓄積される。このとき充電電流Ｉｃは各ライン素子１７−１（…１７−ｎ）の両端から各ライン素子に同時に流れ込むため、このようにｎ分割していないパルスフォーミングラインの約１／（２ｎ）の充電時間で設定電圧まで高速に充電される。
【００５０】
これにより、第１の実施形態のときと同様に、出力用磁気スイッチ１２のコア断面積は充電設定電圧と高速充電時間とに基づき設定されているので、磁気スイッチ１０は各ライン素子の充電完了と同時にスイッチオン状態となる。磁気スイッチ１０のこのオン状態へのスイッチングに付勢されて、各パルスフォーミングライン素子に蓄えらえれた電荷は、逆電流防止用素子１９が存在するために充電用配線１８を流れず、互いに直列接続された各ライン回路を流れる。これにより、矩形成形された出力パルスＰが負荷１２に供給される。このとき、パルスフォーミングライン１７の充電時間は高速で、短時間の内に終わるので、磁気スイッチ１０のコア断面積を減少させた設計が可能となる。つまり、磁気スイッチ１０のスイッチオン時のインダクタンスが低減され、前述した図２の電流波形図が示すように矩形出力波形を乱すことなく、高電圧かつ大電流で、高速立ち上がりの出力パルスＰを高繰り返し条件で負荷１２に供給することができる。
【００５１】
なお、この実施形態に対して、以下のように種々の変形が可能である。
【００５２】
変形形態（その１）
上述のようにパルスフォーミングライン１７をｎ分割したパルス成形回路の場合、図５に示すように、各パルスフォーミングライン素子間にコイル、コンデンサおよび抵抗などで構成された波形成形補償回路１９を接続することができる。これにより、出力パルスＰの矩形波の波形精度をより一層向上させることができる。
【００５３】
変形形態（その２）
別の変形形態に係るパルス電源装置を図６に示す。この装置は、上述した図４記載のものよりも簡素な回路構成でありながら、従来回路に比べて、高速に充電できることに特徴がある。
【００５４】
図６に示すパルス電源装置において、パルス成形回路は分割されていないパルスフォーミングライン１７により構成されている。このパルスフォーミングライン１７の負荷側ループは図４記載のものと同様である。一方、パルスフォーミングライン１７の充電側ループでは、充電用電源回路４の高電側電源端Ｔｃ１に２本の充電用配線１８，１８が並列に接続され、この両配線の他端がパルスフォーミングライン１７両端の充電入力端Ｔ１，Ｔ２に個別に接続されている。充電用配線１８，１８のそれぞれには、２個あるいは少なくとも１個のスイッチ、ダイオードおよび可飽和磁性体に代表される逆電流防止用素子１９が挿入・接続されている。
【００５５】
出力用スイッチである磁気スイッチ１０をホールドオフ状態として、充電用電源回路２からパルスフォーミングライン１７に対して充電を行うと、充電電流Ｉｐはパルスフォーミングライン１７の両端からこのライン１７に流れ込む。このため、パルスフォーミングライン１７の充電時間は、従来回路の約１／２の時間まで短縮させることができる。また、逆電流防止用素子１９は図４のパルス成形回路と同様に機能する。
【００５６】
このように、パルスフォーミングライン１７の充電時間を従来回路に比べて短時間にできるので、磁気スイッチ１０のコア断面積を減少させることができる。そこで、磁気スイッチ１０のスイッチオン時のインダクタンスが減少し、出力パルスＰの矩形波形を乱すことなく、高電圧および大電流で、高速立ち上がりの出力パルス４を高繰り返し条件で負荷１２に供給することができる。
【００５７】
なお、上記第２の実施形態およびその変形形態にあっては、パルスフォーミングラインとして同軸ラインを例示したが、これに代えて、ブルームラインなどの他の分布定数線路についても同様に実施でき、その作用効果は上述したものと同一または同等のものが得られる。
【００５８】
（第３の実施の形態）
本発明の第３の実施の形態を図７〜図９を参照して説明する。この実施形態は請求項６〜８記載の発明を実施するものである。
【００５９】
第３の実施形態に係るパルス電源装置の特徴は、第１の実施形態と同様に集中定数素子によるパルス成形回路を設けるとともに、このパルス成形回路の負荷側ループに別の磁気スイッチを設け、出力パルスの立ち下がり特性の高速化を実現するものである。
【００６０】
図７のパルス電源装置ＰＳは、集中定数素子で多段構成したパルス成形回路としてのパルスフォーミングネットワーク１を備える。このネットワーク１の負荷側の高圧側および低圧側出力端Ｔ３，Ｔ４には、第１の実施形態と同一構成の負荷ループが接続されるとともに、これに並列状態で、引き出し配線２０が接続され、両出力端Ｔ３，Ｔ４が相互に接続されている。この引き出し配線２０の途中には、波形立ち下がり用の磁気スイッチ２１が挿入されている。この磁気スイッチ２１も前述したものと同様に、コア鉄芯に１次巻線２１ａおよび２次巻線２１ｂを巻装した可飽和リアクトルで構成されている。１次巻線２１ａが引き出し線２０に電気的に接続され、２次巻線２１ｂはコア鉄芯をリセットするためのリセット回路２２に接続されている。コア鉄芯の断面積は、出力パルスＰを立ち下げる必要のある所定時間に応じて設定されている。
【００６１】
図８（ａ）に示すように、出力パルスＰの立ち下がり特性は、通常（後述するように強制的な立ち下げ制御を行わない場合）、パルスフォーミングネットワーク１のインピーダンスに因って長時間で緩やかな傾きを示す場合がある。これに対して、本実施形態では、波形立ち下がり制御用の磁気スイッチ２１のコア断面積を、出力パルスＰを立ち下げる必要のある時間に応じて設定してある。このため、磁気スイッチ２１は出力パルスＰを立ち下げ時間になると同時にスイッチオン状態となる。この磁気スイッチ２１のスイッチングにより、パルスフォーミングネットワーク１のコンデンサ３…３に蓄えられた電荷は、負荷１２に流れないで、磁気スイッチ２１を通るループに流れる。従って、負荷１２には電圧あるいは電流の発生がなくなり、図８（ｂ）に示すように出力パルスＰは立ち下げに必要な所定時間に立ち下がることとなる。
【００６２】
このとき、磁気スイッチ２１は低インダクタンスに設計できるため、出力パルスＰは高速で立ち下がる。さらに、磁気スイッチ２１の２次巻き線２１ｂに接続されたリセット回路２３により、この磁気スイッチ２１を構成する磁性体をリセットすることで、磁気スイッチ２１は高繰り返し（高繰り返し周波数）で動作する。
【００６３】
本実施形態ではパルスフォーミングネットワークを構成する集中定数素子としてコイルとコンデンサを例に挙げたが、パルスフォーミングネットワークに用いられる他の集中定数素子についても、その作用効果は本実施形態に記述したものと同様である。
【００６４】
また、この磁気スイッチ２１およびリセット回路２２を用いた波形立ち下がり制御ループは負荷に並列に接続してもよい。
【００６５】
変形形態
上記実施形態の変形形態の１例を図９に示す。この変形形態に係るパルス電源装置は、上述した波形立ち下げ制御を、前述した第２の実施形態に係る分布定数線路を用いたパルスフォーミングラインに実施したものである。
【００６６】
詳細には図９に示すように、パルス成形回路としてのパルスフォーミングライン１７の負荷側ループにおいて、最終段の充電入力端Ｔｎ＋１と共通端ｃとに対し、負荷ループに並列に上記磁気スイッチ２１が引き出し配線２０を介して同様に装備されている。磁気スイッチ２１の２次巻線２１ｂにはリセット回路２２が同様に接続され、磁気スイッチ２１の磁性体をリセットできる。
【００６７】
この変形形態のパルス成形の作用・効果は図７記載のものと同様であり、出力パルスＰを立ち下げる必要のある時間に高速に立ち下げることができ、高繰り返し条件の出力パルスＰを出力することができる。
【００６８】
上記変形形態ではパルスフォーミングラインとして同軸ラインを例示したが、ブルームラインなどの他の分布定数線路についても、その作用・効果は同等のものが得られる。
【００６９】
【発明の効果】
このように本発明によれば、パルス成形回路の充電時間を出力パルス幅以下まで短くすることができ、出力スイッチの高いホールドオフ電圧、低いスイッチインダクタンス、および高い繰り返し周波数の全ての要件を同時に満足させることができ、これによって、矩形波形を乱すことなく、高電圧・大電流で、高速立ち上がりの出力パルスを高繰り返し条件で負荷に供給することができるという、加速器用電源などに好適なパルス電源装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るパルス電源装置の一部ブロック化した電気回路図。
【図２】図１に示すパルス電源装置の動作を説明するための電流波形図。
【図３】第１の実施形態の変形形態の一例に係るパルス電源装置の一部ブロック化した電気回路図。
【図４】本発明の第２の実施形態に係るパルス電源装置の一部ブロック化した電気回路図。
【図５】第２の実施形態の変形形態の一例に係るパルス電源装置の一部ブロック化した電気回路図。
【図６】第２の実施形態の変形形態の別の例に係るパルス電源装置の一部ブロック化した電気回路図。
【図７】本発明の第３の実施形態に係るパルス電源装置の一部ブロック化した電気回路図。
【図８】図７に示すパルス電源装置の動作を説明するための電流波形図。
【図９】第３の実施形態の変形形態の一例に係るパルス電源装置の一部ブロック化した電気回路図。
【図１０】従来例に係るパルス電源装置の一部ブロック化した電気回路図。
【図１１】図１０に示すパルス電源装置の動作を示す電流波形図。
【符号の説明】
１ パルス成形回路（パルスフォーミングネットワーク）
２ コイル
３ コンデンサ
４ 充電用電源回路
５、６、８、９、１８、２０ 配線
７、１９ 逆電流防止用素子
１０ 磁気スイッチ
１１ スイッチ制御回路
１２ 負荷
１７ パルス成形回路（パルスフォーミングライン）
１７−１…１７−ｎ パルスフォーミングライン素子
１９ 波形成形補償回路
２１ 磁気スイッチ
２１ａ １次巻線
２１ｂ ２次巻線
２２ リセット回路
ＰＳ パルス電源装置
Ｐ 出力スイッチ
Ｉｃ 充電電流
Claims (8)
- 充電用の電荷を蓄積する回路要素を有するパルス成形回路と、このパルス成形回路と負荷との間に介挿され且つ前記回路要素に蓄積された電荷を出力パルスとして放電する出力スイッチとを備え、前記回路要素を集中定数素子を用いて形成し、ｎ（ｎ≧２の整数）個の回路要素を直列に多段接続して前記パルス形成回路を構成するとともに、前記パルス成形回路の回路要素に電荷を蓄積する電源回路と、この電源回路から前記ｎ個の回路要素の内の少なくとも２個以上の回路要素の充電端に並列且つ個別に接続した２以上ｎ以下の充電パスとを備え、前記出力スイッチを磁気スイッチで構成したことを特徴とするパルス電源装置。
- 請求項１記載の発明において、前記２以上ｎ以下の全充電パスまたはその全充電パスよりも１個少ない任意の充電パスのそれぞれに前記各回路要素から前記電源回路に流れる電流を阻止する電流阻止要素を介挿した構成のパルス電源装置。
- 充電用の電荷を蓄積する回路要素を有するパルス成形回路と、このパルス成形回路と負荷との間に介挿され且つ前記回路要素に蓄積された電荷を出力パルスとして放電する出力スイッチとを備え、前記回路要素を分布定数線路を用いて形成するとともに、前記パルス成形回路の回路要素に電荷を蓄積する電源回路と、この電源回路から前記回路要素の両端の充電端に並列に接続した充電パスと、この並列充電パスの少なくとも一方のパスに介挿され且つその回路要素から前記電源回路に流れる電流を阻止する電流阻止要素とを備え、前記出力スイッチを磁気スイッチで構成したことを特徴とするパルス電源装置。
- 充電用の電荷を蓄積する回路要素を有するパルス成形回路と、このパルス成形回路と負荷との間に介挿され且つ前記回路要素に蓄積された電荷を出力パルスとして放電する出力スイッチとを備え、前記回路要素を分布定数線路を用いて形成し、ｎ（ｎ≧２の整数）個のその回路要素を直列に多段接続して前記パルス成形回路を構成するとともに、前記パルス成形回路の回路要素に電荷を蓄積する電源回路と、この電源回路から前記ｎ個の回路要素の内の少なくとも２個以上の回路要素それぞれの両端の充電端に並列に接続した２以上で「ｎ＋１」以下の充電パスと、この全並列の充電パスまたは「全並列数−１」の充電パスのそれぞれに介挿され且つ前記回路要素から前記電源回路に流れる電流を阻止する電流阻止要素とを備え、前記出力スイッチを磁気スイッチで構成したことを特徴とするパルス電源装置。
- 請求項４記載の発明において、前記ｎ個の回路要素の相互間それぞれに波形成形補償回路を介挿したパルス電源装置。
- 請求項１乃至５のいずれか一項に記載の発明において、前記負荷又は前記負荷および出力スイッチの直列回路に並列に接続され且つ前記出力パルスの波形立ち下がりを制御するスイッチング手段を備えたパルス電源装置。
- 請求項６記載の発明において、前記スイッチング手段は磁気スイッチを備えたパルス電源装置。
- 請求項７記載の発明において、前記磁気スイッチは、磁性体と、この磁性体に巻装され且つ前記負荷又は前記負荷および出力スイッチの直列回路に並列に接続される１次巻線と、前記磁性体に巻装され且つ前記１次巻線に磁気的に結合した２次巻線とを備えるとともに、前記スイッチング手段は、この２次巻線に接続され且つ前記磁性体をリセットするリセット回路を備えるパルス電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30028897A JP3615034B2 (ja) | 1997-10-31 | 1997-10-31 | パルス電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30028897A JP3615034B2 (ja) | 1997-10-31 | 1997-10-31 | パルス電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11136100A JPH11136100A (ja) | 1999-05-21 |
| JP3615034B2 true JP3615034B2 (ja) | 2005-01-26 |
Family
ID=17882994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30028897A Expired - Fee Related JP3615034B2 (ja) | 1997-10-31 | 1997-10-31 | パルス電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615034B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7550876B2 (en) * | 2004-05-04 | 2009-06-23 | Stangenes Industries, Inc. | High voltage pulsed power supply using solid state switches with voltage cell isolation |
| US7554221B2 (en) | 2004-05-04 | 2009-06-30 | Stangenes Industries, Inc. | High voltage pulsed power supply using solid state switches with droop compensation |
| CN113783555B (zh) * | 2021-08-19 | 2024-01-30 | 重庆大学 | 一种基于电感储能形成线的纳秒短脉冲功率调制拓扑结构及调制方法 |
-
1997
- 1997-10-31 JP JP30028897A patent/JP3615034B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11136100A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020140464A1 (en) | Repetitive power pulse generator with fast rising pulse | |
| US7170198B2 (en) | Trigger arrangement for a Marx generator | |
| US5514918A (en) | Pulse generator | |
| KR920008042B1 (ko) | 고전압 펄스발생장치를 구비한 레이저장치와 고전압 펄스발생장치 및 펄스발생방법 | |
| JPS6056062B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JP3615034B2 (ja) | パルス電源装置 | |
| JPS60107812A (ja) | 大容量変圧器用回路装置 | |
| US5157272A (en) | Pulse forming networks | |
| JPS62108588A (ja) | 充放電装置 | |
| US4323840A (en) | Switching mode regulator | |
| JP3892589B2 (ja) | 可飽和リアクトルおよびこれを用いたパルスレーザ用電源装置 | |
| JPH02275687A (ja) | パルスレーザ用電源回路、及びその装置、並びに給電方法 | |
| JP3613612B2 (ja) | 電圧昇圧回路及びこれを用いたパルス発生回路 | |
| US4258338A (en) | Pulse generator producing short duration high current pulses for application to a low impedance load | |
| JP3324203B2 (ja) | 複数個の可飽和リアクトルのリセット制御回路 | |
| US3979660A (en) | Start-up circuit for static inverter | |
| JPH06334492A (ja) | 磁気スイッチ回路 | |
| JP3357684B2 (ja) | 可飽和リアクトル | |
| SU1150750A2 (ru) | Коммутатор | |
| SU1027803A1 (ru) | Импульсный модул тор | |
| JP6570068B2 (ja) | ゲートパルス発生回路およびパルス電源装置 | |
| SU1748233A1 (ru) | Генератор импульсов | |
| JPH07308079A (ja) | 高電圧パルス電源装置 | |
| JPH06295638A (ja) | インターロック回路 | |
| SU609109A1 (ru) | Импульсный стабилизатор посто нного напр жени |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |