JP3613612B2 - 電圧昇圧回路及びこれを用いたパルス発生回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は電圧昇圧回路及びこれを用いたパルス発生回路に関する。
【０００２】
【従来の技術】
従来の電力用半導体スイッチ素子を用いたパルス放電回路について、図３を用いて説明する。従来のパルス放電回路は、パルス発生部Ｄと、磁気パルス圧縮部Ｅと、電極部Ｆとで構成されている。パルス発生部Ｄと磁気パルス圧縮部Ｅとから成る回路はパルス発生回路と呼ばれる。
【０００３】
パルス発生部Ｄは、充電電源１０に対して直列に接続された抵抗１４及び電力用半導体スイッチ素子１３と、抵抗１４と電力用半導体スイッチ素子１３のアノードとの接続点に一端を接続した磁気アシスト１１と、磁気アシスト１１の他端に接続したチャージングキャパシタ１２と、磁気アシスト１１及びチャージングキャパシタ１２を介して電力用半導体スイッチ素子１３の両端に一次側巻線を接続したパルストランスＰＴとで構成されている。
【０００４】
磁気パルス圧縮部Ｅは、パルストランスＰＴの二次側巻線から得られるパルスをより急峻に圧縮するためのものである。磁気パルス圧縮部Ｅは、互いに並列に接続されたｎ段のキャパシタ１５−１〜１５−ｎと、各段の間に接続されたｎ個の磁気スイッチ１６−１〜１６−ｎと、各磁気スイッチをリセットするためのｎ個のリセット回路１７−１〜１７−ｎとで構成されている。電極部Ｆは、ピーキングキャパシタ１８と電極（予備電離を含む）１９とで構成される。
【０００５】
このパルス放電回路の動作は、以下の通りである。充電電源１０からチャージングキャパシタ１２に貯えられたエネルギーを、電力用半導体スイッチ素子１３にトリガ信号を与えてオンすることによってパルスを発生させる。発生されたパルスを、パルストランスＰＴの巻数比（通常１：１０程度）に応じて昇圧し、磁気パルス圧縮部Ｅへ移行させる。磁気パルス圧縮部Ｅでは、昇圧されたパルスをｎ段のキャパシタ１５−１〜１５−ｎ及びｎ個の磁気スイッチ１６−１〜１６−ｎにより所定のパルス幅まで圧縮する。圧縮されたパルスをピーキングキャパシタ１８へ移行させ、電極１９において放電させる。
【０００６】
ここで、磁気アシストについて説明する。磁気アシストはコアに巻線を巻回して作製され、その作製方法、動作は磁気スイッチのそれと同じであるが、挿入目的、設計方法が異なる。
【０００７】
磁気アシストの場合、挿入目的は半導体スイッチ素子の損失を低減することにある。すなわち、図４に示されるように、半導体スイッチ素子のターンオン時に電圧が十分に低下してから電流を流すことによって、Ｖ×Ｉ（損失）を減らす動作をする。図４において、磁気アシストが無い場合、電流は破線のように流れるので、この時の損失（Ｖ×Ｉ）は電圧と電流とが重なっている部分の面積となる。そして、大電力をスイッチングする場合、電圧、電流の値はｋＶ、ｋＡのオーダとなるのでスイッチング時間が短くても損失（Ｖ×Ｉ）の値は無視できなくなる。なお、時間ΔＴは、以下の式で設計される。
【０００８】
ΔＴ＝（ΔＢ・Ｎ・Ｓ）／Ｖ
但し、ΔＢは磁束密度の変化量、Ｎは巻線の巻数、Ｓはコアの断面積、Ｖは磁気アシストに加わる電圧である。設計の際、時間ΔＴは半導体スイッチ素子のスイッチング時間より大きい値で設計する。いずれにしても、磁気アシストを挿入すると、磁性体のヒステリシス特性により流れる電流を遅らせることができ、流れる電流は図４において実線で示すようになる。その結果、損失（Ｖ×Ｉ）を十分に小さくすることができる。
【０００９】
次に、磁気スイッチとそのリセット回路について説明する。リセット回路は、磁気スイッチにおける磁性体の磁束密度の変化量をできるだけ多くするために、あらかじめ飽和電流が流れる方向と逆方向に電流を流す回路である。
【００１０】
図５は磁性体のヒステリシス特性を示しており、磁気スイッチがオンするまでの時間Δｔは、前述した式と同じ、
Δｔ＝（ΔＢ・Ｎ・Ｓ）／Ｖ
で表される。この場合、時間Δｔは磁気スイッチのコアの磁束密度の変化量ΔＢに比例する。一方、磁界Ｈは以下の式で表される。
【００１１】
Ｈ＝（Ｎ・Ｉ）／Ｌ
但し、Ｉは電流、Ｌは磁性体の平均磁路長である。この式から、磁界Ｈは電流Ｉに比例する。
【００１２】
上記の点から、より小さい磁気スイッチで十分なスイッチ待ち時間を得るためには、ΔＢを大きくすることが必要となる。このために、リセット回路（定電流源）を接続し、あらかじめコアをリセットするようにしている。
【００１３】
【発明が解決しようとする課題】
ところで、上記のパルス放電回路においては、パルス発生部Ｄで発生されるパルス幅は、電力用半導体スイッチ素子１３の電流増加率ｄｉ／ｄｔと、磁気アシスト１１の飽和インダクタンス、チャージングキャパシタ１２、パルストランスＰＴの一次側漏れインダクタンスによる共振周波数で決定される。このため、高出力のエネルギーが要求される場合、チャージングキャパシタ１２にチャージされる電荷量が大きくなるので、パルス発生部Ｄから発生するパルス幅が長くなってしまう。これは、磁気パルス圧縮部Ｅでの圧縮率増大によるエネルギーロスの増大及び磁気パルス圧縮部Ｅ（リセット回路を含む）の複雑化（多段化）を招くという欠点がある。
【００１４】
また、パルストランスＰＴにおいて高い巻数比（１：１０程度）で昇圧を行うと、パルストランスＰＴの一次側と二次側の結合が密でなくなってしまい、漏れインダクタンスが増大することによるエネルギー伝送効率の低下を招いてしまうという欠点がある。
【００１５】
そこで、本発明の課題は、従来に比べて高いエネルギー伝送効率を得ることのできるパルス発生回路を提供することにある。
【００１６】
本発明の他の課題は、上記のパルス発生回路に適した電圧昇圧回路を提供することにある。
【００１７】
【課題を解決するための手段】
本発明によれば、巻数比の低いパルストランスを複数個用い、各パルストランスの一次側巻線を互いに並列に接続すると共に、二次側巻線は直列に接続したことを特徴とする電圧昇圧回路が提供される。
【００１８】
本発明によればまた、巻数比の低いパルストランスを複数個用い、各パルストランスの一次側巻線を互いに並列に接続すると共に、二次側巻線は直列に接続して成る電圧昇圧回路を備え、前記電圧昇圧回路の一次側においては、充電電源にスイッチング用の電力用半導体スイッチ素子が接続されると共に、前記電力用半導体スイッチ素子に各パルストランスの一次側巻線とチャージングキャパシタとの直列接続回路が並列に接続され、前記電圧昇圧回路の二次側には、直列接続された各パルストランスの二次側巻線から得られるパルスを圧縮するための磁気パルス圧縮部を接続したことを特徴とするパルス発生回路が得られる。
【００１９】
なお、前記電力用半導体スイッチ素子には、ＳＩサイリスタを用いることが好ましい。
【００２０】
各パルストランスにおいてはその一次側巻線と二次側巻線とを重ね巻とすることが好ましい。
【００２１】
各パルストランスにおいてはその一次側巻線と二次側巻線とをより線巻としても良い。
【００２２】
また、各パルストランスの巻数比は、１：１〜１：３とすることが好ましい。
【００２３】
【発明の実施の形態】
図１を参照して、本発明によるパルス発生回路をパルス放電回路に適用した場合の実施の形態について説明する。本パルス放電回路の構成は、パルス発生部Ａと磁気パルス圧縮部Ｂとから成るパルス発生回路に、電極部Ｆを付加して成る。パルス発生部Ａは、充電電源１に抵抗５とＳＩサイリスタ４との直列回路を接続し、ＳＩサイリスタ４の両端にはｎ個のパルストランスＰＴ１〜ＰＴｎの一次側巻線と磁気アシスト３−１〜３−ｎ及びチャージングキャパシタ２−１〜２−ｎとの直列接続回路を並列に接続して成る。すなわち、電圧昇圧回路として作用するｎ個の各パルストランスの一次側巻線は互いに並列に接続し、二次側巻線は直列に接続している。
【００２４】
磁気パルス圧縮部Ｂは、ここでは１段のキャパシタ６と、磁気スイッチ７と、磁気スイッチ７をリセットするためのリセット回路８とで構成されている。キャパシタ６、磁気スイッチ７、リセット回路８の機能は、図３に示した従来のものと同じであり、磁気パルス圧縮部Ｂの段数はパルス幅の圧縮率に応じて適宜設定される。電極部Ｆは、ピーキングキャパシタ１８と電極（予備電離を含む）１９とで構成されている。
【００２５】
本回路の動作は、図３で説明した従来例と同様でパルス発生部Ａによりパルスを発生するが、発生されたパルスはｎ個のパルストランスの二次側巻線が直列に接続されているので昇圧される。昇圧されたパルスは磁気パルス圧縮部Ｂで所定のパルス幅に圧縮され、電極部Ｃへとエネルギーを伝送する。本回路は、以下の特徴を有する。
【００２６】
１）電力用半導体スイッチ素子として、大電流、大電流増加率であるＳＩサイリスタ４を使用している。
【００２７】
２）パルス発生部Ａをｎ分割しそれぞれの一次側を並列接続することで、磁気アシスト３の飽和インダクタンス、チャージングキャパシタ２、パルストランスＰＴの一次側漏れインダクタンスによる共振周波数を高くし、発生するパルス幅を短くしている。
【００２８】
３）パルストランスＰＴによる昇圧方式としては、図１に示すように、低い巻数比１：１〜１：３としたｎ個のパルストランスＰＴ１〜ＰＴｎの二次側を直列接続することにより昇圧を行っている。
【００２９】
４）パルストランスＰＴの製作は、図２（ａ）に示すようにファインメット等の高透磁率コア２０に絶縁を施した線を重ねて巻くか、あるいは図２（ｂ）に示すように絶縁を施した線をより線状にして高透磁率コア２０に巻き、より結合係数を良くしている。
【００３０】
なお、本発明はレーザ装置用のパルス放電回路に適しており、特に高電圧パルス、高出力エネルギー、高くり返し動作を必要とする回路に適用可能で、気体レーザ全般に適用され得る。
【００３１】
【発明の効果】
上記の特徴から従来のパルス発生回路に対する利点を以下に示す。
【００３２】
パルス発生部Ａで発生するパルス幅を従来型に比べ短くすることができる。すなわち、磁気パルス圧縮部Ｂへの入力パルス幅が短く、圧縮率を減少させることができる。これにより、磁気パルス圧縮部Ｂでのエネルギー伝送効率を増加させ、また磁気パルス圧縮部Ｂの構造を簡単にすることができる。
【００３３】
ＳＩサイリスタ４は、大電流を流すことが可能で、またＧＴＯ等の電力用半導体スイッチ素子に比べ１桁以上の電流増加率を有するので、１素子で大きなエネルギーをスイッチングすることができる。よって、スイッチング素子を直列に接続した場合に必要とされるトリガ回路の同期の必要性が無く、トリガ回路を簡単にできる。
【００３４】
パルストランスＰＴの巻数比を１：１〜１：３と低くすることで、漏れインダクタンスを減少させることができる。また、パルストランスＰＴの一次側は並列接続とし、二次側を直列接続とすることにより、従来と同様かそれ以上の昇圧比を得ることができる。
【００３５】
巻数比の減少によりコアに巻く巻数も減らすことができるので、図２（ａ）、（ｂ）のような巻線手法を取ることができる。よって、結合係数をより増加させることができ、パルストランス部分でのエネルギー伝送効率を増大させることができる。
【図面の簡単な説明】
【図１】本発明をパルス放電回路に適用した回路図である。
【図２】図１のパルストランスに適用される巻線方法の例を説明するための図である。
【図３】従来のパルス放電回路を示した図である。
【図４】磁気アシストの機能を説明するための図である。
【図５】磁気スイッチとそのリセット回路の機能を説明するための図である。
【符号の説明】
２−１、２−２、２−ｎ、１１ チャージングキャパシタ
３−１、３−２、３−ｎ、１２ 磁気アシスト
４ ＳＩサイリスタ
ＰＴ、ＰＴ１、ＰＴ２、ＰＴｎ パルストランス
７、１６−１、１６−ｎ 磁気スイッチ
１９ 電極

Claims (9)

1. 巻数比の低いパルストランスを複数個用い、各パルストランスの一次側巻線を互いに並列に接続すると共に、二次側巻線は直列に接続したことを特徴とする電圧昇圧回路。
2. 請求項１記載の電圧昇圧回路において、各パルストランスにおいてはその一次側巻線と二次側巻線とを重ね巻としたことを特徴とする電圧昇圧回路。
3. 請求項１記載の電圧昇圧回路において、各パルストランスにおいてはその一次側巻線と二次側巻線とをより線巻としたことを特徴とする電圧昇圧回路。
4. 請求項２あるいは３記載の電圧昇圧回路において、各パルストランスの巻数比を１：１〜１：３とすることを特徴とする電圧昇圧回路。
5. 巻数比の低いパルストランスを複数個用い、各パルストランスの一次側巻線を互いに並列に接続すると共に、二次側巻線は直列に接続して成る電圧昇圧回路を備え、
   前記電圧昇圧回路の一次側においては、充電電源にスイッチング用の電力用半導体スイッチ素子が接続されると共に、前記電力用半導体スイッチ素子に各パルストランスの一次側巻線とチャージングキャパシタとの直列接続回路が並列に接続され、
   前記電圧昇圧回路の二次側には、直列接続された各パルストランスの二次側巻線から得られるパルスを圧縮するための磁気パルス圧縮部を接続したことを特徴とするパルス発生回路。
6. 請求項５記載のパルス発生回路において、前記電力用半導体スイッチ素子としてＳＩサイリスタを用いることを特徴とするパルス発生回路。
7. 請求項５あるいは６記載のパルス発生回路において、各パルストランスにおいてはその一次側巻線と二次側巻線とを重ね巻としたことを特徴とするパルス発生回路。
8. 請求項５あるいは６記載のパルス発生回路において、各パルストランスにおいてはその一次側巻線と二次側巻線とをより線巻としたことを特徴とするパルス発生回路。
9. 請求項７あるいは８記載のパルス発生回路において、各パルストランスの巻数比を１：１〜１：３とすることを特徴とするパルス発生回路。

Images