JP3322294B2 - オーディオ機器におけるキー判別方法およびキー判別回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、キー入力回路に
関する。

【０００２】

【従来の技術】例えば、ワンボックスタイプのオーディ
オ装置は、そのオーディオ信号系を図６に示すように構
成することができる。

【０００３】すなわち、この図はステレオの一方のチャ
ンネルについて示すものであるが、ＣＤプレーヤ、チュ
ーナなどからのオーディオ信号が入力端子１Ａ〜１Ｎに
供給されるとともに、これら端子１Ａ〜１Ｎに供給され
たオーディオ信号がファンクションスイッチ２に供給さ
れて目的とするオーディオ信号が選択される。

【０００４】そして、その選択されたオーディオ信号が
サラウンド回路３に供給されてサラウンド処理などの再
生音場を補正ないし変更する処理が実行され、さらに、
トーン回路４に供給されて周波数特性が調整され、この
調整されたオーディオ信号が、音量調整用のアッテネー
タ回路５およびパワーアンプ６を通じてスピーカ７に供
給される。

【０００５】さらに、回路３〜５にシステム制御用のマ
イクロコンピュータ８が接続されるとともに、このマイ
クロコンピュータ８には各種の操作キー９が接続され、
このキー９の操作に対応して回路３〜５の特性がそれぞ
れ制御あるいは変更され、目的とする再生音場とされ
る。

【０００６】そして、この場合、キー９はそれぞれノン
ロックタイプのプッシュスイッチにより構成されるが、
その数は回路３〜５の調整項目の数などにしたがって数
十個となる。しかし、そのように多数のスイッチをマイ
クロコンピュータ８に単純に接続することはできない。

【０００７】そこで、キー９を構成するスイッチが、マ
イクロコンピュータ８の出力ポートと、入力ポートとの
間にマトリックス接続されてダイナミックスキャンが行
われ、キー９のうち、どのキーが押されたかが判別され
る。

【０００８】あるいはキー９を構成するスイッチが電圧
源、例えば分圧回路に接続され、キー９が押されたと
き、キーごとに異なる大きさの直流電圧が取り出され
る。そして、その取り出された直流電圧がＡ／Ｄ変換さ
れてマイクロコンピュータ８に取り込まれ、押されたキ
ーが判別される。

【０００９】

【発明が解決しようとする課題】ところが、前者のダイ
ナミックスキャンによる場合には、そのスキャンパルス
がオーディオ信号ラインにノイズとして混入してしま
う。特にアッテネータ回路５などの高インピーダンス回
路の付近では、容易に混入してしまう。そして、このよ
うにスキャンパルスがオーディオ信号ラインに混入すれ
ば、とうぜんのことながら、音質が劣化してしまう。

【００１０】しかも、スキャンパルスはキー入力待ちの
期間は連続して形成されるので、スキャンパルスがオー
ディオ信号ラインに混入すると、これが発振音のように
連続してスピーカから聞こえることになり、再生音が聞
き苦しくなってしまう。

【００１１】このような場合のノイズ対策として、シー
ルド板を用いてスキャンパルスがオーディオ信号ライン
に混入しないようにする方法が一般的であるが、この方
法はコストの上昇につながってしまう。また、プリント
配線基板上の部品や回路の配置あるいは配線パターンの
引き回しの都合で、十分にシールドできないこともあ
る。

【００１２】その点、後者のＡ／Ｄ変換による場合に
は、ノイズの混入はないが、Ａ／Ｄコンバータによりコ
ストの上昇を招いてしまう。また、マイクロコンピュー
タ８としてＡ／Ｄコンバータを内蔵しているものが必要
になるので、マイクロコンピュータの選択の自由度が狭
くなってしまう。

【００１３】この発明は、以上のような問題点を解決し
ようとするものである。

【００１４】

【課題を解決するための手段】このため、この発明にお
いては、出力ポートの各ビットと入力ポートの各ビット
との間にマトリックス接続された複数のスイッチのう
ち、操作されたスイッチを判別するにあたり、上記出力
ポートの各ビットのすべてを出力状態にするとともに、
このとき、上記入力ポートの各ビットのどれかに、上記
出力ポートの出力が得られるかどうかをチェックし、こ
のチェックの結果、上記出力ポートの出力が得られない
ときには、上記スイッチが操作されていないものと判断
し、上記チェックの結果、上記出力ポートの出力が得ら
れるときには、上記出力ポートの各ビットを順に出力状
態として上記複数のスイッチのうちの操作されているス
イッチを示すデータを得、所定の期間後に上記データの
取得を再び実行し、この実行結果と上記データとが等し
いとき、上記データを有効とするようにしたキー入力方
法とするものである。

【００１５】したがって、スイッチに対するスキャンが
１回となり、ノイズの発生が大幅に低減される。

【００１６】

【発明の実施の形態】図１において、符号１０はシステ
ム制御用のマイクロコンピュータを示し、このれは、Ｃ
ＰＵ１１と、各種の処理ルーチンの書き込まれているＲ
ＯＭ１２と、ワークエリア用およびデータ記憶用のＲＡ
Ｍ１３とを有し、これらメモリ１２、１３はシステムバ
ス１９を通じてＣＰＵ１１に接続されている。

【００１７】この場合、ＲＯＭ１２には、これに書き込
まれている処理ルーチンの一部として、例えば、図３に
示すメインルーチン１００と、図４および図５に示すサ
ブルーチン２００、３００とを有する。これらルーチン
１００〜３００の詳細については後述するが、ルーチン
１００は、図の例においては、簡単のため、キー入力の
結果にしたがって対応する処理を実行する部分だけを示
す。また、ルーチン２００は、キー入力処理を行うもの
であり、ルーチン３００はそのサブルーチンである。

【００１８】さらに、バス１９には、出力ポート１４お
よび入力ポート１５が接続され、これらポート１４、１
５を通じてマイクロコンピュータ１０は制御対象に接続
されている。例えば、このマイクロコンピュータ１０が
図６のマイクロコンピュータ８であるとすれば、ポート
１４、１５は回路３〜５にそれぞれ接続され、回路３〜
５に制御信号を供給するとともに、必要なデータを読み
取ることができるようにされている。また、バス１９に
は表示回路１６が接続され、各種の表示が実現される。

【００１９】そして、図の例においては、説明を簡単に
するため、操作キーが12個の場合であり、そのキー入力
処理を行うため、バス１９には、出力ポート１７と、入
力ポート１８とが接続されるとともに、これらポート１
７、１８の間に、12個のノンロックタイプのプッシュス
イッチ（Ｓ11〜Ｓ13）〜（Ｓ41〜Ｓ43）が接続されてい
る。

【００２０】すなわち、図の例においては、スイッチＳ
11〜Ｓ43の数に対応して、ポート１７が３つの出力ビッ
トＤ1〜Ｄ3を持つものとされ、ポート１８は４つの入力
ビットＢ1〜Ｂ4を持つものとされる。そして、これらビ
ットＤ1〜Ｄ3と、ビットＢ1〜Ｂ4との間に、スイッチＳ
11〜Ｓ44が４行３列にマトリックス接続される。なお、
スイッチＳ11〜Ｓ43は常開スイッチとされる。

【００２１】このような構成において、電源が投入され
ると、ＣＰＵ１１の処理はルーチン１００のステップ１
０１からスタートし、次にステップ１０２において、各
部の初期化あるいは初期設定が実行され、その後、ステ
ップ１１１において、ルーチン２００が実行される。そ
して、詳細を後述するが、このルーチン２００において
は、キー入力があるかどうかが検出され、ないときに
は、リクエストフラグREQFが“０”にセットされ、ある
ときには、REQF＝“１”にセットされるとともに、入力
されたキーを示すデータがＲＡＭ１３に用意される。

【００２２】そして、ルーチン２００の処理を終了する
と、ＣＰＵ１１の処理はステップ１１２に戻り、このス
テップ１１２において、リクエストフラグREQFがチェッ
クされ、REQF＝“１”のときには、処理はステップ１１
２からステップ１１３に進みむ。

【００２３】そして、このステップ１１３において、ス
テップ１１１（ルーチン２００）によりＲＡＭ１３に用
意されたデータにしたがって、入力されたキーに対応す
る処理、例えば図６におけるアッテネータ回路５の制御
が実行され、その後、処理はステップ１１１に戻る。し
たがって、このルーチン１００によれば、キー入力があ
れば、そのキー入力に対応した処理が実行されることに
なる。

【００２４】また、ステップ１１２において、REQF＝
“０”のときには、処理はステップ１１２からステップ
１１１に戻る。したがって、キー入力がないときには、
ステップ１１１、１１２が繰り返され、キー入力待ちと
なる。

【００２５】そして、そのキー入力の検出および入力さ
れたキーの判別は、ルーチン２００により以下のように
実行される。すなわち、ルーチン２００においては、Ｃ
ＰＵ１１の処理はステップ２０１からスタートし、次に
ステップ２０２においてステータスカウンタSTTSが、ST
TS＝０であるかどうかがチェックされる。

【００２６】このステータスカウンタSTTSは、スイッチ
Ｓ11〜Ｓ43に対して共通に使用され、スイッチＳ11〜Ｓ
43のどれかが押されているとき、「１」ずつインクリメ
ントされてスイッチＳ11〜Ｓ43の状態を示すものであ
る。すなわち、例えば、カウンタSTTSは８ビットの大き
さとされ、図２に示すように、 (1) STTS＝０のとき スイッチＳ11〜Ｓ43がどれも押されていないと見なす。 (2) ０＜STTS＜αのとき スイッチＳ11〜Ｓ43のどれかが押されたが、チャタリン
グ期間であると見なす。 (3) STTS＝αのとき スイッチＳ11〜Ｓ43のどれかが押されたと認め、その処
理を行う。 (4) α＜STTS≦255のとき スイッチＳ11〜Ｓ43が押され続けていると見なす。とさ
れ、STTS＝αのとき、そのスイッチ出力が有効であり、
STTS≠αのときには、スイッチ出力は無視される。

【００２７】なお、値αは、ＣＰＵ１１の処理速度によ
り異なるが、例えば10〜20である。また、スイッチＳ11
〜Ｓ43の出力には、チャタリングが含まれるので、この
チャタリングの影響をなくすため、上記(2)項のように
値αによるチャタリング期間が設定されている。

【００２８】そして、ステップ２０２において、STTS＝
０の場合には、処理はステップ２０２からステップ２１
１に進み、このステップ２１１において、ポート１７の
ビットＤ1〜Ｄ3がすべて“１”とされ、次にステップ２
１２において、ポート１８のビットＢ1〜Ｂ4に、“１”
になっているビットがあるかどうかがチェックされる。
この場合、Ｄ1〜Ｄ3＝“１”であるから、スイッチＳ11
〜Ｓ43がどれも押されていなければ、Ｂ1〜Ｂ4＝“０”
であり、スイッチＳ11〜Ｓ43がどれか１つでも押されて
いれば、ビットＢ1〜Ｂ4のうちの対応するビットが
“１”となる。

【００２９】そして、Ｂ1〜Ｂ4＝“０”であれば、スイ
ッチＳ11〜Ｓ43はどれも押されていないので、処理はス
テップ２１２からステップ２９９に進み、このルーチン
２００を終了する。

【００３０】したがって、ステップ２１１、２１２によ
れば、スイッチＳ11〜Ｓ43のどれも押されていないとき
には、ステータスカウンタSTTSは変化しないとともに、
リクエストフラグREQFも変化しないで、ルーチン２００
を終了する。

【００３１】しかし、ステップ２１２において、ビット
Ｂ1〜Ｂ4のどれか１ビットでも“１”のときには、これ
はスイッチＳ11〜Ｓ43のどれかが押されているときであ
るから、処理はステップ２１２からステップ２１３に進
んでＤ1〜Ｄ3＝“０”とされ、次にステップ２１４にお
いて、ルーチン３００が実行されてその押されたスイッ
チが検出される。

【００３２】すなわち、ルーチン３００においては、Ｃ
ＰＵ１１の処理がステップ３０１からスタートし、次に
ステップ３０２において、ポート１７のビットＤ1〜Ｄ3
が、Ｄ1＝“１”、Ｄ2＝“０”、Ｄ3＝“０”とされ、
続いてステップ３０３において、ビットＢ1〜Ｂ4に、
“１”となっているビットがあるかどうかがチェックさ
れる。そして、“１”になっているビットがあるときに
は、処理はステップ３０３からステップ３０７に進み、
このステップ３０７において、このときのデータＢ1〜
Ｂ4、Ｄ1〜Ｄ4（ポート１８、１７のビットＢ1〜Ｂ4、
Ｄ1〜Ｄ3の値）がＲＡＭ１３に保存され、その後、ステ
ップ３０８によりこのルーチン３００を終了する。

【００３３】また、ステップ３０３において、ビットＢ
1〜Ｂ4に、“１”となっているビットがないときには、
処理はステップ３０４に進み、このステップ３０４にお
いて、ポート１７のビットＤ1〜Ｄ3が、Ｄ1＝“０”、
Ｄ2＝“１”、Ｄ3＝“０”とされ、続いてステップ３０
５において、ビットＢ1〜Ｂ4に、“１”となっているビ
ットがあるかどうかがチェックされる。そして、“１”
になっているビットがあるときには、処理はステップ３
０５からステップ３０７に進み、このときのデータＢ1
〜Ｂ4、Ｄ1〜Ｄ4がＲＡＭ１３に保存され、その後、こ
のルーチン３００を終了する。

【００３４】さらに、ステップ３０５において、ビット
Ｂ1〜Ｂ4に、“１”となっているビットがないときに
は、処理はステップ３０６に進み、このステップ３０６
において、ポート１７のビットＤ1〜Ｄ3が、Ｄ1＝
“０”、Ｄ2＝“０”、Ｄ3＝“１”とされ、続いてステ
ップ３０７において、このときのデータＢ1〜Ｂ4、Ｄ1
〜Ｄ4がＲＡＭ１３に保存され、その後、このルーチン
３００を終了する。

【００３５】そして、今の場合、スイッチＳ11〜Ｓ43の
どれかが押されていることにより処理がステップ２１４
（ルーチン３００）に進んできたのであるから、ステッ
プ３０２、３０４、３０６のどれかが実行されたとき、
ビットＢ1〜Ｂ4に、“１”となっているビットがある。

【００３６】例えば、スイッチＳ42が押されていれば、
Ｄ2＝“１”のときに、Ｂ4＝“１”となるので、処理は
ステップ３０１からステップ３０５まで進み、その後、
ステップ３０７に進む。そして、ステップ３０７におい
て、このときのＢ1〜Ｂ3＝“０”、Ｂ4＝“１”、Ｄ1＝
“０”、Ｄ2＝“１”、Ｄ＝“０”がＲＡＭ１３に保存
される。

【００３７】また、逆に、Ｂ1〜Ｂ3＝“０”、Ｂ4＝
“１”、Ｄ1＝“０”、Ｄ2＝“１”、Ｄ＝“０”である
とすれば、Ｂ4＝“１”であるから、押されたスイッチ
はスイッチＳ41、Ｓ42、Ｓ43のどれかかであり、このと
き、Ｄ2＝“１”であるから、押されたスイッチは、ス
イッチＳ41、Ｓ42、Ｓ43のうちのスイッチＳ42である。
すなわち、ＲＡＭ１３に保存されたビットＢ1〜Ｂ4、Ｄ
1〜Ｄ3の値から、押されたスイッチを知ることができ
る。

【００３８】続いて処理はステップ２１４（ルーチン３
００）からステップ２１５に進み、このステップ２１５
においてステータスカウンタSTTSが「１」だけインクリ
メントされ、その後、ステップ２９９によりこのルーチ
ン２００を終了する。なお、ステップ２１５において
は、ポート１７のビットＤ1〜Ｄ3の値を変更する処理を
実行していなので、そのビットＤ1〜Ｄ3の値は、ステッ
プ２１４（ステップ３０２、３０４あるいは３０６）が
実行されたときの値、すなわち、ＲＡＭ１３に保存され
ている値に等しい。

【００３９】こうして、ステップ２１１〜２１５によれ
ば、スイッチＳ11〜Ｓ43のどれかが押されているとき、
その押されているスイッチを示すデータＢ1〜Ｂ4、Ｄ1
〜Ｄ3が、ＲＡＭ１３に書き込まれる。また、ステータ
スカウンタSTTSが「１」だけインクリメントされる。

【００４０】さらに、ステップ２０２において、STTS≠
０の場合には、処理はステップ２０２からステップ２２
１に進み、このステップ２２１において、この時点のポ
ート１８のビットＢ1〜Ｂ4の値と、ステップ２１４によ
りＲＡＭ１３に保存されているデータＢ1〜Ｂ4とが比較
される。

【００４１】この場合、ポート１７のビットＤ1〜Ｄ3の
値は、ステップ２１４の実行後に変更されていないの
で、ステップ２１４によりＲＡＭ１３に記憶されたデー
タＤ1〜Ｄ3に等しい。したがって、ステップ２１４が実
行されたときに押されていたスイッチと、ステップ２２
１が実行されたときに押されているキーとが等しけれ
ば、このステップ２２１の比較の結果は等しくなる。ま
た、ステップ２２１が実行されたときに、スイッチが押
されなくなっていたり、ノイズによりステップ２１１〜
２１５が実行されたりしたような場合には、ステップ２
２１の比較の結果は、一般に等しくならない。

【００４２】そこで、比較の結果が等しいときには（同
じスイッチが押されているときには）、処理はステップ
２２１からステップ２２２に進み、このステップ２２２
において、ステータスカウンタSTTSの値が、STTS＜255
であるかどうかがチェックされる。そして、STTS＝255
のときには、その値をインクリメントしたとき、オーバ
ーフローするとともに、STTS＞αのときは、図２に示す
ように、スイッチが押され続けているときであってスイ
ッチの入力を無視するときなので、処理はステップ２２
２からステップ２９９に進み、このルーチン２００を終
了する。

【００４３】したがって、スイッチＳ11〜Ｓ43から出力
が得られても、STTS＝255のときには、スイッチが押さ
れ続けたと見なされ、スイッチＳ11〜Ｓ43の出力は無視
される。

【００４４】また、ステップ２２２において、STTS＜25
5のときには、処理はステップ２２２からステップ２２
３に進み、このステップ２２３において、カウンタSTTS
は「１」だけインクリメントされ、次にステップ２２４
において、STTS＝αであるかどうかがチェックされる。
そして、STTS≠αのときには、処理はステップ２２４か
らステップ２９９に進み、このルーチン２００を終了す
る。

【００４５】したがって、STTS≠αのときには、チャタ
リング期間と見なされ（これは、０＜STTS＜αのと
き）、あるいはスイッチＳ11〜Ｓ43が押され続けている
と見なされ（これは、α＜STTS＜255のとき）、スイッ
チＳ11〜Ｓ43の出力は無視される。

【００４６】しかし、ステップ２２４において、STTS＝
αのときには、処理はステップ２２４からステップ２２
５に進み、このステップ２２５において、リクエストフ
ラグREQFが“１”にセットされ、その後、ステップ２９
９によりこのルーチン２００を終了する。

【００４７】したがって、STTS＝αのときには、スイッ
チＳ11〜Ｓ43のどれかが押され、かつ、チャタリング処
理が終了していると見なされ、リクエストフラグREQFが
“１”にセットされることになる。また、このとき、ス
テップ２１４によりＲＡＭ１３には、押されたスイッチ
を示すデータＢ1〜Ｂ4、Ｄ1〜Ｄ3が記憶されている。

【００４８】さらに、ステップ２２１において、ポート
１８のビットＢ1〜Ｂ4の値と、ステップ２１４によりＲ
ＡＭ１３に保存されているデータＢ1〜Ｂ4との比較の結
果、両者が等しくないときには（同じスイッチが押され
ていないようなときには）、処理はステップ２２１から
ステップ２３１に進み、このステップ２３１において、
ポート１７のビットＤ1〜Ｄ3がすべて“１”とされる。

【００４９】そして、さらに、ステップ２３２におい
て、ステータスカウンタSTTSが「０」にクリアされ、次
にステップ２３３において、リクエストフラグREQFが
“０”にセットされ、その後、ステップ２９９によりこ
のルーチン２００を終了する。

【００５０】したがって、ルーチン２００が繰り返され
た場合、スイッチＳ11〜Ｓ43のどれかが押されたとき、
その押されたことを示すリクエストフラグREQFが“１”
にセットされるとともに、その押されたスイッチを示す
データＢ1〜Ｂ4、Ｄ1〜Ｄ4がＲＡＭ１３に記憶されるこ
とになる。また、このとき、チャタリング処理も実行さ
れている。

【００５１】そして、ルーチン２００が以上のように構
成されているので、このルーチン２００がルーチン１０
０のステップ１１１において実行されると、全体の処理
は以下のようになる。

【００５２】すなわち、ルーチン１００に対する処理が
ステップ１０１からスタートすると、ステップ１０２に
おいて初期化が実行されるとき、STTS＝０、REQF＝
“０”に初期化される。

【００５３】したがって、最初にステップ１１１におい
てルーチン２００が実行されるとき、処理は、ステップ
２０１→ステップ２０２→ステップ２１１→ステップ２
１２→ステップ２９９と進み、STTS＝０、REQF＝“０”
の状態が続くととともに、ステップ１１１だけが繰り返
され、キー入力待ちとなる。

【００５４】そして、このキー入力待ちのとき、スイッ
チＳ11〜Ｓ43のどれかが押されると、次にステップ１１
１においてルーチン２００が実行されるとき、ステップ
２１３〜２１５が実行され、押されたスイッチを示すデ
ータＢ1〜Ｂ4、Ｄ1〜Ｄ3がＲＡＭ１３に保存される。ま
た、STTS＝１とされる。

【００５５】しかし、この状態では、まだ、REQF＝
“０”の状態にあるので、ステップ１１１だけが繰り返
されるとともに、この繰り返し時、STTS≠０なので、処
理は、ステップ２０１→ステップ２２１→ステップ２２
２→ステップ２２３→ステップ２２４→ステップ２９９
と進み、カウンタSTTSのインクリメントだけが実行され
る。すなわち、チャタリング処理が実行される。

【００５６】そして、STTS＝αになると、ステップ２２
４の次にステップ２２５が実行されてリクエストフラグ
REQFが“１”にセットされる。したがって、ステップ１
１１が終了すると、処理はステップ１１２からステップ
１１３に進み、ＲＡＭ１３のデータＢ1〜Ｂ4、Ｄ1〜Ｄ3
にしたがって、目的とする処理が実行される。

【００５７】そこで、スイッチＳ11〜Ｓ43を押すことを
やめると、その次にステップ１１１においてルーチン２
００が実行されるとき、ステップ２２１において、デー
タＢ1〜Ｂ4が変化しているので、ステップ２３１〜２３
３が実行され、STTS＝０、REQF＝“０”に初期化され
る。したがって、以後、次のキー入力待ちとなる。

【００５８】以上のようにして、スイッチＳ11〜Ｓ43の
うちの操作されたスイッチが判別されるが、この場合、
スイッチＳ11〜Ｓ43に対するスキャンは、ステップ２１
４においてスイッチ（Ｓ11〜Ｓ41）、（Ｓ12〜Ｓ42）、
（Ｓ13〜Ｓ43）に対して最多で１回ずつしか実行され
ず、連続して実行されないので、ノイズの発生を抑える
ことができ、例えばオーディオ機器においては、音質の
劣化を防ぐことができる。また、スキャンが連続して実
行されないので、連続したスキャンパルスによる連続音
がスピーカから出力されることもない。

【００５９】さらに、スイッチＳ11〜Ｓ43に対するチェ
ックのアルゴリズムを変更するだけでよく、シールド板
を使用する場合に比べ、コストの上昇がないとともに、
プリント配線基板上の部品や回路の配置あるいは配線パ
ターンの引き回しを考慮する必要がない。

【００６０】また、マイクロコンピュータ１０としてＡ
／Ｄコンバータを内蔵したものを使用する必要もなく、
この点からもコストの上昇がなくなるとともに、マイク
ロコンピュータ１０を選択するときの自由度が広がる。

【００６１】なお、ルーチン３００において、ポート１
７のビットＤ1〜Ｄ3を“１”にするごとに、そのときの
ポート１８のビットＢ1〜Ｂ4の値をＲＡＭ１３に記憶す
るとともに、ステップ２２１においても、同様の処理を
行ってビットＤ1〜Ｄ3を“１”にするごとに、ビットＢ
1〜Ｂ4の比較を行えば、スイッチＳ11〜Ｓ43の複数を同
時に押したとき、これを判別することができる。

【００６２】

【発明の効果】この発明によれば、スイッチに対するス
キャンが連続して実行されないので、ノイズの発生を抑
えることができ、例えばオーディオ機器において、連続
音がスピーカから出力されることがない。

【００６３】さらに、コストの上昇がないとともに、プ
リント配線基板上の部品や回路の配置あるいは配線パタ
ーンの引き回しを考慮する必要がない。また、マイクロ
コンピュータを選択するときの自由度が広がる。

【図面の簡単な説明】

【図１】この発明の一形態を示す系統図である。

【図２】この発明を説明するための図である。

【図３】この発明の一形態を示すフローチャートであ
る。

【図４】この発明の一形態を示すフローチャートであ
る。

【図５】この発明の一形態を示すフローチャートであ
る。

【図６】この発明を説明するための系統図である。

【符号の説明】

１０＝マイクロコンピュータ、１１＝ＣＰＵ、１２＝Ｒ
ＯＭ、１３＝ＲＡＭ、１７＝出力ポート、１８＝入力ポ
ート、１００＝メインルーチン、２００および３００＝
サブルーチン、Ｓ11〜Ｓ43＝スイッチ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】出力ポートの各ビットと入力ポートの各ビ
   ットとの間にマトリックス接続された複数のスイッチの
   うち、操作されたスイッチを判別するにあたり、 上記出力ポートの各ビットのすべてを出力状態にして、
   上記入力ポートのいずれかのビットに、上記出力ポート
   の出力が得られるかどうかをチェックし、 このチェックの結果、上記出力ポートの出力が得られな
   いときには、上記複数のスイッチがいずれも操作されて
   いないものと判断し、 上記チェックの結果、上記出力ポートの出力が得られる
   ときには、上記出力ポートの各ビットを順に出力状態に
   していくとともに、 この順に出力状態にしていくとき、上記入力ポートのい
   ずれかのビットに、上記出力ポートの出力が得られた
   ら、そのときの上記入力ポートの各ビットの値を記憶す
   るとともに、このときの上記出力ポートの各ビットの値
   を保持して上記順に出力状態にしていく処理を終了し、 チャタリング期間の経過後、上記入力ポートの各ビット
   の値と上記記憶した入力ポートの各ビットの値とが互い
   に等しいとき、上記入力ポートの各ビットのデータを有
   効とするようにしたオーディオ機器におけるキー判別方
   法。
2. 【請求項２】請求項１に記載のオーディオ機器における
   キー判別方法において、 上記操作されているスイッチの操作が解除されたとき、
   上記出力ポートの各ビットのすべてを出力状態に戻すよ
   うにしたオーディオ機器におけるキー判別方法。
3. 【請求項３】出力ポートと、 入力ポートと、 上記出力ポートの各ビットと上記入力ポートの各ビット
   との間にマトリックス接続された複数のスイッチと、 上記入力ポートの各ビットの値を記憶するメモリ回路
   と、 所定の処理を実行する制御回路とを有し、 上記所定の処理が、 上記出力ポートの各ビットのすべてを出力状態にして、
   上記入力ポートのいずれかのビットに、上記出力ポート
   の出力が得られるかどうかをチェックし、 このチェックの結果、上記出力ポートの出力が得られな
   いときには、上記複数のスイッチがいずれも操作されて
   いないものと判断し、 上記チェックの結果、上記出力ポートの出力が得られる
   ときには、上記出力ポートの各ビットを順に出力状態に
   していくとともに、 この順に出力状態にしていくとき、上記入力ポートのい
   ずれかのビットに、上記出力ポートの出力が得られた
   ら、そのときの上記入力ポートの各ビットの値を上記メ
   モリ回路に記憶するとともに、このときの上記出力ポー
   トの各ビットの値を保持して上記順に出力状態にしてい
   く処理を終了し、 チャタリング期間の経過後、上記入力ポートの各ビット
   の値と上記メモリ回路に記憶した入力ポートの各ビット
   の値とが互いに等しいとき、上記入力ポートの各ビット
   のデータを有効とする制御であるようにしたオーディオ
   機器におけるキー判別回路。
4. 【請求項４】請求項３に記載のオーディオ機器における
   キー判別回路において、 上記所定の処理が、 上記操作されるスイッチの操作が解除されたとき上記出
   力ポートの各ビットのすべてを出力状態に戻す制御をさ
   らに含むようにしたオーディオ機器におけるキー判別回
   路。