JP3309297B2 - 半導体パッケージとその製造方法 - Google Patents
半導体パッケージとその製造方法Info
- Publication number
- JP3309297B2 JP3309297B2 JP31296793A JP31296793A JP3309297B2 JP 3309297 B2 JP3309297 B2 JP 3309297B2 JP 31296793 A JP31296793 A JP 31296793A JP 31296793 A JP31296793 A JP 31296793A JP 3309297 B2 JP3309297 B2 JP 3309297B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- package
- mounting plate
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，放熱基板材料に関し，
詳しくは，半導体装置のパッケージに用いられる放熱基
板と，その製造方法と，それを用いた半導体用セラミッ
クパッケージに関する。
詳しくは，半導体装置のパッケージに用いられる放熱基
板と，その製造方法と，それを用いた半導体用セラミッ
クパッケージに関する。
【０００２】
【従来の技術】従来，この種の半導体パッケージには，
セラミックパッケージと呼ばれる物がある。このセラミ
ックパッケージには，熱伝導性が良好であり，集積回路
（ＩＣ）の外周域に係わる部材との熱膨張係数の整合し
た放熱基板が使用されている。この放熱基板には高信頼
性も到達しつつ，且つまた小型軽量化も市場性を高める
為には，欠かせぬ要件である。
セラミックパッケージと呼ばれる物がある。このセラミ
ックパッケージには，熱伝導性が良好であり，集積回路
（ＩＣ）の外周域に係わる部材との熱膨張係数の整合し
た放熱基板が使用されている。この放熱基板には高信頼
性も到達しつつ，且つまた小型軽量化も市場性を高める
為には，欠かせぬ要件である。
【０００３】従来のセラミックパッケージに用いられる
放熱基板には，熱膨張係数を半導体を構成するシリコン
（Ｓｉ），ガリウムひ素（ＧａＡｓ）に合わせるため
に，銅−タングステン（Ｃｕ−Ｗ）複合材料やＣｕ−モ
リブデン（Ｍｏ）複合材料が用いられている。
放熱基板には，熱膨張係数を半導体を構成するシリコン
（Ｓｉ），ガリウムひ素（ＧａＡｓ）に合わせるため
に，銅−タングステン（Ｃｕ−Ｗ）複合材料やＣｕ−モ
リブデン（Ｍｏ）複合材料が用いられている。
【０００４】しかしながら，Ｃｕ−Ｍｏ及びＣｕ−Ｗの
複合材料の比重は１０以上で多くは１２〜１４である。
一方，セラミックパッケージのセラミック基板，例え
ば，アルミナ（Ａｌ（エル）2 Ｏ3 ）は，比重が３．６
と，半導体チップを構成するＳｉの２．３，ＧａＡｓの
５．３に比べて大きく，結果としてセラミックパッケー
ジの軽量化を遅らせてきた。
複合材料の比重は１０以上で多くは１２〜１４である。
一方，セラミックパッケージのセラミック基板，例え
ば，アルミナ（Ａｌ（エル）2 Ｏ3 ）は，比重が３．６
と，半導体チップを構成するＳｉの２．３，ＧａＡｓの
５．３に比べて大きく，結果としてセラミックパッケー
ジの軽量化を遅らせてきた。
【０００５】ここで，放熱基板に要求される熱特性は，
本発明者らの実験によれば，１００Ｗ／ｍｋ以上の熱伝
導率を有し，ＩＣの外周域に係わる部材と整合するため
には，熱膨張係数はおおよそ４．５〜８×１０ −６ であ
ることが判明している。
本発明者らの実験によれば，１００Ｗ／ｍｋ以上の熱伝
導率を有し，ＩＣの外周域に係わる部材と整合するため
には，熱膨張係数はおおよそ４．５〜８×１０ −６ であ
ることが判明している。
【０００６】そこで，セラミックパッケージの放熱基板
として，上述の密度，熱膨張係数，及び熱伝導率を満た
すものを探した結果，下記表１で示すように，炭素質材
料に上述の所望する特性を満たすものを発見した。
として，上述の密度，熱膨張係数，及び熱伝導率を満た
すものを探した結果，下記表１で示すように，炭素質材
料に上述の所望する特性を満たすものを発見した。
【０００７】
【表１】
【０００８】
【発明が解決しようとする課題】しかしながら，上記炭
素質材料をこのまま放熱基板に用いて，半導体チップを
直接接合した場合，接合によっても熱伝導率の低下は避
けられない。したがって，熱伝導率を上昇する目的でめ
っき処理した場合に，めっき液の浸込みが生じる。ま
た，パッケージ組み立て時のろう材の浸込みも避けるこ
とはできない。さらに，各種形状への対応のための加工
には耐えられない。
素質材料をこのまま放熱基板に用いて，半導体チップを
直接接合した場合，接合によっても熱伝導率の低下は避
けられない。したがって，熱伝導率を上昇する目的でめ
っき処理した場合に，めっき液の浸込みが生じる。ま
た，パッケージ組み立て時のろう材の浸込みも避けるこ
とはできない。さらに，各種形状への対応のための加工
には耐えられない。
【０００９】そこで，本発明の第１技術的課題は，所望
する熱膨張係数，熱伝導率を有するとともに，密度が小
さく軽量化の図れる放熱基板を用いた半導体パッケー
ジ、特に、セラミックパッケージを提供することにあ
る。
する熱膨張係数，熱伝導率を有するとともに，密度が小
さく軽量化の図れる放熱基板を用いた半導体パッケー
ジ、特に、セラミックパッケージを提供することにあ
る。
【００１０】更に，本発明の第２技術的課題は，めっき
処理等の加工に適した放熱基板を用いた半導体パッケー
ジ、特に、セラミックパッケージを提供することにあ
る。
処理等の加工に適した放熱基板を用いた半導体パッケー
ジ、特に、セラミックパッケージを提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明では，放熱基板の
基材に炭素質として黒鉛を用いている。黒鉛自体は，加
工性に優れているため，複雑形状品については，所望す
る形状の加工することができる。本発明では，所望する
形状への加工後，タングステンあるいは，モリブデンを
ＣＶＤにより被覆，あるいは銅めっきした後に，必要に
応じてタングステンあるいは，モリブデン板を接合し
て，上記技術的課題を解決したものである。
基材に炭素質として黒鉛を用いている。黒鉛自体は，加
工性に優れているため，複雑形状品については，所望す
る形状の加工することができる。本発明では，所望する
形状への加工後，タングステンあるいは，モリブデンを
ＣＶＤにより被覆，あるいは銅めっきした後に，必要に
応じてタングステンあるいは，モリブデン板を接合し
て，上記技術的課題を解決したものである。
【００１２】即ち、本発明によれば、一面にＭｏ板を介
して半導体チップが接合される取り付け板と、前記取り
付け板の他面に設けられた放熱基板とを備えた半導体パ
ッケージであって、前記放熱基板は、表裏をなす二面を
有する炭素質の基材と，前記基材の少なくとも一面を覆
う高融点金属層からなる合わせ材とを備えた複合材料か
らなり、前記高融点金属層はＷ，Ｍｏ及びこれらのうち
の少なくとも一種を含む合金のうちのいずれかであるこ
とを特徴とする半導体パッケージが得られる。
して半導体チップが接合される取り付け板と、前記取り
付け板の他面に設けられた放熱基板とを備えた半導体パ
ッケージであって、前記放熱基板は、表裏をなす二面を
有する炭素質の基材と，前記基材の少なくとも一面を覆
う高融点金属層からなる合わせ材とを備えた複合材料か
らなり、前記高融点金属層はＷ，Ｍｏ及びこれらのうち
の少なくとも一種を含む合金のうちのいずれかであるこ
とを特徴とする半導体パッケージが得られる。
【００１３】また、本発明においては、前記半導体パッ
ケージにおいて，前記放熱基板は、前記基材の合わせ材
が設けられていることが好ましく、前記合わせ材は，化
学気相蒸着法によって形成されていることが好ましい。
更に、本発明の半導体パッケージにおいて、前記放熱基
板の前記基材及び前記合せ材のうちの少なくとも一面に
Ｃｕめっきが施されていることが好ましい。
ケージにおいて，前記放熱基板は、前記基材の合わせ材
が設けられていることが好ましく、前記合わせ材は，化
学気相蒸着法によって形成されていることが好ましい。
更に、本発明の半導体パッケージにおいて、前記放熱基
板の前記基材及び前記合せ材のうちの少なくとも一面に
Ｃｕめっきが施されていることが好ましい。
【００１４】また、本発明によれば、前記いずれか一つ
の半導体パッケージにおいて、前記半導体チップがセラ
ミック基体内に収容されていることを特徴とする半導体
用セラミックパッケージが得られる。
の半導体パッケージにおいて、前記半導体チップがセラ
ミック基体内に収容されていることを特徴とする半導体
用セラミックパッケージが得られる。
【００１５】また、本発明によれば、一面にＭｏ板を介
して半導体チップが接合される取り付け板と、前記取り
付け板の他面に設けられた放熱基板とを備えた半導体パ
ッケージを製造する方法において、前記放熱基板は表裏
をなす二面を有する炭素質の基材の少なくとも一面に，
化学気相蒸着法により高融点金属からなる合わせ材を形
成することにより形成されることを特徴とする半導体パ
ッケージの製造方法が得られる。
して半導体チップが接合される取り付け板と、前記取り
付け板の他面に設けられた放熱基板とを備えた半導体パ
ッケージを製造する方法において、前記放熱基板は表裏
をなす二面を有する炭素質の基材の少なくとも一面に，
化学気相蒸着法により高融点金属からなる合わせ材を形
成することにより形成されることを特徴とする半導体パ
ッケージの製造方法が得られる。
【００１６】また、本発明によれば、一面にＭｏ板を介
して半導体チップが接合される取り付け板と、前記取り
付け板の他面に設けられた放熱基板とを備えた半導体パ
ッケージを製造する方法において、前記放熱基板を、表
裏をなす二面を有する炭素質の基材の少なくとも一面に
Ｃｕめっきを施し，Ｍｏ，Ｗ，及びこれらを少なくとも
一種含む合金のうちのいずれかからなる合わせ材を重ね
合わせ，ホットプレスにより前記基材と前記合わせ材と
を接合することにより形成することを特徴とする半導体
パッケージの製造方法が得られる。
して半導体チップが接合される取り付け板と、前記取り
付け板の他面に設けられた放熱基板とを備えた半導体パ
ッケージを製造する方法において、前記放熱基板を、表
裏をなす二面を有する炭素質の基材の少なくとも一面に
Ｃｕめっきを施し，Ｍｏ，Ｗ，及びこれらを少なくとも
一種含む合金のうちのいずれかからなる合わせ材を重ね
合わせ，ホットプレスにより前記基材と前記合わせ材と
を接合することにより形成することを特徴とする半導体
パッケージの製造方法が得られる。
【００１７】また，本発明の半導体パッケージに用いら
れる平板状の放熱基板については，ＣＶＤのコストを低
減する目的で，ＩＣチップ（Ｓｉ，やＧａＡｓ）の搭載
する面，或いは，熱歪みバランスをとる為，又は生産管
理上，面の確定（指定）を容易に，もしくは，省略する
ため，搭載する面と反対側の面との両面にＣＶＤを施す
ことも良い。この際，グラファイトに銅めっきをし，真
空乾燥処理した後，成膜すべき面を一方向に並べてＣＶ
Ｄを処理すると効率良い。
れる平板状の放熱基板については，ＣＶＤのコストを低
減する目的で，ＩＣチップ（Ｓｉ，やＧａＡｓ）の搭載
する面，或いは，熱歪みバランスをとる為，又は生産管
理上，面の確定（指定）を容易に，もしくは，省略する
ため，搭載する面と反対側の面との両面にＣＶＤを施す
ことも良い。この際，グラファイトに銅めっきをし，真
空乾燥処理した後，成膜すべき面を一方向に並べてＣＶ
Ｄを処理すると効率良い。
【００１８】
【実施例】以下，本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１９】図１は本発明の実施例に係るセラミックパ
ッケージを用いた半導体装置を示す断面図である。図１
に示すように，半導体装置は，Ｓｉ基板又はＧａＡｓ基
板を備えた半導体チップ１１と，これを収容するセラミ
ックパッケージ１０を備えている。セラミックパッケー
ジ１０は，Ｓｉ基板又はＧａＡｓ基板を備えた半導体チ
ップ１１を中央の段付孔部１２に収容するとともに，周
辺部に設けられ下方に突出するピン端子１３を有するア
ルミナからなる基体１４と，一面に半導体チップ１１を
ろう材，例えば，銀ろうにより張り付けたＭｏ板１５
と，このＭｏ板１５の他面にろう材を介して張り付けた
取付板１６と，この取付板１６に載置された放熱基板で
あるヒートシンク１７と，段付孔部１２の開口部に設け
られ，半導体チップ１１を封じるキャップ１８と，半導
体チップ１１とピン端子１６との電気的接続を行うボン
デングワイヤ１９とを備えている。
ッケージを用いた半導体装置を示す断面図である。図１
に示すように，半導体装置は，Ｓｉ基板又はＧａＡｓ基
板を備えた半導体チップ１１と，これを収容するセラミ
ックパッケージ１０を備えている。セラミックパッケー
ジ１０は，Ｓｉ基板又はＧａＡｓ基板を備えた半導体チ
ップ１１を中央の段付孔部１２に収容するとともに，周
辺部に設けられ下方に突出するピン端子１３を有するア
ルミナからなる基体１４と，一面に半導体チップ１１を
ろう材，例えば，銀ろうにより張り付けたＭｏ板１５
と，このＭｏ板１５の他面にろう材を介して張り付けた
取付板１６と，この取付板１６に載置された放熱基板で
あるヒートシンク１７と，段付孔部１２の開口部に設け
られ，半導体チップ１１を封じるキャップ１８と，半導
体チップ１１とピン端子１６との電気的接続を行うボン
デングワイヤ１９とを備えている。
【００２０】取付板１６は，２８％Ｎｉ−１８％Ｃｏ−
ｂａｌＦｅ合金等が使用できるが，これに限定されるも
のではない。また，ヒートシンク１７は，表裏に銅被覆
又はタングステン被覆を有する黒鉛材からなり，周辺部
に，放熱フィン板１７ａが複数平行に突設されている。
ｂａｌＦｅ合金等が使用できるが，これに限定されるも
のではない。また，ヒートシンク１７は，表裏に銅被覆
又はタングステン被覆を有する黒鉛材からなり，周辺部
に，放熱フィン板１７ａが複数平行に突設されている。
【００２１】以下，本発明の実施例に係る放熱基板及び
それを用いたセラミックパッケージの製造の具体例を示
す。
それを用いたセラミックパッケージの製造の具体例を示
す。
【００２２】（実施例１）市販の等方性黒鉛材（ＩＧ−
１５）を厚さ１０ｍｍ，縦２０ｍｍ，横２５ｍｍの所望
の寸法に切り出し超音波／アルコール洗浄後，反応槽内
の真空中１２０℃にて１２０分乾燥して基材とした。上
記等方性黒鉛基材をチップ搭載面が上又は下となるよう
に反応槽内に配置して並べ，充分アルゴン置換し，又は
その後，減圧処理して，ＷＦ6 ，Ｈ2 のガスをそれぞれ
５０ｃｃ／分，５００ｃｃ／分導入し，基材板を４００
℃に加熱しつつ，純Ｗを被覆した。Ｗが概ね５５〜６０
μｍ成膜した所で，並べたすべての基材を裏返して再び
上述の手順でＷを成膜した。これによって，グラファイ
ト全外周にＷを被覆した為，両チップ搭載面を精密研磨
し，Ｒａ４．２μｍに仕上げた。得られたＷとＣとの複
合材料のＷ被覆層は片側５０μｍであった。
１５）を厚さ１０ｍｍ，縦２０ｍｍ，横２５ｍｍの所望
の寸法に切り出し超音波／アルコール洗浄後，反応槽内
の真空中１２０℃にて１２０分乾燥して基材とした。上
記等方性黒鉛基材をチップ搭載面が上又は下となるよう
に反応槽内に配置して並べ，充分アルゴン置換し，又は
その後，減圧処理して，ＷＦ6 ，Ｈ2 のガスをそれぞれ
５０ｃｃ／分，５００ｃｃ／分導入し，基材板を４００
℃に加熱しつつ，純Ｗを被覆した。Ｗが概ね５５〜６０
μｍ成膜した所で，並べたすべての基材を裏返して再び
上述の手順でＷを成膜した。これによって，グラファイ
ト全外周にＷを被覆した為，両チップ搭載面を精密研磨
し，Ｒａ４．２μｍに仕上げた。得られたＷとＣとの複
合材料のＷ被覆層は片側５０μｍであった。
【００２３】作製した複合材料の物性を測定した所，比
重１．９０，熱膨張係数４．６×１０-6／Ｋ，熱伝導率
１３８Ｗ／ｍ・Ｋとなり，又，被覆層はまったく剥離せ
ず，良好な放熱基板となった。すなわち，超軽量な，高
放熱性，低熱膨張係数基板が得られた。
重１．９０，熱膨張係数４．６×１０-6／Ｋ，熱伝導率
１３８Ｗ／ｍ・Ｋとなり，又，被覆層はまったく剥離せ
ず，良好な放熱基板となった。すなわち，超軽量な，高
放熱性，低熱膨張係数基板が得られた。
【００２４】（実施例２）実施例１と同様に黒鉛（ＩＧ
−１１）を用意し，シュウ酸溶液中で無電解銅めっきを
行い，全外周表層を約１０μｍの銅めっき層で被覆し
た。２５０℃で真空度２×１０-2 Ｔｏｒｒで１時間処
理した。このまま，放熱基板として用いると，半導体チ
ップとの熱膨張係数の差が大きいために，使用できな
い。したがって，熱膨張係数の近いＭｏ板を用いて，以
下の処理を行った。Ｍｏ・黒鉛・Ｍｏの順となるように
積層させ，ホットプレスにて，３５０℃で６０分，２０
０ｋｇ／ｃｍ2 の圧力にて静的接合を行った。用いられ
たＭｏ板は，表面粗さＲａ１〜２μｍであり，５０μｍ
の厚さであった。得られた複合材の物性を測定した所，
比重１．８０，熱膨張係数４．５９×１０-6/ Ｋ，熱伝
導率１１７Ｗ／ｍ・Ｋとなり，実施例１と同様に良好な
結果となった。
−１１）を用意し，シュウ酸溶液中で無電解銅めっきを
行い，全外周表層を約１０μｍの銅めっき層で被覆し
た。２５０℃で真空度２×１０-2 Ｔｏｒｒで１時間処
理した。このまま，放熱基板として用いると，半導体チ
ップとの熱膨張係数の差が大きいために，使用できな
い。したがって，熱膨張係数の近いＭｏ板を用いて，以
下の処理を行った。Ｍｏ・黒鉛・Ｍｏの順となるように
積層させ，ホットプレスにて，３５０℃で６０分，２０
０ｋｇ／ｃｍ2 の圧力にて静的接合を行った。用いられ
たＭｏ板は，表面粗さＲａ１〜２μｍであり，５０μｍ
の厚さであった。得られた複合材の物性を測定した所，
比重１．８０，熱膨張係数４．５９×１０-6/ Ｋ，熱伝
導率１１７Ｗ／ｍ・Ｋとなり，実施例１と同様に良好な
結果となった。
【００２５】実施例２においては，表面を未加工のまま
でも，そのままチップの接合が容易であった。
でも，そのままチップの接合が容易であった。
【００２６】
【発明の効果】以上，説明したように，本発明によれ
ば，所望する熱膨張係数，熱伝導率を有するとともに，
密度が小さく軽量化の図れる放熱基板を用いた半導体パ
ッケージ、特に、セラミックパッケージを提供すること
ができる。
ば，所望する熱膨張係数，熱伝導率を有するとともに，
密度が小さく軽量化の図れる放熱基板を用いた半導体パ
ッケージ、特に、セラミックパッケージを提供すること
ができる。
【００２７】更に，本発明によれば，めっき処理等の加
工に適した放熱基板を用いた半導体パッケージ、特に、
セラミックパッケージを提供することができる。
工に適した放熱基板を用いた半導体パッケージ、特に、
セラミックパッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例に係るセラミックパッケージを
用いた半導体装置を示す断面図である。
用いた半導体装置を示す断面図である。
１０ セラミックパッケージ １１ 半導体チップ １２ 段付孔部 １３ ピン端子 １４ 基体 １５ Ｍｏ板 １６ 取付板 １７ ヒートシンク １８ キャップ １９ ボンデングワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 昌宏 富山県富山市岩瀬古志町２番地 東京タ ングステン株式会社富山製作所内 (56)参考文献 特開 昭58−157144（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/14 H01L 23/12 H01L 23/373
Claims (6)
- 【請求項１】 一面にＭｏ板を介して半導体チップが接
合される取り付け板と、前記取り付け板の他面に設けら
れた放熱基板とを備えた半導体パッケージであって、前
記放熱基板は、表裏をなす二面を有する炭素質の基材
と，前記基材の少なくとも一面を覆う高融点金属層から
なる合わせ材とを備えた複合材料からなり、前記高融点
金属層はＷ，Ｍｏ及びこれらのうちの少なくとも一種を
含む合金のうちのいずれかであることを特徴とする半導
体パッケージ。 - 【請求項２】 請求項１記載の半導体パッケージにおい
て，前記放熱基板の前記基材及び前記合せ材のうちの少
なくとも一面にＣｕめっきが施されていることを特徴と
する半導体パッケージ。 - 【請求項３】 請求項１又は２記載の半導体パッケージ
において，前記放熱基板の前記合わせ材は，化学気相蒸
着法によって形成されていることを特徴とする半導体パ
ッケージ。 - 【請求項４】 請求項１乃至３の内のいずれか一つに記
載の半導体パッケージにおいて、前記半導体チップがセ
ラミック基体内に収容されていることを特徴とする半導
体用セラミックパッケージ。 - 【請求項５】 一面にＭｏ板を介して半導体チップが接
合される取り付け板と、前記取り付け板の他面に設けら
れた放熱基板とを備えた半導体パッケージを製造する方
法において、前記放熱基板は表裏をなす二面を有する炭
素質の基材の少なくとも一面に，化学気相蒸着法により
高融点金属からなる合わせ材を形成することにより形成
されることを特徴とする半導体パッケージの製造方法。 - 【請求項６】 一面にＭｏ板を介して半導体チップが接
合される取り付け板と、前記取り付け板の他面に設けら
れた放熱基板とを備えた半導体パッケージを製造する方
法において、前記放熱基板を、表裏をなす二面を有する
炭素質の基材の少なくとも一面にＣｕめっきを施し，Ｍ
ｏ，Ｗ，及びこれらを少なくとも一種含む合金のうちの
いずれかからなる合わせ材を重ね合わせ，ホットプレス
により前記基材と前記合わせ材とを接合することにより
形成することを特徴とする半導体パッケージの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31296793A JP3309297B2 (ja) | 1993-12-14 | 1993-12-14 | 半導体パッケージとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31296793A JP3309297B2 (ja) | 1993-12-14 | 1993-12-14 | 半導体パッケージとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169881A JPH07169881A (ja) | 1995-07-04 |
| JP3309297B2 true JP3309297B2 (ja) | 2002-07-29 |
Family
ID=18035643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31296793A Expired - Fee Related JP3309297B2 (ja) | 1993-12-14 | 1993-12-14 | 半導体パッケージとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309297B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010087432A1 (ja) * | 2009-01-29 | 2010-08-05 | 株式会社オクテック | 放熱基体およびこれを用いた電子装置 |
| WO2015186320A1 (ja) * | 2014-06-04 | 2015-12-10 | パナソニックＩｐマネジメント株式会社 | 半導体パッケージ及びその製造方法 |
-
1993
- 1993-12-14 JP JP31296793A patent/JP3309297B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07169881A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI320227B (en) | Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same | |
| JPS632332A (ja) | ダイボンデイングプロセス | |
| JPH0817957A (ja) | 半導体素子およびその形成方法 | |
| TW200933852A (en) | Semiconductor chip package | |
| JP3791459B2 (ja) | 半導体装置およびその製造方法 | |
| US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
| JP3309297B2 (ja) | 半導体パッケージとその製造方法 | |
| JP3493833B2 (ja) | 半導体素子搭載用プラスチックパッケージおよびその製造方法 | |
| JPH03218031A (ja) | 半導体集積回路装置およびそれに用いられるプリフォーム接合材 | |
| JP3216620B2 (ja) | 半導体装置 | |
| US6914330B2 (en) | Heat sink formed of diamond-containing composite material with a multilayer coating | |
| TWI313505B (en) | Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same | |
| JP2602161B2 (ja) | 高放熱性集積回路パッケージ | |
| JPH0547953A (ja) | 半導体装置用パツケージ | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JPH01184854A (ja) | 高熱伝導半導体実装構造体 | |
| JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
| JPH03171744A (ja) | 半導体装置及びその製造方法 | |
| JPH0756886B2 (ja) | 半導体パッケージの製造方法 | |
| JPH05160288A (ja) | 半導体装置実装用基板の製造方法 | |
| JPS61150251A (ja) | 半導体装置 | |
| JP2845634B2 (ja) | セラミックパッケージ | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPH0763080B2 (ja) | 半導体パツケ−ジ構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020424 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |