JP3306816B2 - アクティブアンテナ - Google Patents
アクティブアンテナInfo
- Publication number
- JP3306816B2 JP3306816B2 JP01904994A JP1904994A JP3306816B2 JP 3306816 B2 JP3306816 B2 JP 3306816B2 JP 01904994 A JP01904994 A JP 01904994A JP 1904994 A JP1904994 A JP 1904994A JP 3306816 B2 JP3306816 B2 JP 3306816B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency signal
- control
- terminal
- dual
- gate fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は指向方向を走査できるア
クティブアンテナに関し、特に小型化が可能でかつ高効
率のアクティブアンテナに係る。
クティブアンテナに関し、特に小型化が可能でかつ高効
率のアクティブアンテナに係る。
【０００２】
【従来の技術】図９は従来のアクティブアンテナの例を
示す図である。同図において、１ａ〜１ｎはｎ個（ｎは
２以上の自然数）の放射素子、２８ａ〜２８ｎはｎ個の
高周波増幅回路、２９ａ〜２９ｎはｎ個の移相回路、３
０ａ〜３０ｎは制御端子、７は合成素子、１３は出力端
子を示している。同図は受信用アクティブアンテナの例
であり、図中の記号θ0 はアクティブアンテナの指向方
向、Ｐi はその方向から入射する電波の電力、Ｐ0 はア
クティブアンテナの出力電力を示している。
示す図である。同図において、１ａ〜１ｎはｎ個（ｎは
２以上の自然数）の放射素子、２８ａ〜２８ｎはｎ個の
高周波増幅回路、２９ａ〜２９ｎはｎ個の移相回路、３
０ａ〜３０ｎは制御端子、７は合成素子、１３は出力端
子を示している。同図は受信用アクティブアンテナの例
であり、図中の記号θ0 はアクティブアンテナの指向方
向、Ｐi はその方向から入射する電波の電力、Ｐ0 はア
クティブアンテナの出力電力を示している。
【０００３】ここでは移相回路２９ａ〜２９ｎはそれぞ
れ４ビットの移相回路を用いた例を示しており、各移相
回路の制御端子３０ａ〜３０ｎに加える直流電圧をＯＮ
／ＯＦＦすることにより、指向方向θ0 を変えることが
できる。４ビットの移相回路を用いた場合、与えられる
位相差は２２．５°間隔の離散的な値となる。
れ４ビットの移相回路を用いた例を示しており、各移相
回路の制御端子３０ａ〜３０ｎに加える直流電圧をＯＮ
／ＯＦＦすることにより、指向方向θ0 を変えることが
できる。４ビットの移相回路を用いた場合、与えられる
位相差は２２．５°間隔の離散的な値となる。
【０００４】
【発明が解決しようとする課題】上述したような従来の
アクティブアンテナにおいては、長さの異なる複数のマ
イクロストリップ線路と、ＰＩＮダイオードとを組み合
わせた移相回路が用いられる。このような従来の移相回
路では、周波数が高くなるに従って、誘電体損失と放射
損失と導体損失が大きくなるという問題があった。
アクティブアンテナにおいては、長さの異なる複数のマ
イクロストリップ線路と、ＰＩＮダイオードとを組み合
わせた移相回路が用いられる。このような従来の移相回
路では、周波数が高くなるに従って、誘電体損失と放射
損失と導体損失が大きくなるという問題があった。
【０００５】また上記長さの異なる複数のマイクロスト
リップ線路の数に対応して移相回路のビット数が決まる
が、これを大きくしようとすると、寸法が大きくなり、
同時に上記損失も大きくなり、また、信頼性も低下し、
更に、コストも高くなるという問題があった。従って、
通常のアクティブアンテナで実用的に用いられている移
相回路は、寸法や損失、または信頼性やコストの点から
４〜６ビット程度であり、それ以上は用いられない。
リップ線路の数に対応して移相回路のビット数が決まる
が、これを大きくしようとすると、寸法が大きくなり、
同時に上記損失も大きくなり、また、信頼性も低下し、
更に、コストも高くなるという問題があった。従って、
通常のアクティブアンテナで実用的に用いられている移
相回路は、寸法や損失、または信頼性やコストの点から
４〜６ビット程度であり、それ以上は用いられない。
【０００６】また、移相回路が離散的な位相差しか与え
られない場合、指向方向θ0 も離散的な値になってしま
うという問題があった。また、指向方向を変えた時に、
出力端子１３において出力信号の位相飛びが生じるとい
う問題も有していた。
られない場合、指向方向θ0 も離散的な値になってしま
うという問題があった。また、指向方向を変えた時に、
出力端子１３において出力信号の位相飛びが生じるとい
う問題も有していた。
【０００７】本発明はこのような従来の問題点を解決す
ることが可能で、小型化することができ、かつ、高効率
のアクティブアンテナを提供することを目的としてい
る。
ることが可能で、小型化することができ、かつ、高効率
のアクティブアンテナを提供することを目的としてい
る。
【０００８】
【課題を解決するための手段】本発明によれば、上述の
課題は前記特許請求の範囲に記載した手段により解決さ
れる。
課題は前記特許請求の範囲に記載した手段により解決さ
れる。
【０００９】すなわち、請求項１の発明は、高周波信号
入力端子と、高周波信号出力端子を有し該高周波信号入
力端子に入力した高周波信号の振幅と位相の内の少なく
とも一方を制御して上記高周波信号出力端子から出力す
るための制御信号を入力する制御端子を有する第１のデ
ュアルゲートＦＥＴと、上記第１のデュアルゲートＦＥ
Ｔの高周波信号入力端子に接続された放射素子とから成
る回路を複数系列備えると共に、上記各第１のデュアル
ゲートＦＥＴの高周波信号出力端子に接続され、それぞ
れの高周波信号出力を合成して出力する合成素子と、記
憶回路と指向方向処理回路を有し、所望の指向方向に対
応する指向方向制御入力信号が与えられたとき、指向方
向処理回路が上記記憶回路に書き込まれているパラメー
タを読み出して、これと指向方向制御入力信号とから、
指向方向制御出力信号を生成しこれを前記第１のデュア
ルゲートＦＥＴの制御信号として出力する制御部とから
成ることを特徴とするアクティブアンテナである。
入力端子と、高周波信号出力端子を有し該高周波信号入
力端子に入力した高周波信号の振幅と位相の内の少なく
とも一方を制御して上記高周波信号出力端子から出力す
るための制御信号を入力する制御端子を有する第１のデ
ュアルゲートＦＥＴと、上記第１のデュアルゲートＦＥ
Ｔの高周波信号入力端子に接続された放射素子とから成
る回路を複数系列備えると共に、上記各第１のデュアル
ゲートＦＥＴの高周波信号出力端子に接続され、それぞ
れの高周波信号出力を合成して出力する合成素子と、記
憶回路と指向方向処理回路を有し、所望の指向方向に対
応する指向方向制御入力信号が与えられたとき、指向方
向処理回路が上記記憶回路に書き込まれているパラメー
タを読み出して、これと指向方向制御入力信号とから、
指向方向制御出力信号を生成しこれを前記第１のデュア
ルゲートＦＥＴの制御信号として出力する制御部とから
成ることを特徴とするアクティブアンテナである。
【００１０】請求項２の発明は、高周波信号入力端子
と、高周波信号出力端子を有し該高周波信号入力端子に
入力した高周波信号の振幅と位相の内の少なくとも一方
を制御して上記高周波信号出力端子から出力するための
制御信号を入力する制御端子を有する第１のデュアルゲ
ートＦＥＴと、上記第１のデュアルゲートＦＥＴの高周
波信号入力端子に接続された放射素子とから成る回路を
複数系列備えると共に、上記各第１のデュアルゲートＦ
ＥＴの高周波信号出力端子に接続され、それぞれの高周
波信号出力を合成して出力する合成素子と、高周波信号
入力端子と、高周波信号出力端子を有し上記合成素子か
ら出力される信号を高周波信号入力端子に入力して、そ
の振幅と位相の内の少なくとも一方を制御して高周波信
号出力端子から出力するための制御信号を入力する制御
端子を有する第２のデュアルゲートＦＥＴと、記憶回路
と指向方向処理回路を有し、所望の指向方向に対応する
指向方向制御入力信号が与えられたとき、指向方向処理
回路が上記記憶回路に書き込まれているパラメータを読
み出して、これと指向方向制御入力信号とから、指向方
向制御出力信号を生成しこれを前記第１および第２のデ
ュアルゲートＦＥＴの制御信号として出力する制御部と
から成ることを特徴とするアクティブアンテナである。
と、高周波信号出力端子を有し該高周波信号入力端子に
入力した高周波信号の振幅と位相の内の少なくとも一方
を制御して上記高周波信号出力端子から出力するための
制御信号を入力する制御端子を有する第１のデュアルゲ
ートＦＥＴと、上記第１のデュアルゲートＦＥＴの高周
波信号入力端子に接続された放射素子とから成る回路を
複数系列備えると共に、上記各第１のデュアルゲートＦ
ＥＴの高周波信号出力端子に接続され、それぞれの高周
波信号出力を合成して出力する合成素子と、高周波信号
入力端子と、高周波信号出力端子を有し上記合成素子か
ら出力される信号を高周波信号入力端子に入力して、そ
の振幅と位相の内の少なくとも一方を制御して高周波信
号出力端子から出力するための制御信号を入力する制御
端子を有する第２のデュアルゲートＦＥＴと、記憶回路
と指向方向処理回路を有し、所望の指向方向に対応する
指向方向制御入力信号が与えられたとき、指向方向処理
回路が上記記憶回路に書き込まれているパラメータを読
み出して、これと指向方向制御入力信号とから、指向方
向制御出力信号を生成しこれを前記第１および第２のデ
ュアルゲートＦＥＴの制御信号として出力する制御部と
から成ることを特徴とするアクティブアンテナである。
【００１１】請求項３の発明は、高周波信号入力端子
と、高周波信号出力端子を有し該高周波信号入力端子に
入力した高周波信号の振幅と位相の内の少なくとも一方
を制御して上記高周波信号出力端子から出力するための
制御信号を入力する制御端子を有する第１のデュアルゲ
ートＦＥＴと、上記第１のデュアルゲートＦＥＴの高周
波信号出力端子に接続された放射素子とから成る回路を
複数系列備えると共に、入力信号を分配して各第１のデ
ュアルゲートＦＥＴの高周波信号入力端子に出力する分
配回路と、記憶回路と指向方向処理回路を有し、所望の
指向方向に対応する指向方向制御入力信号が与えられた
とき、指向方向処理回路が上記記憶回路に書き込まれて
いるパラメータを読み出して、これと指向方向制御入力
信号とから、指向方向制御出力信号を生成しこれを前記
第１のデュアルゲートＦＥＴの制御信号として出力する
制御部とから成ることを特徴とするアクティブアンテナ
である。
と、高周波信号出力端子を有し該高周波信号入力端子に
入力した高周波信号の振幅と位相の内の少なくとも一方
を制御して上記高周波信号出力端子から出力するための
制御信号を入力する制御端子を有する第１のデュアルゲ
ートＦＥＴと、上記第１のデュアルゲートＦＥＴの高周
波信号出力端子に接続された放射素子とから成る回路を
複数系列備えると共に、入力信号を分配して各第１のデ
ュアルゲートＦＥＴの高周波信号入力端子に出力する分
配回路と、記憶回路と指向方向処理回路を有し、所望の
指向方向に対応する指向方向制御入力信号が与えられた
とき、指向方向処理回路が上記記憶回路に書き込まれて
いるパラメータを読み出して、これと指向方向制御入力
信号とから、指向方向制御出力信号を生成しこれを前記
第１のデュアルゲートＦＥＴの制御信号として出力する
制御部とから成ることを特徴とするアクティブアンテナ
である。
【００１２】請求項４の発明は、高周波信号入力端子
と、高周波信号出力端子を有し該高周波信号入力端子に
入力した高周波信号の振幅と位相の内の少なくとも一方
を制御して上記高周波信号出力端子から出力するための
制御信号を入力する制御端子を有する第１のデュアルゲ
ートＦＥＴと、上記第１のデュアルゲートＦＥＴの高周
波信号出力端子に接続された放射素子とから成る回路を
複数系列備えると共に、高周波信号入力端子と、高周波
信号出力端子を有し入力信号を高周波信号入力端子に入
力して、その振幅と位相の内の少なくとも一方を制御し
て高周波信号出力端子から出力するための制御信号を入
力する制御端子を有する第２のデュアルゲートＦＥＴ
と、該第２のデュアルゲートＦＥＴの高周波信号出力端
子に接続され、該第２のデュアルゲートＦＥＴの出力信
号を分配して、上記各第１のデュアルゲートＦＥＴの高
周波信号入力端子に入力する分配回路と、記憶回路と指
向方向処理回路を有し、所望の指向方向に対応する指向
方向制御入力信号が与えられたとき、指向方向処理回路
が上記記憶回路に書き込まれているパラメータを読み出
して、これと指向方向制御入力信号とから、指向方向制
御出力信号を生成しこれを前記第１および第２のデュア
ルゲートＦＥＴの制御信号として出力する制御部とから
成ることを特徴とするアクティブアンテナである。
と、高周波信号出力端子を有し該高周波信号入力端子に
入力した高周波信号の振幅と位相の内の少なくとも一方
を制御して上記高周波信号出力端子から出力するための
制御信号を入力する制御端子を有する第１のデュアルゲ
ートＦＥＴと、上記第１のデュアルゲートＦＥＴの高周
波信号出力端子に接続された放射素子とから成る回路を
複数系列備えると共に、高周波信号入力端子と、高周波
信号出力端子を有し入力信号を高周波信号入力端子に入
力して、その振幅と位相の内の少なくとも一方を制御し
て高周波信号出力端子から出力するための制御信号を入
力する制御端子を有する第２のデュアルゲートＦＥＴ
と、該第２のデュアルゲートＦＥＴの高周波信号出力端
子に接続され、該第２のデュアルゲートＦＥＴの出力信
号を分配して、上記各第１のデュアルゲートＦＥＴの高
周波信号入力端子に入力する分配回路と、記憶回路と指
向方向処理回路を有し、所望の指向方向に対応する指向
方向制御入力信号が与えられたとき、指向方向処理回路
が上記記憶回路に書き込まれているパラメータを読み出
して、これと指向方向制御入力信号とから、指向方向制
御出力信号を生成しこれを前記第１および第２のデュア
ルゲートＦＥＴの制御信号として出力する制御部とから
成ることを特徴とするアクティブアンテナである。
【００１３】
【００１４】
【００１５】請求項５の発明は、上記請求項１〜請求項
４記載のアクティブアンテナにおいて、第１のデュアル
ゲートＦＥＴの高周波信号入力端子、もしくは高周波信
号出力端子に接続される回路および第２のデュアルゲー
トＦＥＴの高周波信号入力端子もしくは、高周波信号出
力端子に接続される回路の内の少なくとも１箇所に局部
発振器とダイプレクサーとからなる周波数変換手段を設
けたものである。
４記載のアクティブアンテナにおいて、第１のデュアル
ゲートＦＥＴの高周波信号入力端子、もしくは高周波信
号出力端子に接続される回路および第２のデュアルゲー
トＦＥＴの高周波信号入力端子もしくは、高周波信号出
力端子に接続される回路の内の少なくとも１箇所に局部
発振器とダイプレクサーとからなる周波数変換手段を設
けたものである。
【００１６】
【００１７】
【作用】本発明のアクティブアンテナは上述のような構
成によって、送信用にも受信用にも用いることができ、
或いはダウンコンバータやアップコンバータにも用いる
ことができる。また指向方向制御入力信号に応じて指向
方向を連続的に走査し、同時に指向性パターンを変化す
ることができ、また指向方向の走査を行う際に生じる受
信電力または送信電力の変動を補償することができる。
成によって、送信用にも受信用にも用いることができ、
或いはダウンコンバータやアップコンバータにも用いる
ことができる。また指向方向制御入力信号に応じて指向
方向を連続的に走査し、同時に指向性パターンを変化す
ることができ、また指向方向の走査を行う際に生じる受
信電力または送信電力の変動を補償することができる。
【００１８】また、本発明のアクティブアンテナは、従
来の移相回路や給電線路で生じていた損失を除くことが
できる。以下本発明のアクティブアンテナの作用等につ
いて、実施例に基づいて詳細に説明する。
来の移相回路や給電線路で生じていた損失を除くことが
できる。以下本発明のアクティブアンテナの作用等につ
いて、実施例に基づいて詳細に説明する。
【００１９】
【実施例】図１は、本発明の第１の実施例を示す図であ
る。同図において、１ａ〜１ｎはｎ個（ｎは２以上の自
然数）の放射素子、２ａ〜２ｎは第１のｎ個のデュアル
ゲートＦＥＴであり、該デュアルゲートＦＥＴにおい
て、３は高周波信号入力端子、４は高周波信号出力端
子、５は制御端子、６は接地端子である。７は合成素
子、１３は出力端子であり、１４は制御回路、１５は指
向方向処理回路、１６は記憶回路、１７は指向方向制御
出力信号出力端子、１９は指向方向制御入力信号入力端
子である。
る。同図において、１ａ〜１ｎはｎ個（ｎは２以上の自
然数）の放射素子、２ａ〜２ｎは第１のｎ個のデュアル
ゲートＦＥＴであり、該デュアルゲートＦＥＴにおい
て、３は高周波信号入力端子、４は高周波信号出力端
子、５は制御端子、６は接地端子である。７は合成素
子、１３は出力端子であり、１４は制御回路、１５は指
向方向処理回路、１６は記憶回路、１７は指向方向制御
出力信号出力端子、１９は指向方向制御入力信号入力端
子である。
【００２０】同図は受信用アクティブアンテナの例であ
り、図中の記号θ0 はアクティブアンテナの指向方向、
Ｐi はその方向から入射する電波の電力、Ｐ0 はアクテ
ィブアンテナの出力電力、ｖi は指向方向制御入力信号
電圧、ｖ01〜ｖ0nは指向方向制御出力信号電圧を示して
いる。
り、図中の記号θ0 はアクティブアンテナの指向方向、
Ｐi はその方向から入射する電波の電力、Ｐ0 はアクテ
ィブアンテナの出力電力、ｖi は指向方向制御入力信号
電圧、ｖ01〜ｖ0nは指向方向制御出力信号電圧を示して
いる。
【００２１】放射素子１ａ〜１ｎは、例えばダイポール
アンテナやマイクロストリップアンテナやホーンアンテ
ナなどの任意のアンテナを用いることができる。第１の
ｎ個のデュアルゲートＦＥＴ２ａ〜２ｎは、電気的特性
が等しいことが望ましい。今、該第１のデュアルゲート
ＦＥＴがデュアルゲートＦＥＴであるとすれば、３は第
１ゲート、５は第２ゲート、４はドレーン、６はソース
に相当する。合成素子７は、例えばマイクロストリップ
線路から成る合成回路を用いることができる。制御回路
１４は、例えば論理集積回路やアナログ演算回路を用い
ることができる。
アンテナやマイクロストリップアンテナやホーンアンテ
ナなどの任意のアンテナを用いることができる。第１の
ｎ個のデュアルゲートＦＥＴ２ａ〜２ｎは、電気的特性
が等しいことが望ましい。今、該第１のデュアルゲート
ＦＥＴがデュアルゲートＦＥＴであるとすれば、３は第
１ゲート、５は第２ゲート、４はドレーン、６はソース
に相当する。合成素子７は、例えばマイクロストリップ
線路から成る合成回路を用いることができる。制御回路
１４は、例えば論理集積回路やアナログ演算回路を用い
ることができる。
【００２２】本実施例の動作について以下に説明する。
ｎ個の第１のデュアルゲートＦＥＴ２ａ〜２ｎはそれぞ
れ、高周波信号入力端子或いは高周波信号出力端子或い
はそれら両方の端子に、高周波信号に重畳して直流バイ
アスが加えられ、ある動作点に設定されている。ここで
ある高周波信号が該デュアルゲートＦＥＴの上記高周波
信号入力端子３に入力されると、該高周波信号は増幅さ
れて上記高周波信号出力端子４に出力する。このとき、
該高周波信号は振幅が変化するだけでなく、位相も変化
する。またこのとき、制御端子５に加えられている制御
電圧（指向方向制御出力信号ｖ01〜ｖ0n）を変化させる
と、増幅度と位相の変化量が変わる。
ｎ個の第１のデュアルゲートＦＥＴ２ａ〜２ｎはそれぞ
れ、高周波信号入力端子或いは高周波信号出力端子或い
はそれら両方の端子に、高周波信号に重畳して直流バイ
アスが加えられ、ある動作点に設定されている。ここで
ある高周波信号が該デュアルゲートＦＥＴの上記高周波
信号入力端子３に入力されると、該高周波信号は増幅さ
れて上記高周波信号出力端子４に出力する。このとき、
該高周波信号は振幅が変化するだけでなく、位相も変化
する。またこのとき、制御端子５に加えられている制御
電圧（指向方向制御出力信号ｖ01〜ｖ0n）を変化させる
と、増幅度と位相の変化量が変わる。
【００２３】上記デュアルゲートＦＥＴに接続された、
直線状または格子状に所定の間隔で配列された放射素子
を用いて受信した電波は、上記第１のｎ個のデュアルゲ
ートＦＥＴ２ａ〜２ｎの各素子で、所定の高周波信号の
振幅と位相が定められた後、合成素子７で合成されるた
め、上記複数の放射素子はフェーズドアレーとして働
き、所定の指向方向が定まる。よって、上記指向方向制
御出力信号に従って、指向方向を変化させることができ
る。
直線状または格子状に所定の間隔で配列された放射素子
を用いて受信した電波は、上記第１のｎ個のデュアルゲ
ートＦＥＴ２ａ〜２ｎの各素子で、所定の高周波信号の
振幅と位相が定められた後、合成素子７で合成されるた
め、上記複数の放射素子はフェーズドアレーとして働
き、所定の指向方向が定まる。よって、上記指向方向制
御出力信号に従って、指向方向を変化させることができ
る。
【００２４】同図の記憶回路１６には、所望の指向方向
に対応した指向方向制御入力信号ｖi のレベルが与えら
れた時、上記各デュアルゲートＦＥＴ２ａ〜２ｎの制御
素子５に加えるべき指向方向制御出力信号電圧Ｖ01〜ｖ
0nの値を求めるパラメータを記憶させておく。このアル
ゴリズムは指定方向処理回路１５にて実行される。これ
により上記指向方向制御入力信号ｖi を変えることによ
り、指向方向を任意に変化することが可能となる。
に対応した指向方向制御入力信号ｖi のレベルが与えら
れた時、上記各デュアルゲートＦＥＴ２ａ〜２ｎの制御
素子５に加えるべき指向方向制御出力信号電圧Ｖ01〜ｖ
0nの値を求めるパラメータを記憶させておく。このアル
ゴリズムは指定方向処理回路１５にて実行される。これ
により上記指向方向制御入力信号ｖi を変えることによ
り、指向方向を任意に変化することが可能となる。
【００２５】上記パラメータの与え方により、例えば、
指向方向制御入力信号ｖi のレベルに比例して指向方向
θ0 を変化することができる。この実施例を図３（ａ）
のグラフに示す。
指向方向制御入力信号ｖi のレベルに比例して指向方向
θ0 を変化することができる。この実施例を図３（ａ）
のグラフに示す。
【００２６】図２は、本発明の第２の実施例を示す図で
ある。同図において、１はｎ個（ｎは２以上の自然数）
の放射素子、２ａ〜２ｎは第１のｎ個のデュアルゲート
ＦＥＴであり、該第１のデュアルゲートＦＥＴにおい
て、３は高周波信号入力端子、４は高周波信号出力端
子、５は制御端子、６は接地端子である。７は合成素
子、８は第２のデュアルゲートＦＥＴであり、該第２の
デュアルゲートＦＥＴにおいて、９は高周波信号入力端
子、１０は高周波信号出力端子、１１は制御端子、１２
は接地端子である。また１３は出力端子であり、１４は
制御回路、１５は指向方向処理回路、１６は記憶回路、
１７は指向方向制御出力信号出力端子、１８は振幅制御
出力信号出力端子、１９は指向方向制御入力信号入力端
子である。
ある。同図において、１はｎ個（ｎは２以上の自然数）
の放射素子、２ａ〜２ｎは第１のｎ個のデュアルゲート
ＦＥＴであり、該第１のデュアルゲートＦＥＴにおい
て、３は高周波信号入力端子、４は高周波信号出力端
子、５は制御端子、６は接地端子である。７は合成素
子、８は第２のデュアルゲートＦＥＴであり、該第２の
デュアルゲートＦＥＴにおいて、９は高周波信号入力端
子、１０は高周波信号出力端子、１１は制御端子、１２
は接地端子である。また１３は出力端子であり、１４は
制御回路、１５は指向方向処理回路、１６は記憶回路、
１７は指向方向制御出力信号出力端子、１８は振幅制御
出力信号出力端子、１９は指向方向制御入力信号入力端
子である。
【００２７】同図は受信用アクティブアンテナの例であ
り、図中の記号θ0 はアクティブアンテナの指向方向、
Ｐi はその方向から入射する電波の電力、Ｐ0 はアクテ
ィブアンテナの出力電力、ｖi は指向方向制御入力信号
電圧ｖ01〜ｖ0nは指向方向制御出力信号電圧、ｖ0aは振
幅制御出力信号電圧を示している。
り、図中の記号θ0 はアクティブアンテナの指向方向、
Ｐi はその方向から入射する電波の電力、Ｐ0 はアクテ
ィブアンテナの出力電力、ｖi は指向方向制御入力信号
電圧ｖ01〜ｖ0nは指向方向制御出力信号電圧、ｖ0aは振
幅制御出力信号電圧を示している。
【００２８】第２のデュアルゲートＦＥＴ８は、必ずし
も上記第１のデュアルゲートＦＥＴ２ａ〜２ｎと電気的
特性が等しいデュアルゲートＦＥＴでなくともよく、或
いは等しいデュアルゲートＦＥＴであってもよい。今、
該第２のデュアルゲートＦＥＴがデュアルゲートＦＥＴ
であるとすれば、９は第１ゲート、１１は第２ゲート、
１０はドレーン、１２はソースに相当する。
も上記第１のデュアルゲートＦＥＴ２ａ〜２ｎと電気的
特性が等しいデュアルゲートＦＥＴでなくともよく、或
いは等しいデュアルゲートＦＥＴであってもよい。今、
該第２のデュアルゲートＦＥＴがデュアルゲートＦＥＴ
であるとすれば、９は第１ゲート、１１は第２ゲート、
１０はドレーン、１２はソースに相当する。
【００２９】本実施例の場合も、図１に示した第一の実
施例の説明で述べたように、指向方向制御入力信号ｖi
を変えることにより、指向方向を任意に変化することが
可能である。しかし、図１の実施例では、指向方向を変
えた時に、第１の各デュアルゲートＦＥＴ２ａ〜２ｎに
おいて増幅度にばらつきが生じたり、放射素子１ａ〜１
ｎで走査損失が生じるため、必ずしも受信電力Ｐ0 が一
定にならない。本実施例は、上述のような第１の実施例
のアクティブアンテナで起き勝ちな問題を解決して、よ
り良いアクティブアンテナを提供すべく更に改良したも
のである。
施例の説明で述べたように、指向方向制御入力信号ｖi
を変えることにより、指向方向を任意に変化することが
可能である。しかし、図１の実施例では、指向方向を変
えた時に、第１の各デュアルゲートＦＥＴ２ａ〜２ｎに
おいて増幅度にばらつきが生じたり、放射素子１ａ〜１
ｎで走査損失が生じるため、必ずしも受信電力Ｐ0 が一
定にならない。本実施例は、上述のような第１の実施例
のアクティブアンテナで起き勝ちな問題を解決して、よ
り良いアクティブアンテナを提供すべく更に改良したも
のである。
【００３０】図２の構成における第２のデュアルゲート
ＦＥＴ８においても、制御端子１１に加えられている制
御電圧（振幅制御出力信号ｖa ）を変化させると、増幅
度と位相の変化量が変わる。従って、指向方向に応じて
上記第２のデュアルゲートＦＥＴ８の増幅度を変化させ
れば、任意の受信電力Ｐ0 を得ることができる。
ＦＥＴ８においても、制御端子１１に加えられている制
御電圧（振幅制御出力信号ｖa ）を変化させると、増幅
度と位相の変化量が変わる。従って、指向方向に応じて
上記第２のデュアルゲートＦＥＴ８の増幅度を変化させ
れば、任意の受信電力Ｐ0 を得ることができる。
【００３１】同図の記憶回路１６には、所望の指向方向
に対応した指向方向制御入力信号ｖi のレベルが与えら
れた時、上記第１の各デュアルゲートＦＥＴ２の制御端
子５に加えるべき指向方向制御出力信号電圧ｖ01〜ｖ0n
の値を求めるパラメータと、上記第２の各デュアルゲー
トＦＥＴ８の制御端子１１に加えるべき振幅制御出力信
号電圧ｖa の値を求めるパラメータとを同時に記憶させ
ておく。このアルゴリズムは指向方向処理回路１５にて
実行される。これにより上記指向方向制御入力信号ｖi
を変えることにより、指向方向を任意に変化し、かつ任
意の受信電力Ｐ0 を得ることが可能となる。
に対応した指向方向制御入力信号ｖi のレベルが与えら
れた時、上記第１の各デュアルゲートＦＥＴ２の制御端
子５に加えるべき指向方向制御出力信号電圧ｖ01〜ｖ0n
の値を求めるパラメータと、上記第２の各デュアルゲー
トＦＥＴ８の制御端子１１に加えるべき振幅制御出力信
号電圧ｖa の値を求めるパラメータとを同時に記憶させ
ておく。このアルゴリズムは指向方向処理回路１５にて
実行される。これにより上記指向方向制御入力信号ｖi
を変えることにより、指向方向を任意に変化し、かつ任
意の受信電力Ｐ0 を得ることが可能となる。
【００３２】上記パラメータの与え方により、例えば、
指向方向制御入力信号ｖi のレベルに比例して指向方向
θ0 を変化し、かつそのときの受信電力Ｐ0 を一定にす
ることができる。この例を図３（ａ）、（ｂ）のグラフ
に示す。
指向方向制御入力信号ｖi のレベルに比例して指向方向
θ0 を変化し、かつそのときの受信電力Ｐ0 を一定にす
ることができる。この例を図３（ａ）、（ｂ）のグラフ
に示す。
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】図４は、本発明の第３の実施例を示す図で
あって、実際のアンテナの放射素子と第１のデュアルゲ
ートＦＥＴの配置を斜視図で示している。同図におい
て、１は放射素子、２ａ〜２ｎは第１のデュアルゲート
ＦＥＴであり、該第１のデュアルゲートＦＥＴにおい
て、３は高周波信号入力端子、４は高周波信号出力端
子、５は制御端子、６は接地端子である。
あって、実際のアンテナの放射素子と第１のデュアルゲ
ートＦＥＴの配置を斜視図で示している。同図におい
て、１は放射素子、２ａ〜２ｎは第１のデュアルゲート
ＦＥＴであり、該第１のデュアルゲートＦＥＴにおい
て、３は高周波信号入力端子、４は高周波信号出力端
子、５は制御端子、６は接地端子である。
【００３８】２２は基板であり、誘電体板やマイクロス
トリップ基板を用いることができる。同図は４つの第１
のデュアルゲートＦＥＴ２ａ〜２ｎの高周波信号入力端
子３に、それぞれ該放射素子１を給電線路を用いずに直
接接続したものを、格子状に所定の間隔で配列した例で
ある。
トリップ基板を用いることができる。同図は４つの第１
のデュアルゲートＦＥＴ２ａ〜２ｎの高周波信号入力端
子３に、それぞれ該放射素子１を給電線路を用いずに直
接接続したものを、格子状に所定の間隔で配列した例で
ある。
【００３９】該第１のデュアルゲートＦＥＴの接地端子
６は該放射素子のもう一方の端子に接続される。上記格
子間隔は、アクティブアンテナの指向性パターンを決定
する要素であり、例えば半波長〜１波長程度に選ぶこと
ができる。同図は、放射素子としてプリントダイポール
アンテナを用いた具体例を示している。
６は該放射素子のもう一方の端子に接続される。上記格
子間隔は、アクティブアンテナの指向性パターンを決定
する要素であり、例えば半波長〜１波長程度に選ぶこと
ができる。同図は、放射素子としてプリントダイポール
アンテナを用いた具体例を示している。
【００４０】基板２２の裏側に引き出された高周波信号
出力端子４及び制御端子５は、同図中には示していない
が、別に設けられた合成素子や制御回路に接続される。
上記のような構造にすることにより、給電損失を無く
し、小型、薄型のアクティブアンテナを実現することが
できる。
出力端子４及び制御端子５は、同図中には示していない
が、別に設けられた合成素子や制御回路に接続される。
上記のような構造にすることにより、給電損失を無く
し、小型、薄型のアクティブアンテナを実現することが
できる。
【００４１】図５は、本発明の第４の実施例を示す図で
あって実際のアンテナの放射素子と第１のデュアルゲー
トＦＥＴと合成素子の配置について斜視図で示してい
る。同図において、１は放射素子、２は第１のデュアル
ゲートＦＥＴであり、該第１のデュアルゲートＦＥＴに
おいて、３は高周波信号入力端子、４は高周波信号出力
端子、５は制御端子、６は接地端子である。７は合成素
子、２３は誘電体基板、２４は金属板、２５はマイクロ
ストリップ線路である。
あって実際のアンテナの放射素子と第１のデュアルゲー
トＦＥＴと合成素子の配置について斜視図で示してい
る。同図において、１は放射素子、２は第１のデュアル
ゲートＦＥＴであり、該第１のデュアルゲートＦＥＴに
おいて、３は高周波信号入力端子、４は高周波信号出力
端子、５は制御端子、６は接地端子である。７は合成素
子、２３は誘電体基板、２４は金属板、２５はマイクロ
ストリップ線路である。
【００４２】第１のデュアルゲートＦＥＴの接地端子６
は上記金属板２４に接続される。同図では放射素子１に
マイクロストリップアンテナを用いた具体例を示してお
り、上記第１の４つのデュアルゲートＦＥＴ２の高周波
信号入力端子３に、それぞれ放射素子１を給電線路を用
いずに直接接続したものを直線状に配列し、更に同一平
面上に合成素子７を配置した例である。
は上記金属板２４に接続される。同図では放射素子１に
マイクロストリップアンテナを用いた具体例を示してお
り、上記第１の４つのデュアルゲートＦＥＴ２の高周波
信号入力端子３に、それぞれ放射素子１を給電線路を用
いずに直接接続したものを直線状に配列し、更に同一平
面上に合成素子７を配置した例である。
【００４３】上記のような構造にすることにより、給電
損失を無くし、高効率、小型、薄型のアクティブアンテ
ナを実現することができる。図６は、本発明の第５の実
施例を示す図であって、本発明のアクティブアンテナの
斜視図を示している。
損失を無くし、高効率、小型、薄型のアクティブアンテ
ナを実現することができる。図６は、本発明の第５の実
施例を示す図であって、本発明のアクティブアンテナの
斜視図を示している。
【００４４】１は放射素子、２は第１のデュアルゲート
ＦＥＴであり、該第１のデュアルゲートＦＥＴにおい
て、３は高周波信号入力端子、４は高周波信号出力端
子、５は制御端子、６は接地端子である。７は合成素
子、２３は誘電体基板、２４は金属板、２５はマイクロ
ストリップ線路である。該第１のデュアルゲートＦＥＴ
２の接地端子６は上記金属板２４に接続される。
ＦＥＴであり、該第１のデュアルゲートＦＥＴにおい
て、３は高周波信号入力端子、４は高周波信号出力端
子、５は制御端子、６は接地端子である。７は合成素
子、２３は誘電体基板、２４は金属板、２５はマイクロ
ストリップ線路である。該第１のデュアルゲートＦＥＴ
２の接地端子６は上記金属板２４に接続される。
【００４５】また８は第２のデュアルゲートＦＥＴであ
り、該第２のデュアルゲートＦＥＴにおいて、９は高周
波信号入力端子、１０は高周波信号出力端子、１１は制
御端子、１２は接地端子である。また１３は出力端子で
あり、１４は制御回路、１７は指向方向制御出力信号出
力端子、１８は振幅制御出力信号出力端子、１９は指向
方向制御入力信号入力端子である。
り、該第２のデュアルゲートＦＥＴにおいて、９は高周
波信号入力端子、１０は高周波信号出力端子、１１は制
御端子、１２は接地端子である。また１３は出力端子で
あり、１４は制御回路、１７は指向方向制御出力信号出
力端子、１８は振幅制御出力信号出力端子、１９は指向
方向制御入力信号入力端子である。
【００４６】同図では放射素子１にマイクロストリップ
アンテナを用いた具体例を示しており、上記第１の４つ
のデュアルゲートＦＥＴ２の高周波信号入力端子３に、
それぞれ放射素子１を給電線路を用いずに直接接続した
ものを直線状に配列し、更に同一平面上に合成素子７
と、第２のデュアルゲートＦＥＴ８と、制御回路１４と
を配置している。
アンテナを用いた具体例を示しており、上記第１の４つ
のデュアルゲートＦＥＴ２の高周波信号入力端子３に、
それぞれ放射素子１を給電線路を用いずに直接接続した
ものを直線状に配列し、更に同一平面上に合成素子７
と、第２のデュアルゲートＦＥＴ８と、制御回路１４と
を配置している。
【００４７】上記のような構造にすることにより、給電
損失を無くし、高効率、小型、薄型のアクティブアンテ
ナを実現することができる。また基板２３に、例えばガ
リウムひ素等のデュアルゲートＦＥＴ基板を用いれば、
全ての素子をモノリシック集積回路として構成でき、一
層の小型化、また低コスト化が図れる。
損失を無くし、高効率、小型、薄型のアクティブアンテ
ナを実現することができる。また基板２３に、例えばガ
リウムひ素等のデュアルゲートＦＥＴ基板を用いれば、
全ての素子をモノリシック集積回路として構成でき、一
層の小型化、また低コスト化が図れる。
【００４８】図７は、本発明の第６の実施例を示す図で
ある。同図において、１ａ〜１ｎはｎ個（ｎは２以上の
自然数）の放射素子、２ａ〜２ｎは、第１のｎ個のデュ
アルゲートＦＥＴであり、該第１のデュアルゲートＦＥ
Ｔにおいて、３は高周波信号入力端子、４は高周波信号
出力端子、５は制御端子、６は接地端子である。
ある。同図において、１ａ〜１ｎはｎ個（ｎは２以上の
自然数）の放射素子、２ａ〜２ｎは、第１のｎ個のデュ
アルゲートＦＥＴであり、該第１のデュアルゲートＦＥ
Ｔにおいて、３は高周波信号入力端子、４は高周波信号
出力端子、５は制御端子、６は接地端子である。
【００４９】また、７は合成素子、８は第２のデュアル
ゲートＦＥＴであり、該第２のデュアルゲートＦＥＴに
おいて、９は高周波信号入力端子、１０は高周波信号出
力端子、１１は制御端子、１２は接地端子である。更
に、３１は局部発信回路、３２はダイプレクサー、１３
は出力端子であり、１４は制御回路、１５は指向方向処
理回路、１６は記憶回路、１７は指向方向制御出力信号
出力端子、１８は振幅制御出力信号出力端子、１９は指
向方向制御入力信号入力端子である。
ゲートＦＥＴであり、該第２のデュアルゲートＦＥＴに
おいて、９は高周波信号入力端子、１０は高周波信号出
力端子、１１は制御端子、１２は接地端子である。更
に、３１は局部発信回路、３２はダイプレクサー、１３
は出力端子であり、１４は制御回路、１５は指向方向処
理回路、１６は記憶回路、１７は指向方向制御出力信号
出力端子、１８は振幅制御出力信号出力端子、１９は指
向方向制御入力信号入力端子である。
【００５０】同図は周波数変換機能を有する受信用アク
ティブアンテナの例である。上記ダイプレクサー３２
は、例えば二つのフィルターと一つの合成素子を用いて
構成される。同図において、上記局部発信回路３１は該
ダイプレクサー３２を介して上記第２のデュアルゲート
ＦＥＴ８の高周波信号入力端子９に接続されているが、
これは上記第２のデュアルゲートＦＥＴ８の高周波信号
出力端子１０に接続してもよい。また、局部発信回路３
１は、上記第１の複数のデュアルゲートＦＥＴ２ａ〜２
ｎに接続してもよく、或いは、上記第２のデュアルゲー
トＦＥＴ８と上記第１の複数のデュアルゲートＦＥＴ２
ａ〜２ｎの両方に、それぞれ異なる局部発信回路を接続
してもよい。
ティブアンテナの例である。上記ダイプレクサー３２
は、例えば二つのフィルターと一つの合成素子を用いて
構成される。同図において、上記局部発信回路３１は該
ダイプレクサー３２を介して上記第２のデュアルゲート
ＦＥＴ８の高周波信号入力端子９に接続されているが、
これは上記第２のデュアルゲートＦＥＴ８の高周波信号
出力端子１０に接続してもよい。また、局部発信回路３
１は、上記第１の複数のデュアルゲートＦＥＴ２ａ〜２
ｎに接続してもよく、或いは、上記第２のデュアルゲー
トＦＥＴ８と上記第１の複数のデュアルゲートＦＥＴ２
ａ〜２ｎの両方に、それぞれ異なる局部発信回路を接続
してもよい。
【００５１】上記のような構造を用いると、デュアルゲ
ートＦＥＴの非線形性により、受信信号の周波数を別の
周波数に変換することができる。例えば受信信号の周波
数を低い周波数に変換すれば、高周波回路の損失の影響
が小さくなり、高利得の受信機を実現することができ
る。
ートＦＥＴの非線形性により、受信信号の周波数を別の
周波数に変換することができる。例えば受信信号の周波
数を低い周波数に変換すれば、高周波回路の損失の影響
が小さくなり、高利得の受信機を実現することができ
る。
【００５２】図８は、本発明の第７の実施例を示す図で
ある。同図において、１ａ〜１ｎはｎ個（ｎは２以上の
自然数）の放射素子、２ａ〜２ｎは第１のｎ個のデュア
ルゲートＦＥＴを示しており、該第１のデュアルゲート
ＦＥＴにおいて、３は高周波信号入力端子、４は高周波
信号出力端子、５は制御端子、６は接地端子である。
ある。同図において、１ａ〜１ｎはｎ個（ｎは２以上の
自然数）の放射素子、２ａ〜２ｎは第１のｎ個のデュア
ルゲートＦＥＴを示しており、該第１のデュアルゲート
ＦＥＴにおいて、３は高周波信号入力端子、４は高周波
信号出力端子、５は制御端子、６は接地端子である。
【００５３】２６は分配素子、８は第２のデュアルゲー
トＦＥＴであり、該第２のデュアルゲートＦＥＴにおい
て、９は高周波信号入力端子、１０は高周波信号出力端
子、１１は制御端子、１２は接地端子である。また２７
は入力端子であり、１４は制御回路、１５は指向方向処
理回路、１６は記憶回路、１７は指向方向制御出力信号
出力端子、１８は振幅制御出力信号出力端子、１９は指
向方向制御入力信号入力端子である。
トＦＥＴであり、該第２のデュアルゲートＦＥＴにおい
て、９は高周波信号入力端子、１０は高周波信号出力端
子、１１は制御端子、１２は接地端子である。また２７
は入力端子であり、１４は制御回路、１５は指向方向処
理回路、１６は記憶回路、１７は指向方向制御出力信号
出力端子、１８は振幅制御出力信号出力端子、１９は指
向方向制御入力信号入力端子である。
【００５４】同図は送信用アクティブアンテナの例であ
り、図中の記号θ0 はアクティブアンテナの指向方向、
Ｐ0 はその方向へ放射する電波の電力、Ｐi はアクティ
ブアンテナの入力電力、ｖi は指向方向制御入力信号電
圧、ｖ01〜ｖ0nは指向方向制御出力信号電圧、ｖ0aは振
幅制御出力信号電圧を示している。
り、図中の記号θ0 はアクティブアンテナの指向方向、
Ｐ0 はその方向へ放射する電波の電力、Ｐi はアクティ
ブアンテナの入力電力、ｖi は指向方向制御入力信号電
圧、ｖ01〜ｖ0nは指向方向制御出力信号電圧、ｖ0aは振
幅制御出力信号電圧を示している。
【００５５】放射素子１ａ〜１ｎは、例えばダイポール
アンテナやマイクロストリップアンテナやホーンアンテ
ナなどの任意のアンテナを用いることができる。第１の
ｎ個のデュアルゲートＦＥＴ２ａ〜２ｎは、電気的特性
が等しいことが望ましい。今、第１のデュアルゲートＦ
ＥＴがデュアルゲートＦＥＴであるとすれば、３は第１
ゲート、５は第２ゲート、４はドレーン、６はソースに
相当する。
アンテナやマイクロストリップアンテナやホーンアンテ
ナなどの任意のアンテナを用いることができる。第１の
ｎ個のデュアルゲートＦＥＴ２ａ〜２ｎは、電気的特性
が等しいことが望ましい。今、第１のデュアルゲートＦ
ＥＴがデュアルゲートＦＥＴであるとすれば、３は第１
ゲート、５は第２ゲート、４はドレーン、６はソースに
相当する。
【００５６】一方、第２のデュアルゲートＦＥＴ８は、
必ずしも上記第１のデュアルゲートＦＥＴと電気的特性
が等しいデュアルゲートＦＥＴでなくともよく、或いは
等しいデュアルゲートＦＥＴであってもよい。分配素子
２６は、例えばマイクロストリップ線路から成る分配回
路を用いることができる。制御回路１４は、例えば論理
集積回路やアナログ演算回路を用いることができる。
必ずしも上記第１のデュアルゲートＦＥＴと電気的特性
が等しいデュアルゲートＦＥＴでなくともよく、或いは
等しいデュアルゲートＦＥＴであってもよい。分配素子
２６は、例えばマイクロストリップ線路から成る分配回
路を用いることができる。制御回路１４は、例えば論理
集積回路やアナログ演算回路を用いることができる。
【００５７】
【発明の効果】以上説明したように、本発明のアクティ
ブアンテナは、制御回路の中の記憶回路に、いくつかの
適当なパラメータを記憶するだけで、指向方向制御入力
信号に応じて指向方向を任意に走査でき、また上記パラ
メータを適当に選べば、指向方向に応じて指向性パター
ンも同時に変えることができるという利点を有する。
ブアンテナは、制御回路の中の記憶回路に、いくつかの
適当なパラメータを記憶するだけで、指向方向制御入力
信号に応じて指向方向を任意に走査でき、また上記パラ
メータを適当に選べば、指向方向に応じて指向性パター
ンも同時に変えることができるという利点を有する。
【００５８】また本発明のアクティブアンテナは、上記
パラメータを適当に選ぶことにより指向方向の走査を行
う際、同時に受信電力または送信電力の制御も行うこと
ができる。これにより、例えば、指向方向の走査を行う
際に生じる受信電力の変動を補償し、指向方向によらず
一定の受信感度を得たり、或いは、指向方向毎に送信電
力を変化させ、セルラー通信のゾーン設計を行ったりす
ることも可能であるという利点を有する。
パラメータを適当に選ぶことにより指向方向の走査を行
う際、同時に受信電力または送信電力の制御も行うこと
ができる。これにより、例えば、指向方向の走査を行う
際に生じる受信電力の変動を補償し、指向方向によらず
一定の受信感度を得たり、或いは、指向方向毎に送信電
力を変化させ、セルラー通信のゾーン設計を行ったりす
ることも可能であるという利点を有する。
【００５９】また本発明のアクティブアンテナは、上記
パラメータを適当に選ぶことにより放射素子やデュアル
ゲートＦＥＴの電気的特性のばらつきを補償することが
可能であるという利点を有する。
パラメータを適当に選ぶことにより放射素子やデュアル
ゲートＦＥＴの電気的特性のばらつきを補償することが
可能であるという利点を有する。
【００６０】また本発明のアクティブアンテナは、デュ
アルゲートＦＥＴにより位相制御を行っているため、複
数の放射素子に連続的に給電位相差を与えることがで
き、従って指向方向θ0 を連続的に走査できるという利
点を有する。またこれにより、指向方向を走査した時
に、出力信号の位相飛びが生じないという利点を有す
る。
アルゲートＦＥＴにより位相制御を行っているため、複
数の放射素子に連続的に給電位相差を与えることがで
き、従って指向方向θ0 を連続的に走査できるという利
点を有する。またこれにより、指向方向を走査した時
に、出力信号の位相飛びが生じないという利点を有す
る。
【００６１】また本発明のアクティブアンテナは、デュ
アルゲートＦＥＴにより位相制御を行っているため、従
来のマイクロストリップ線路と、ＰＩＮダイオードとを
組み合わせた移相回路で問題となっていた、周波数が高
くなるに従い、誘電体損失と放射損失と導体損失が大き
くなるという欠点がない。
アルゲートＦＥＴにより位相制御を行っているため、従
来のマイクロストリップ線路と、ＰＩＮダイオードとを
組み合わせた移相回路で問題となっていた、周波数が高
くなるに従い、誘電体損失と放射損失と導体損失が大き
くなるという欠点がない。
【００６２】またビット数を大きくしようとすると、寸
法が大きくなり、同時に上記損失も大きくなり、また信
頼性も低下し、更にコストも高くなるという欠点がな
い。また本発明のアクティブアンテナは、周波数変換を
行うことができるので、例えば周波数を低い周波数に変
換すれば、高周波回路の損失の影響が小さくなり、高利
得の受信機を実現することができるという利点を有す
る。
法が大きくなり、同時に上記損失も大きくなり、また信
頼性も低下し、更にコストも高くなるという欠点がな
い。また本発明のアクティブアンテナは、周波数変換を
行うことができるので、例えば周波数を低い周波数に変
換すれば、高周波回路の損失の影響が小さくなり、高利
得の受信機を実現することができるという利点を有す
る。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第２の実施例を示す図である。
【図３】指向方向制御入力信号ｖi と指向方向θ0 およ
び受信電力Ｐ0 との関係を示す図である。
び受信電力Ｐ0 との関係を示す図である。
【図４】本発明の第３の実施例を示す図である。
【図５】本発明の第４の実施例を示す図である。
【図６】本発明の第５の実施例を示す図である。
【図７】本発明の第６の実施例を示す図である。
【図８】本発明の第７の実施例を示す図である。
【図９】従来のアクティブアンテナの例を示す図であ
る。
る。
１，１ａ〜１ｎ 放射素子 ２，２ａ〜２ｎ 第１のデュアルゲートＦＥＴ ３ 高周波信号入力端子 ４ 高周波信号出力端子 ５ 制御端子 ６ 接地端子 ７ 合成素子 ８ 第２のデュアルゲートＦＥＴ ９ 高周波信号入力端子 １０ 高周波信号出力端子 １１ 制御端子 １２ 接地端子 １３ 出力端子 １４ 制御回路 １５ 指向方向処理回路 １６ 記憶回路 １７ 指向方向制御出力信号出力端子 １８ 振幅制御出力信号出力端子 １９ 指向方向制御入力信号入力端子 ２０ キャパシター ２１ リアクター ２２ 基板 ２３ 誘電体基板 ２４ 金属板 ２５ マイクロストリップ線路 ２６ 分配回路 ２７ 入力端子 ２８ 高周波増幅回路 ２９ 移相回路 ３０ 制御端子 ３１ 局部発信回路 ３２ ダイプレクサー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01Q 3/00 - 3/46 H01Q 21/00 - 21/30 H01Q 23/00 H01Q 25/00 - 25/04
Claims (5)
- 【請求項１】 高周波信号入力端子と、高周波信号出力
端子を有し該高周波信号入力端子に入力した高周波信号
の振幅と位相の内の少なくとも一方を制御して上記高周
波信号出力端子から出力するための制御信号を入力する
制御端子を有する第１のデュアルゲートＦＥＴと、上記
第１のデュアルゲートＦＥＴの高周波信号入力端子に接
続された放射素子とから成る回路を複数系列備えると共
に、 上記各第１のデュアルゲートＦＥＴの高周波信号出力端
子に接続され、それぞれの高周波信号出力を合成して出
力する合成素子と、記憶回路と指向方向処理回路を有し、 所望の指向方向に
対応する指向方向制御入力信号が与えられたとき、指向
方向処理回路が上記記憶回路に書き込まれているパラメ
ータを読み出して、これと指向方向制御入力信号とか
ら、指向方向制御出力信号を生成しこれを前記第１のデ
ュアルゲートＦＥＴの制御信号として出力する制御部と
から成ることを特徴とするアクティブアンテナ。 - 【請求項２】 高周波信号入力端子と、高周波信号出力
端子を有し該高周波信号入力端子に入力した高周波信号
の振幅と位相の内の少なくとも一方を制御して上記高周
波信号出力端子から出力するための制御信号を入力する
制御端子を有する第１のデュアルゲートＦＥＴと、上記
第１のデュアルゲートＦＥＴの高周波信号入力端子に接
続された放射素子とから成る回路を複数系列備えると共
に、 上記各第１のデュアルゲートＦＥＴの高周波信号出力端
子に接続され、それぞれの高周波信号出力を合成して出
力する合成素子と、 高周波信号入力端子と、高周波信号出力端子を有し上記
合成素子から出力される信号を高周波信号入力端子に入
力して、その振幅と位相の内の少なくとも一方を制御し
て高周波信号出力端子から出力するための制御信号を入
力する制御端子を有する第２のデュアルゲートＦＥＴ
と、記憶回路と指向方向処理回路を有し、 所望の指向方向に
対応する指向方向制御入力信号が与えられたとき、指向
方向処理回路が上記記憶回路に書き込まれているパラメ
ータを読み出して、これと指向方向制御入力信号とか
ら、指向方向制御出力信号を生成しこれを前記第１およ
び第２のデュアルゲートＦＥＴの制御信号として出力す
る制御部とから成ることを特徴とするアクティブアンテ
ナ。 - 【請求項３】 高周波信号入力端子と、高周波信号出力
端子を有し該高周波信号入力端子に入力した高周波信号
の振幅と位相の内の少なくとも一方を制御して上記高周
波信号出力端子から出力するための制御信号を入力する
制御端子を有する第１のデュアルゲートＦＥＴと、上記
第１のデュアルゲートＦＥＴの高周波信号出力端子に接
続された放射素子とから成る回路を複数系列備えると共
に、 入力信号を分配して各第１のデュアルゲートＦＥＴの高
周波信号入力端子に出力する分配回路と、記憶回路と指向方向処理回路を有し、 所望の指向方向に
対応する指向方向制御入力信号が与えられたとき、指向
方向処理回路が上記記憶回路に書き込まれているパラメ
ータを読み出して、これと指向方向制御入力信号とか
ら、指向方向制御出力信号を生成しこれを前記第１のデ
ュアルゲートＦＥＴの制御信号として出力する制御部と
から成ることを特徴とするアクティブアンテナ。 - 【請求項４】 高周波信号入力端子と、高周波信号出力
端子を有し該高周波信号入力端子に入力した高周波信号
の振幅と位相の内の少なくとも一方を制御して上記高周
波信号出力端子から出力するための制御信号を入力する
制御端子を有する第１のデュアルゲートＦＥＴと、上記
第１のデュアルゲートＦＥＴの高周波信号出力端子に接
続された放射素子とから成る回路を複数系列備えると共
に、 高周波信号入力端子と、高周波信号出力端子を有し入力
信号を高周波信号入力端子に入力して、その振幅と位相
の内の少なくとも一方を制御して高周波信号出力端子か
ら出力するための制御信号を入力する制御端子を有する
第２のデュアルゲートＦＥＴと、 該第２のデュアルゲートＦＥＴの高周波信号出力端子に
接続され、該第２のデュアルゲートＦＥＴの出力信号を
分配して、上記各第１のデュアルゲートＦＥＴの高周波
信号入力端子に入力する分配回路と、記憶回路と指向方向処理回路を有し、 所望の指向方向に
対応する指向方向制御入力信号が与えられたとき、指向
方向処理回路が上記記憶回路に書き込まれているパラメ
ータを読み出して、これと指向方向制御入力信号とか
ら、指向方向制御出力信号を生成しこれを前記第１およ
び第２のデュアルゲートＦＥＴの制御信号として出力す
る制御部とから成ることを特徴とするアクティブアンテ
ナ。 - 【請求項５】 第１のデュアルゲートＦＥＴの高周波信
号入力端子、もしくは高周波信号出力端子に接続される
回路および第２のデュアルゲートＦＥＴの高周波信号入
力端子もしくは、高周波信号出力端子に接続される回路
の内の少なくとも１箇所に局部発振器とダイプレクサー
とからなる周波数変換手段を設けた請求項１〜請求項４
記載のアクティブアンテナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01904994A JP3306816B2 (ja) | 1994-02-16 | 1994-02-16 | アクティブアンテナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01904994A JP3306816B2 (ja) | 1994-02-16 | 1994-02-16 | アクティブアンテナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226611A JPH07226611A (ja) | 1995-08-22 |
| JP3306816B2 true JP3306816B2 (ja) | 2002-07-24 |
Family
ID=11988576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01904994A Expired - Fee Related JP3306816B2 (ja) | 1994-02-16 | 1994-02-16 | アクティブアンテナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3306816B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4353004B2 (ja) | 2004-06-25 | 2009-10-28 | 船井電機株式会社 | 放送受信機 |
-
1994
- 1994-02-16 JP JP01904994A patent/JP3306816B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07226611A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6982670B2 (en) | Phase management for beam-forming applications | |
| US7737891B2 (en) | Array antenna system | |
| EP1113523A1 (en) | Array antenna | |
| JP2560001Y2 (ja) | 送受信モジュール | |
| WO2011108103A1 (ja) | 送信モジュールおよびフェーズドアレイアンテナ装置 | |
| EP0022656B1 (en) | Directivity-controllable antenna system | |
| JP2006180463A (ja) | アンテナ装置 | |
| CN111048911A (zh) | 一种可实现任意极化切换的相控阵天线 | |
| Copeland et al. | Antennafier arrays | |
| US8463324B1 (en) | Antenna and quasi-optic power amplifier element and array for a radio frequency system | |
| JP3306816B2 (ja) | アクティブアンテナ | |
| US20230187835A1 (en) | MxN MILLIMETER WAVE AND TERAHERTZ PLANAR DIPOLE END-FIRE ARRAY ANTENNA | |
| JPH10126137A (ja) | アンテナ装置 | |
| JP2674345B2 (ja) | 通信受信用アレーアンテナ | |
| JP2581292B2 (ja) | ビーム走査鏡面アンテナ | |
| Tsai et al. | A novel amplifying antenna array using patch-antenna couplers-design and measurement | |
| JP3514973B2 (ja) | アクティブアレーアンテナ装置 | |
| JPH05110327A (ja) | フエーズドアレーアンテナ | |
| JP3278377B2 (ja) | マイクロ波送受信モジュール | |
| JPS61150504A (ja) | アンテナ装置 | |
| Anzic et al. | 20 and 30 GHz MMIC technology for future space communication antenna systems | |
| Ohira et al. | Single chip variable beam forming network for 64-element array radiators: Hyper scale monolithic microwave integration | |
| JP2002158528A (ja) | アクティブフェーズドアレイアンテナの素子間引き法 | |
| York | Novel beam-scanning techniques for low-cost commercial applications | |
| WO2022261505A1 (en) | Thinned array fed reflector and beam peak adjustment method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |