JP3298183B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3298183B2 JP3298183B2 JP28504892A JP28504892A JP3298183B2 JP 3298183 B2 JP3298183 B2 JP 3298183B2 JP 28504892 A JP28504892 A JP 28504892A JP 28504892 A JP28504892 A JP 28504892A JP 3298183 B2 JP3298183 B2 JP 3298183B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- contact hole
- sidewall
- film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、コンタクトホール開口
後にコンタクト補償イオン注入を行う工程を備える半導
体装置の製造方法の関する。
後にコンタクト補償イオン注入を行う工程を備える半導
体装置の製造方法の関する。
【０００２】
【従来の技術】図２を参照する。シリコン基板等の基板
10に形成した拡散層12との接続（例えば第１層Ａｌ配線
と基板10との接続）をとるため、基板10上の層間膜13を
開口してコンタクトホール１を形成する場合、次の問題
が生ずることがある。
10に形成した拡散層12との接続（例えば第１層Ａｌ配線
と基板10との接続）をとるため、基板10上の層間膜13を
開口してコンタクトホール１を形成する場合、次の問題
が生ずることがある。
【０００３】コンタクトホール１を開口するためのパタ
ーニングが、素子分離領域11をなすＬＯＣＯＳに対し
て、合わせずれを起こすことがあり、これにより図示の
場合０．０５μｍ程度ＬＯＣＯＳエッジ11ａにかかっ
て、ここをエッチオフすることがある。このとき、図示
のＡ部分に補償イオン注入を行う必要がある。
ーニングが、素子分離領域11をなすＬＯＣＯＳに対し
て、合わせずれを起こすことがあり、これにより図示の
場合０．０５μｍ程度ＬＯＣＯＳエッジ11ａにかかっ
て、ここをエッチオフすることがある。このとき、図示
のＡ部分に補償イオン注入を行う必要がある。
【０００４】上記０．０５μｍ程度のずれは、例えば、
コンタクトホール１の径を０．３μｍ〜数μｍ、層間膜
13の膜厚を数百ｎｍ〜１μｍとした場合に、生じ得るも
のである。このずれは、場合によっては０．１５μｍ程
度にも及ぶことがある。
コンタクトホール１の径を０．３μｍ〜数μｍ、層間膜
13の膜厚を数百ｎｍ〜１μｍとした場合に、生じ得るも
のである。このずれは、場合によっては０．１５μｍ程
度にも及ぶことがある。
【０００５】従来、コンタクトホール内にサイドウォー
ルを形成する工程を有するプロセスにおいては、上記コ
ンタクト補償イオン注入後は、次のまたはの方法が
採用されていた。 サイドウォール形成用のＣＶＤ等による形成前に、補
償イオン注入を行う。 サイドウォール形成用のＣＶＤ等による形成を行い、
エッチバック後、補償イオン注入を行う。
ルを形成する工程を有するプロセスにおいては、上記コ
ンタクト補償イオン注入後は、次のまたはの方法が
採用されていた。 サイドウォール形成用のＣＶＤ等による形成前に、補
償イオン注入を行う。 サイドウォール形成用のＣＶＤ等による形成を行い、
エッチバック後、補償イオン注入を行う。
【０００６】
【発明が解決しようとする問題点】上記従来技術にあっ
ては、補償イオン注入が深く注入されることがあり、こ
れがチャネリングをもたらし、拡散層が深くなって、ト
ランジスタ特性が劣化するおそれがあった。またこれを
防ごうとすると、イオン注入を制御するための特別な工
程を要することになり、工程増をもたらすものであっ
た。
ては、補償イオン注入が深く注入されることがあり、こ
れがチャネリングをもたらし、拡散層が深くなって、ト
ランジスタ特性が劣化するおそれがあった。またこれを
防ごうとすると、イオン注入を制御するための特別な工
程を要することになり、工程増をもたらすものであっ
た。
【０００７】本発明は、上記問題を解決して、補償イオ
ン注入による特性劣化の問題を、簡単な工程で解決する
ことを目的とする。
ン注入による特性劣化の問題を、簡単な工程で解決する
ことを目的とする。
【０００８】
【課題を解決するための手段】本出願の請求項１の発明
は、コンタクトホール開口後にコンタクト補償イオン注
入を行う工程を備える半導体装置の製造方法において、
コンタクトホールを形成し、サイドウォール形成用膜を
設け、その後コンタクト補償イオン注入を行うととも
に、該イオン注入は、イオンが前記サイドウォール形成
用膜を貫通してちょうど基板表層に打ち込まれるか、あ
るいは基板表層よりも上位置に打ち込まれるプロジェク
ション・レンジで行うことにより、イオン注入を基板表
面にのみ浅く打ち込むものとし、その後エッチングによ
りコンタクトホールの側壁にサイドウォールを形成する
ことを特徴とする半導体装置の製造方法であって、これ
によって目的を達成するものである。
は、コンタクトホール開口後にコンタクト補償イオン注
入を行う工程を備える半導体装置の製造方法において、
コンタクトホールを形成し、サイドウォール形成用膜を
設け、その後コンタクト補償イオン注入を行うととも
に、該イオン注入は、イオンが前記サイドウォール形成
用膜を貫通してちょうど基板表層に打ち込まれるか、あ
るいは基板表層よりも上位置に打ち込まれるプロジェク
ション・レンジで行うことにより、イオン注入を基板表
面にのみ浅く打ち込むものとし、その後エッチングによ
りコンタクトホールの側壁にサイドウォールを形成する
ことを特徴とする半導体装置の製造方法であって、これ
によって目的を達成するものである。
【０００９】本出願の請求項２の発明は、コンタクトホ
ール開口後にコンタクト補償イオン注入を行う工程を備
える半導体装置の製造方法において、拡散層上にコンタ
クトホールを形成し、サイドウォール形成用膜を設け、
その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、サイドウォール形成用膜をエッ
チバックしてコンタクトホールの側壁にサイドウォール
を形成し、その後コンタクトホール材料を埋め込むこと
を特徴とする半導体装置の製造方法であって、これによ
って目的を達成するものである。
ール開口後にコンタクト補償イオン注入を行う工程を備
える半導体装置の製造方法において、拡散層上にコンタ
クトホールを形成し、サイドウォール形成用膜を設け、
その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、サイドウォール形成用膜をエッ
チバックしてコンタクトホールの側壁にサイドウォール
を形成し、その後コンタクトホール材料を埋め込むこと
を特徴とする半導体装置の製造方法であって、これによ
って目的を達成するものである。
【００１０】本出願の請求項３の発明は、コンタクトホ
ール開口後にコンタクト補償イオン注入を行う工程を備
える半導体装置の製造方法において、拡散層上にコンタ
クトホールを形成し、サイドウォール形成用膜を設け、
その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、サイドウォール形成用膜をエッ
チバックしてコンタクトホールの側壁にサイドウォール
を形成し、その後、活性化アニールを行った後、コンタ
クトホール材料を埋め込むことを特徴とする半導体装置
の製造方法であって、これによって目的を達成するもの
である。
ール開口後にコンタクト補償イオン注入を行う工程を備
える半導体装置の製造方法において、拡散層上にコンタ
クトホールを形成し、サイドウォール形成用膜を設け、
その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、サイドウォール形成用膜をエッ
チバックしてコンタクトホールの側壁にサイドウォール
を形成し、その後、活性化アニールを行った後、コンタ
クトホール材料を埋め込むことを特徴とする半導体装置
の製造方法であって、これによって目的を達成するもの
である。
【００１１】本出願の請求項４の発明は、コンタクトホ
ール開口後にコンタクト補償イオン注入を行う工程を備
える半導体装置の製造方法において、拡散層上にコンタ
クトホールを形成し、サイドウォール形成用膜を設け、
その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、活性化アニールを行い、その後
サイドウォール形成用膜をエッチバックしてコンタクト
ホールの側壁にサイドウォールを形成し、その後コンタ
クトホール材料を埋め込むことを特徴とする半導体装置
の製造方法であって、これによって目的を達成するもの
である。
ール開口後にコンタクト補償イオン注入を行う工程を備
える半導体装置の製造方法において、拡散層上にコンタ
クトホールを形成し、サイドウォール形成用膜を設け、
その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、活性化アニールを行い、その後
サイドウォール形成用膜をエッチバックしてコンタクト
ホールの側壁にサイドウォールを形成し、その後コンタ
クトホール材料を埋め込むことを特徴とする半導体装置
の製造方法であって、これによって目的を達成するもの
である。
【００１２】
【作用】本発明によれば、サイドウォール形成用の膜を
形成した後、この膜を通してコンタクト補償イオン注入
を行い、その後エッチングによりサイドウォールを形成
するので、従来のコンタクトホール内サイドウォール形
成プロセスと比べて、工程数を増やすことなく、コンタ
クト補償イオン注入に伴う問題点を解決して、特性向上
を実現することができる。
形成した後、この膜を通してコンタクト補償イオン注入
を行い、その後エッチングによりサイドウォールを形成
するので、従来のコンタクトホール内サイドウォール形
成プロセスと比べて、工程数を増やすことなく、コンタ
クト補償イオン注入に伴う問題点を解決して、特性向上
を実現することができる。
【００１３】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。なお当然のことではあるが、本発明は実施
例により限定されるものではない。
て説明する。なお当然のことではあるが、本発明は実施
例により限定されるものではない。
【００１４】実施例１ 本実施例を図１に示す。本実施例に係る半導体装置の製
造方法は、図１に示すように、コンタクトホール１の開
口後にコンタクト補償イオン注入を行う工程を備える半
導体装置の製造方法において、コンタクトホール１を形
成し、サイドウォール形成用膜２を設け、その後コンタ
クト補償イオン注入を行って図１（ａ）の構造とし（コ
ンタクト補償イオン注入を模式的に符号３ａ，３ｂで示
す）、その後エッチングによりコンタクトホールの側壁
にサイドウォール20を形成する（図１（ｂ））ものであ
る。
造方法は、図１に示すように、コンタクトホール１の開
口後にコンタクト補償イオン注入を行う工程を備える半
導体装置の製造方法において、コンタクトホール１を形
成し、サイドウォール形成用膜２を設け、その後コンタ
クト補償イオン注入を行って図１（ａ）の構造とし（コ
ンタクト補償イオン注入を模式的に符号３ａ，３ｂで示
す）、その後エッチングによりコンタクトホールの側壁
にサイドウォール20を形成する（図１（ｂ））ものであ
る。
【００１５】以下本実施例の工程について、更に詳述す
る。本実施例においては、まず、通常のプロセス技術を
用いて、基板Ｓｉ10に対するコンタクトホール１形成
（ここでは第１層Ａｌ配線と基板Ｓｉ間の接続のための
コンタクトホール形成）を行う。ここで、コンタクトホ
ール径は０．３μｍ〜数μｍ、層間膜13の膜厚は数１０
０μｍ〜１μｍとする。これにより前記説明した図２に
示したような構造とする。即ち本例の構造は、マスク合
わせずれによるコンタクト補償イオン注入を行うべき構
造である。
る。本実施例においては、まず、通常のプロセス技術を
用いて、基板Ｓｉ10に対するコンタクトホール１形成
（ここでは第１層Ａｌ配線と基板Ｓｉ間の接続のための
コンタクトホール形成）を行う。ここで、コンタクトホ
ール径は０．３μｍ〜数μｍ、層間膜13の膜厚は数１０
０μｍ〜１μｍとする。これにより前記説明した図２に
示したような構造とする。即ち本例の構造は、マスク合
わせずれによるコンタクト補償イオン注入を行うべき構
造である。
【００１６】次に、サイドウォール形成用膜２を、例え
ばＳｉＮ、或いはＴＥＯＳ−ＳｉＯ2 ／ＳｉＮ２層膜
を、４０〜１００μｍＣＶＤすることにより、形成す
る。厚く膜形成する場合はＴＥＯＳ−ＳｉＯ2 ／ＳｉＮ
２層膜が良いが、厚くする必要のない時は、ＳｉＮ単層
膜の方が良い。
ばＳｉＮ、或いはＴＥＯＳ−ＳｉＯ2 ／ＳｉＮ２層膜
を、４０〜１００μｍＣＶＤすることにより、形成す
る。厚く膜形成する場合はＴＥＯＳ−ＳｉＯ2 ／ＳｉＮ
２層膜が良いが、厚くする必要のない時は、ＳｉＮ単層
膜の方が良い。
【００１７】次にコンタクト補償イオン注入を行う。こ
の場合、イオン注入のプロジェクション・レンジを、基
板10よりも上に設定してもかまわない。分布をもってイ
オン注入がなされるからである。
の場合、イオン注入のプロジェクション・レンジを、基
板10よりも上に設定してもかまわない。分布をもってイ
オン注入がなされるからである。
【００１８】一例として、サイドウォール形成用膜２を
ＳｉＮにより膜厚４０μｍで形成する場合、Ｐ+ コンタ
クト補償イオン注入条件として、ＢＦ2 + 注入、５５ｋ
ｅＶ（レンジプロジェクション＝４０μｍ）、ドーズ量
５Ｅ１５ｃｍ-2の条件を用いることができる。
ＳｉＮにより膜厚４０μｍで形成する場合、Ｐ+ コンタ
クト補償イオン注入条件として、ＢＦ2 + 注入、５５ｋ
ｅＶ（レンジプロジェクション＝４０μｍ）、ドーズ量
５Ｅ１５ｃｍ-2の条件を用いることができる。
【００１９】上記のように、サイドウォール形成用膜２
が存在する状態で、サイドウォール形成前にイオン注入
を行うので、イオン注入を浅い所に打ち込むことがで
き、拡散層が深くなったり、チャネリングが生じたりす
ることが防止でき、よって特性劣化がもたらされること
を防ぐことができる。
が存在する状態で、サイドウォール形成前にイオン注入
を行うので、イオン注入を浅い所に打ち込むことがで
き、拡散層が深くなったり、チャネリングが生じたりす
ることが防止でき、よって特性劣化がもたらされること
を防ぐことができる。
【００２０】次に、本実施例では、サイドウォール形成
のためのエッチバックを行う。
のためのエッチバックを行う。
【００２１】その後、活性化アニールを行う。例えば１
０００℃で１０秒間の条件で加熱アニールする。この程
度の条件であると、汚染を小さく抑えられる。
０００℃で１０秒間の条件で加熱アニールする。この程
度の条件であると、汚染を小さく抑えられる。
【００２２】本実施例では、上記のようにサイドウォー
ル形成工程の後に、活性化アニール工程を行った。この
ようにすると応力的に有効である。
ル形成工程の後に、活性化アニール工程を行った。この
ようにすると応力的に有効である。
【００２３】次に、ベリド・メタル構造を、スパッタ法
により形成した。例えばＴｉ３０μｍ／ＴｉＯＮ７０μ
ｍの構造でＴｉ層41及びＴｉＯＮ層42を形成して、ベリ
ド・メタル構造４にする。更に、ブランケットＷを埋め
込み材料５として形成してコンタクトホール１を埋め、
そのバリアメタル層40としてＴｉ層を形成した後、配線
６をＡｌにより形成し、図１（ｃ）の構造を得る。
により形成した。例えばＴｉ３０μｍ／ＴｉＯＮ７０μ
ｍの構造でＴｉ層41及びＴｉＯＮ層42を形成して、ベリ
ド・メタル構造４にする。更に、ブランケットＷを埋め
込み材料５として形成してコンタクトホール１を埋め、
そのバリアメタル層40としてＴｉ層を形成した後、配線
６をＡｌにより形成し、図１（ｃ）の構造を得る。
【００２４】なお、層間膜13上にＴｉ層41を形成すると
き、自然酸化膜除去のためにウェットエッチングを行う
場合があり、このときは耐エッチング性の点で、サイド
ウォール20は、ＳｉＮから成ることが好ましい。
き、自然酸化膜除去のためにウェットエッチングを行う
場合があり、このときは耐エッチング性の点で、サイド
ウォール20は、ＳｉＮから成ることが好ましい。
【００２５】本実施例によれば、コンタクトホール1内
にサイドウォール20を形成する工程において、プロセス
工程数を増やすことなく、マスク合わせずれによってコ
ンタクトホール1がＬＯＣＯＳエッジにかかった場合で
も、補償イオン注入をすることにより、拡散層領域が広
がることが防止でき、また補償イオンがチャネリングを
起こすことも防止できる。サイドウォール形成用膜20を
介してイオン注入を行うからである。また、特に補償イ
オン注入のレンジ・プロジェクションを設定したことに
より、Si基板表面のみイオン注入を行うことが可能とな
る。これらによって、補償イオン注入で特性が悪化する
ことの防止が可能となる。
にサイドウォール20を形成する工程において、プロセス
工程数を増やすことなく、マスク合わせずれによってコ
ンタクトホール1がＬＯＣＯＳエッジにかかった場合で
も、補償イオン注入をすることにより、拡散層領域が広
がることが防止でき、また補償イオンがチャネリングを
起こすことも防止できる。サイドウォール形成用膜20を
介してイオン注入を行うからである。また、特に補償イ
オン注入のレンジ・プロジェクションを設定したことに
より、Si基板表面のみイオン注入を行うことが可能とな
る。これらによって、補償イオン注入で特性が悪化する
ことの防止が可能となる。
【００２６】実施例２ 本実施例では、活性化アニールを行った後、サイドウォ
ール形成のためのエッチバックを行った。即ち、この両
工程の順序を実施例１とは逆にしたものである。
ール形成のためのエッチバックを行った。即ち、この両
工程の順序を実施例１とは逆にしたものである。
【００２７】本実施例によれば、エッチバック前のサイ
ドウォール形成用膜２が存在する時にアニールを行うの
で、汚染防止の点で有利である。
ドウォール形成用膜２が存在する時にアニールを行うの
で、汚染防止の点で有利である。
【００２８】その他は実施例１と同様に行った。本例も
実施例１と同様の効果を発揮できる。
実施例１と同様の効果を発揮できる。
【００２９】
【発明の効果】本発明によれば、補償イオン注入による
コンタクト性の補償を行うことが要せられる場合につい
ても、補償イオン注入による特性劣化の問題を、簡明な
工程で解消することができた。
コンタクト性の補償を行うことが要せられる場合につい
ても、補償イオン注入による特性劣化の問題を、簡明な
工程で解消することができた。
【図１】実施例１の工程を示す図である。
【図２】問題点を示す図である。
１ コンタクトホール ２ サイドウォール形成用膜 20 サイドウォール ３ａ，３ｂ コンタクト補償イオン注入
フロントページの続き (56)参考文献 特開 平４−91430（ＪＰ，Ａ) 特開 平４−359429（ＪＰ，Ａ) 特開 平１−154550（ＪＰ，Ａ) 特開 平２−51227（ＪＰ，Ａ) 特開 昭63−236317（ＪＰ，Ａ) 特開 平３−110837（ＪＰ，Ａ) 特開 平５−121355（ＪＰ，Ａ) 特開 平４−225568（ＪＰ，Ａ) 特開 平４−199818（ＪＰ，Ａ) 特開 平４−154120（ＪＰ，Ａ) 特開 昭63−237551（ＪＰ，Ａ) 特開 昭59−181571（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/265 H01L 21/768
Claims (4)
- 【請求項１】コンタクトホール開口後にコンタクト補償
イオン注入を行う工程を備える半導体装置の製造方法に
おいて、 コンタクトホールを形成し、 サイドウォール形成用膜を設け、 その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、 その後エッチングによりコンタクトホールの側壁にサイ
ドウォールを形成することを特徴とする半導体装置の製
造方法。 - 【請求項２】コンタクトホール開口後にコンタクト補償
イオン注入を行う工程を備える半導体装置の製造方法に
おいて、 拡散層上にコンタクトホールを形成し、 サイドウォール形成用膜を設け、 その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、 サイドウォール形成用膜をエッチバックしてコンタクト
ホールの側壁にサイドウォールを形成し、 その後コンタクトホール材料を埋め込むことを特徴とす
る半導体装置の製造方法。 - 【請求項３】コンタクトホール開口後にコンタクト補償
イオン注入を行う工程を備える半導体装置の製造方法に
おいて、 拡散層上にコンタクトホールを形成し、 サイドウォール形成用膜を設け、 その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、 サイドウォール形成用膜をエッチバックしてコンタクト
ホールの側壁にサイドウォールを形成し、 その後、活性化アニールを行った後、 コンタクトホール材料を埋め込むことを特徴とする半導
体装置の製造方法。 - 【請求項４】コンタクトホール開口後にコンタクト補償
イオン注入を行う工程を備える半導体装置の製造方法に
おいて、 拡散層上にコンタクトホールを形成し、 サイドウォール形成用膜を設け、 その後コンタクト補償イオン注入を行うとともに、該イ
オン注入は、イオンが前記サイドウォール形成用膜を貫
通してちょうど基板表層に打ち込まれるか、あるいは基
板表層よりも上位置に打ち込まれるプロジェクション・
レンジで行うことにより、イオン注入を基板表面にのみ
浅く打ち込むものとし、 活性化アニールを行い、 その後サイドウォール形成用膜をエッチバックしてコン
タクトホールの側壁にサイドウォールを形成し、 その後コンタクトホール材料を埋め込むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28504892A JP3298183B2 (ja) | 1992-09-30 | 1992-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28504892A JP3298183B2 (ja) | 1992-09-30 | 1992-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120162A JPH06120162A (ja) | 1994-04-28 |
| JP3298183B2 true JP3298183B2 (ja) | 2002-07-02 |
Family
ID=17686496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28504892A Expired - Fee Related JP3298183B2 (ja) | 1992-09-30 | 1992-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3298183B2 (ja) |
-
1992
- 1992-09-30 JP JP28504892A patent/JP3298183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06120162A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5516720A (en) | Stress relaxation in dielectric before metallization | |
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| JPH0834310B2 (ja) | 半導体装置の製造方法 | |
| JPH02103939A (ja) | 半導体装置の製造方法 | |
| US6699758B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3201221B2 (ja) | 半導体装置の製造方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JP2001102440A (ja) | 半導体集積回路装置の製造方法 | |
| JP3298183B2 (ja) | 半導体装置の製造方法 | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| JP3061025B2 (ja) | 半導体装置の製造方法 | |
| JP3141937B2 (ja) | 半導体装置の製造方法 | |
| JP3483090B2 (ja) | 半導体装置の製造方法 | |
| JP2836585B2 (ja) | 半導体装置の製造方法 | |
| JP3001588B2 (ja) | 半導体装置およびその製造方法 | |
| JP3186714B2 (ja) | 半導体装置およびその製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| US6716720B2 (en) | Method for filling depressions on a semiconductor wafer | |
| US6121135A (en) | Modified buried contact process for IC device fabrication | |
| JPH088208A (ja) | 半導体素子のコンタクトホ−ル形成方法 | |
| US5960301A (en) | Method of forming isolation layer of semiconductor device | |
| JPH08330252A (ja) | 半導体装置の製造方法 | |
| JP2840675B2 (ja) | 半導体装置の製造方法 | |
| JP2820263B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |