JP3296597B2 - メンバーシップ関数発生回路 - Google Patents
メンバーシップ関数発生回路Info
- Publication number
- JP3296597B2 JP3296597B2 JP22327392A JP22327392A JP3296597B2 JP 3296597 B2 JP3296597 B2 JP 3296597B2 JP 22327392 A JP22327392 A JP 22327392A JP 22327392 A JP22327392 A JP 22327392A JP 3296597 B2 JP3296597 B2 JP 3296597B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- grade
- membership function
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ファジィ推論演算に際
して補の関係のＳＺ関数を発生するメンバーシップ関数
発生回路に関する。
して補の関係のＳＺ関数を発生するメンバーシップ関数
発生回路に関する。
【０００２】
【従来の技術】ファジィ推論にて情報を定義するために
メンバーシップ関数を用いる。例えば、入力情報に対し
「大きい」と「小さい」の２つのラベルのメンバーシッ
プ関数を図６に示す。図に示されるように「大きい」と
か「小さい」とかを関数として扱い、それらの程度をグ
レードとして数値表現する。このとき、関数の形により
ラベル「大きい」をＳ関数、「小さい」をＺ関数と称
す。そして、これらの関数発生回路に回路に関する技術
は、例えば特開昭６２−９５６７３号，特開昭６２−９
５６７４号，特開昭６２−９５６７６号にて既に提案さ
れている。
メンバーシップ関数を用いる。例えば、入力情報に対し
「大きい」と「小さい」の２つのラベルのメンバーシッ
プ関数を図６に示す。図に示されるように「大きい」と
か「小さい」とかを関数として扱い、それらの程度をグ
レードとして数値表現する。このとき、関数の形により
ラベル「大きい」をＳ関数、「小さい」をＺ関数と称
す。そして、これらの関数発生回路に回路に関する技術
は、例えば特開昭６２−９５６７３号，特開昭６２−９
５６７４号，特開昭６２−９５６７６号にて既に提案さ
れている。
【０００３】
【発明が解決しようとする課題】上記従来技術によれば
Ｓ，Ｚ関数を個別の回路で構成したものである。したが
ってＳ，Ｚ関数等の複合特性を得るためには、これら個
々の各特性を有する回路を複数個備える必要がある。し
たがってファジィ推論演算回路内でのメンバーシップ関
数発生回路の使用個数が多くなり、回路規模の縮小や共
通化部品に必要性があった。本発明は上記事情に鑑みて
なされたものであり、補の関係のＳ，Ｚ関数が簡単な回
路構成にて発生することの可能なメンバーシップ関数発
生回路を提供することを目的としている。
Ｓ，Ｚ関数を個別の回路で構成したものである。したが
ってＳ，Ｚ関数等の複合特性を得るためには、これら個
々の各特性を有する回路を複数個備える必要がある。し
たがってファジィ推論演算回路内でのメンバーシップ関
数発生回路の使用個数が多くなり、回路規模の縮小や共
通化部品に必要性があった。本発明は上記事情に鑑みて
なされたものであり、補の関係のＳ，Ｚ関数が簡単な回
路構成にて発生することの可能なメンバーシップ関数発
生回路を提供することを目的としている。
【０００４】
【課題を解決するための手段】グレード指示信号を受け
てグレード信号Ｉ１を発生する手段と、２つの入力信号
ＶＡ，ＶＢの限界差（ＶＢ＊ＶＡ）に応じた電流と前記
グレード信号Ｉ１とのいずれか小さい信号値Ｉ２（＝Ｋ
（ＶＢ＊ＶＡ）**Ｉ１）を出力する手段と、前記グレー
ド信号Ｉ１と出力信号値Ｉ２の差Ｉ３（＝Ｉ１−Ｉ２）
を出力する手段とからなり、前記入力信号ＶＡ，ＶＢの
いずれか一方はブレークポイント信号とした。
てグレード信号Ｉ１を発生する手段と、２つの入力信号
ＶＡ，ＶＢの限界差（ＶＢ＊ＶＡ）に応じた電流と前記
グレード信号Ｉ１とのいずれか小さい信号値Ｉ２（＝Ｋ
（ＶＢ＊ＶＡ）**Ｉ１）を出力する手段と、前記グレー
ド信号Ｉ１と出力信号値Ｉ２の差Ｉ３（＝Ｉ１−Ｉ２）
を出力する手段とからなり、前記入力信号ＶＡ，ＶＢの
いずれか一方はブレークポイント信号とした。
【０００５】
【実施例】以下図面を参照して実施例を説明する。図１
は本発明によるメンバーシップ関数発生回路の一実施例
の構成図である。図において、１はグレード発生回路で
あってＮＰＮトランジスタＴｒ１からなる。Ｔｒ１のコ
レクタはＮＰＮトランジスタＴｒＡのエミッタに接続さ
れ、更にＴｒＡのコレクタはＰＮＰトランジスタＴｒ３
のコレクタに接続し、Ｔｒ３のエミッタは電源Ｐに接続
される。Ｔｒ31はＰＮＰトランジスタで前記トランジス
タＴｒ３とベースを共通し、電流ミラー回路を構成す
る。なお、Ｔｒ31のエミッタは電源Ｐに接続し、コレク
タは抵抗Ｒ３を介して接地する。そしてＣは出力ポート
である。抵抗ＲＧはその一端をＴｒ１とＴｒＡの接続位
置に接続し、他端をＮＰＮトランジスタＴｒＢのエミッ
タに接続し、そのコレクタはＰＮＰトランジスタＴｒ２
のコレクタに接続し、Ｔｒ２のエミッタは電源Ｐに接続
する。Ｔｒ21はＰＮＰトランジスタで前記トランジスタ
Ｔｒ２とベースを共通とし、電流ミラー回路を構成す
る。なお、Ｔｒ21のエミッタは電源Ｐに接続し、コレク
タは抵抗Ｒ２を介して接地する。そしてＤは出力ポート
である。４はグレード指示信号発生手段でＮＰＮトラン
ジスタＴｒ４からなり、コレクタは電源Ｐに接続され、
エミッタは他の電源Ｅ1 を介して接地する。又、トラン
ジスタＴｒ１も他の電源Ｅ2 を介して接地され、Ｅは電
源線Ｐに接続される電源である。
は本発明によるメンバーシップ関数発生回路の一実施例
の構成図である。図において、１はグレード発生回路で
あってＮＰＮトランジスタＴｒ１からなる。Ｔｒ１のコ
レクタはＮＰＮトランジスタＴｒＡのエミッタに接続さ
れ、更にＴｒＡのコレクタはＰＮＰトランジスタＴｒ３
のコレクタに接続し、Ｔｒ３のエミッタは電源Ｐに接続
される。Ｔｒ31はＰＮＰトランジスタで前記トランジス
タＴｒ３とベースを共通し、電流ミラー回路を構成す
る。なお、Ｔｒ31のエミッタは電源Ｐに接続し、コレク
タは抵抗Ｒ３を介して接地する。そしてＣは出力ポート
である。抵抗ＲＧはその一端をＴｒ１とＴｒＡの接続位
置に接続し、他端をＮＰＮトランジスタＴｒＢのエミッ
タに接続し、そのコレクタはＰＮＰトランジスタＴｒ２
のコレクタに接続し、Ｔｒ２のエミッタは電源Ｐに接続
する。Ｔｒ21はＰＮＰトランジスタで前記トランジスタ
Ｔｒ２とベースを共通とし、電流ミラー回路を構成す
る。なお、Ｔｒ21のエミッタは電源Ｐに接続し、コレク
タは抵抗Ｒ２を介して接地する。そしてＤは出力ポート
である。４はグレード指示信号発生手段でＮＰＮトラン
ジスタＴｒ４からなり、コレクタは電源Ｐに接続され、
エミッタは他の電源Ｅ1 を介して接地する。又、トラン
ジスタＴｒ１も他の電源Ｅ2 を介して接地され、Ｅは電
源線Ｐに接続される電源である。
【０００６】次に作用について説明する。先ず、グレー
ド指示信号発生手段４よりグレード発生回路１に対して
指示信号が送られ電流Ｉ１が発生する。トランジスタＴ
ｒＡとＴｒＢのベースには電圧ＶＡとＶＢとが印加さ
れ、その電位差は抵抗ＲＧの両端に印加され、その電位
差に比例した電流Ｉ２が発生する。しかしトランジスタ
は一方向にしか電流は流れない。したがってＶＡ＞ＶＢ
のときはＩ２＝０となる。このことは電圧ＶＡ，ＶＢの
限界差（ＶＢ＊ＶＡ）を用いると（＊印は限界差を意味
する）、(1) 式のようになる。そして変数ＶＢとＶＡの
限界差Ｚは(2) 式のようになる。 Ｉ２＝（ＶＢ＊ＶＡ）／ＲＧ …………………………………(1) Ｚ＝ＶＢ＊ＶＡ＝ＶＢ−ＶＡ＞０（atＶＢ＞ＶＡ）， ＝０（atＶＢ≦ＶＡ） …………(2)
ド指示信号発生手段４よりグレード発生回路１に対して
指示信号が送られ電流Ｉ１が発生する。トランジスタＴ
ｒＡとＴｒＢのベースには電圧ＶＡとＶＢとが印加さ
れ、その電位差は抵抗ＲＧの両端に印加され、その電位
差に比例した電流Ｉ２が発生する。しかしトランジスタ
は一方向にしか電流は流れない。したがってＶＡ＞ＶＢ
のときはＩ２＝０となる。このことは電圧ＶＡ，ＶＢの
限界差（ＶＢ＊ＶＡ）を用いると（＊印は限界差を意味
する）、(1) 式のようになる。そして変数ＶＢとＶＡの
限界差Ｚは(2) 式のようになる。 Ｉ２＝（ＶＢ＊ＶＡ）／ＲＧ …………………………………(1) Ｚ＝ＶＢ＊ＶＡ＝ＶＢ−ＶＡ＞０（atＶＢ＞ＶＡ）， ＝０（atＶＢ≦ＶＡ） …………(2)
【０００７】ここで抵抗ＲＧはグレード発生回路１に接
続されているため、電流Ｉ２はグレード信号電流Ｉ１以
上の値にはならない。要するにＩ２は（ＶＢ＊ＶＡ）／
ＲＧとグレード信号電流Ｉ１のどちらか小さい方のこと
を式で記述すると(3) 式のようになり、トランジスタＴ
ｒＡには(4) 式のように電流Ｉ１とＩ２の差が流れる。 Ｉ２＝（ＶＢ＊ＶＡ）／ＲＧ ** Ｉ１ ……………………(3) Ｉ３＝Ｉ１−Ｉ２ ………………………………………………(4) 前記した通り、トランジスタＴｒ２とＴｒ21とは電流ミ
ラー回路であるため、トランジスタＴｒ２に流れる電流
Ｉ２をトランジスタＴｒ21に再現する。即ち、出力Ｄに
は電流値Ｉ２が電圧に変換された値が出現する。
続されているため、電流Ｉ２はグレード信号電流Ｉ１以
上の値にはならない。要するにＩ２は（ＶＢ＊ＶＡ）／
ＲＧとグレード信号電流Ｉ１のどちらか小さい方のこと
を式で記述すると(3) 式のようになり、トランジスタＴ
ｒＡには(4) 式のように電流Ｉ１とＩ２の差が流れる。 Ｉ２＝（ＶＢ＊ＶＡ）／ＲＧ ** Ｉ１ ……………………(3) Ｉ３＝Ｉ１−Ｉ２ ………………………………………………(4) 前記した通り、トランジスタＴｒ２とＴｒ21とは電流ミ
ラー回路であるため、トランジスタＴｒ２に流れる電流
Ｉ２をトランジスタＴｒ21に再現する。即ち、出力Ｄに
は電流値Ｉ２が電圧に変換された値が出現する。
【０００８】一方、トランジスタＴｒ３とＴｒ31とは電
流ミラー回路であるため、トランジスタＴｒ３に流れる
電流Ｉ３をトランジスタＴｒ31に再現する。即ち、出力
ポートＣには電流値Ｉ３が電圧に変換された値が出現す
る。図２は図１によるグレード指示信号発生手段４から
グレード指示信号が送られるモジュールであり、図１と
同様の入出力情報が示されている。そして図３(a)は出
力ポートＤの特性図、図３(b) は出力ポートＣの特性図
であり、この場合はいずれの図も横軸に入力ＶＡをと
り、縦軸に出力値をとった。なお、ＶＢはブレークポイ
ント電圧であり、これはメンバーシップ関数の形状を規
定する要素である。要するにＡに入力信号ＶＡ，Ｂにブ
レークポイント信号ＶＢを入力すると、ポートＣにＳ関
数，ポートＤにＺ関数が発生する。
流ミラー回路であるため、トランジスタＴｒ３に流れる
電流Ｉ３をトランジスタＴｒ31に再現する。即ち、出力
ポートＣには電流値Ｉ３が電圧に変換された値が出現す
る。図２は図１によるグレード指示信号発生手段４から
グレード指示信号が送られるモジュールであり、図１と
同様の入出力情報が示されている。そして図３(a)は出
力ポートＤの特性図、図３(b) は出力ポートＣの特性図
であり、この場合はいずれの図も横軸に入力ＶＡをと
り、縦軸に出力値をとった。なお、ＶＢはブレークポイ
ント電圧であり、これはメンバーシップ関数の形状を規
定する要素である。要するにＡに入力信号ＶＡ，Ｂにブ
レークポイント信号ＶＢを入力すると、ポートＣにＳ関
数，ポートＤにＺ関数が発生する。
【０００９】図４は図２同様にモジュールを示すが、図
２と反対にＶＢを入力，ＶＡをブレークポイントとした
場合であり、図５(a) は出力ポートＤの特性図、図５
(b) は出力Ｃの特性図である。図４のモジュールからわ
かるように、この場合は横軸に入力ＶＢをとり、縦軸に
出力をとったものである。そしてＶＡはブレークポイン
ト信号としたものである。要するにＢに入力信号ＶＢ，
Ａにブレークポイント信号ＶＡを入力すると、ポートＤ
にＳ関数，ポートＣにＺ関数が出現する。なお、上記し
た図３，図５とも、いずれも実測値である。
２と反対にＶＢを入力，ＶＡをブレークポイントとした
場合であり、図５(a) は出力ポートＤの特性図、図５
(b) は出力Ｃの特性図である。図４のモジュールからわ
かるように、この場合は横軸に入力ＶＢをとり、縦軸に
出力をとったものである。そしてＶＡはブレークポイン
ト信号としたものである。要するにＢに入力信号ＶＢ，
Ａにブレークポイント信号ＶＡを入力すると、ポートＤ
にＳ関数，ポートＣにＺ関数が出現する。なお、上記し
た図３，図５とも、いずれも実測値である。
【００１０】
【発明の効果】以上説明したように、本発明によれば電
流ミラー回路を構成する２つの回路の各々に入力回路を
直列接続することにより、２つの独立した入力を各々印
加できるようにし、前記電流ミラー回路の各一方端を互
いに一括接続してグレード信号発生回路に接続し、前記
各ミラー側である他方端から各々出力を取り出す構成と
したので、補の関係にあるＳ，Ｚ関数が同時に出力でき
る。この場合、回路が簡単な構成となったため、部品と
しての共用化がはかれ、コスト的に有利である。
流ミラー回路を構成する２つの回路の各々に入力回路を
直列接続することにより、２つの独立した入力を各々印
加できるようにし、前記電流ミラー回路の各一方端を互
いに一括接続してグレード信号発生回路に接続し、前記
各ミラー側である他方端から各々出力を取り出す構成と
したので、補の関係にあるＳ，Ｚ関数が同時に出力でき
る。この場合、回路が簡単な構成となったため、部品と
しての共用化がはかれ、コスト的に有利である。
【図１】本発明によるメンバーシップ関数発生回路の一
実施例の構成図。
実施例の構成図。
【図２】ＶＡを入力としＶＢをブレークポイントとした
場合のモジュールの図。
場合のモジュールの図。
【図３】図２における出力特性図。
【図４】ＶＡをブレークポイントとしＶＢを入力とした
場合のモジュールの図。
場合のモジュールの図。
【図５】図４における出力特性図。
【図６】メンバーシップ関数を説明する図。
１ グレード発生回路 ２ モジュール ４ グレード指示信号発生手段 ＶＡ，ＶＢ 入力 Ｃ，Ｄ 出力ポート
Claims (1)
- 【請求項１】 グレード指示信号を受けてグレード信号
Ｉ１を発生する手段と、２つの入力信号ＶＡ，ＶＢの限
界差（ＶＢ＊ＶＡ）に応じた電流と前記グレード信号Ｉ
１とのいずれか小さい信号値Ｉ２（＝Ｋ（ＶＢ＊ＶＡ）
**Ｉ１）を出力する手段と、前記グレード信号Ｉ１と出
力信号値Ｉ２の差Ｉ３（＝Ｉ１−Ｉ２）を出力する手段
とからなり、前記入力信号ＶＡ，ＶＢのいずれか一方は
ブレークポイント信号であることを特徴とするメンバー
シップ関数発生回路。但し、＊は「限界差」を意味し、
**は「かつ」を意味し、いずれか小さい方をとることを
意味する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22327392A JP3296597B2 (ja) | 1992-07-30 | 1992-07-30 | メンバーシップ関数発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22327392A JP3296597B2 (ja) | 1992-07-30 | 1992-07-30 | メンバーシップ関数発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0652337A JPH0652337A (ja) | 1994-02-25 |
| JP3296597B2 true JP3296597B2 (ja) | 2002-07-02 |
Family
ID=16795543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22327392A Expired - Fee Related JP3296597B2 (ja) | 1992-07-30 | 1992-07-30 | メンバーシップ関数発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3296597B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0169931U (ja) * | 1987-10-27 | 1989-05-10 |
-
1992
- 1992-07-30 JP JP22327392A patent/JP3296597B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0652337A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020093848A1 (en) | Device for evaluating cell resistances in a magnetoresistive memory | |
| US5719578A (en) | Folding amplifier for the construction of an A/D converter | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| JP3296597B2 (ja) | メンバーシップ関数発生回路 | |
| JPH02117209A (ja) | パルス幅変調装置 | |
| JPH03121512A (ja) | バイアス電圧発生器 | |
| JPH0619042U (ja) | メンバーシップ関数回路 | |
| JPH0619043U (ja) | メンバーシップ関数回路 | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JPH0619045U (ja) | メンバーシップ関数回路 | |
| JPH0619044U (ja) | メンバーシップ関数回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| US4596960A (en) | Current mirror circuit | |
| JP2833926B2 (ja) | 制御回路 | |
| JP2741116B2 (ja) | メンバーシップ関数発生回路 | |
| JPH11143563A (ja) | 基準電圧発生回路 | |
| JP3553825B2 (ja) | 直流電圧レベルシフト回路 | |
| JPH05215784A (ja) | 負荷電流サンプリング技術 | |
| JPH03286386A (ja) | メンバーシップ関数発生回路 | |
| JPH0136291B2 (ja) | ||
| SU1310998A1 (ru) | Преобразователь напр жени в ток | |
| JP3087237B2 (ja) | レベル変換回路 | |
| JPH0435215A (ja) | ラッチ回路 | |
| JPS62117085A (ja) | 絶対値回路 | |
| JPH02311972A (ja) | ニューロン素子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |