JP3285332B2 - ビデオディスプレイシステム用の制御回路 - Google Patents
ビデオディスプレイシステム用の制御回路Info
- Publication number
- JP3285332B2 JP3285332B2 JP10418299A JP10418299A JP3285332B2 JP 3285332 B2 JP3285332 B2 JP 3285332B2 JP 10418299 A JP10418299 A JP 10418299A JP 10418299 A JP10418299 A JP 10418299A JP 3285332 B2 JP3285332 B2 JP 3285332B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- data
- video data
- line
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、大略、ビデオデー
タを伝達する方法及び装置に関するものであって、更に
詳細には、パワー即ち電力消費及び電磁干渉を減少させ
るビデオデータを伝達する方法及び装置に関するもので
ある。
タを伝達する方法及び装置に関するものであって、更に
詳細には、パワー即ち電力消費及び電磁干渉を減少させ
るビデオデータを伝達する方法及び装置に関するもので
ある。
【０００２】
【従来の技術】液晶フラットパネルディスプレイにおい
ては、ホストコンピュータによって供給されるデジタル
ビデオデータはアナログ電圧へ変換され、該アナログ電
圧はディスプレイを駆動して所望のグレイスケール又は
カラーイメージを発生させる。図１は例示的なフラット
パネルディスプレイシステムのブロック図を示してい
る。
ては、ホストコンピュータによって供給されるデジタル
ビデオデータはアナログ電圧へ変換され、該アナログ電
圧はディスプレイを駆動して所望のグレイスケール又は
カラーイメージを発生させる。図１は例示的なフラット
パネルディスプレイシステムのブロック図を示してい
る。
【０００３】図１において、フラットパネルディスプレ
イシステム１０は、液晶ディスプレイ（ＬＣＤ）パネル
１００を有しており、それは、例えば、６４０ピクセル
幅×４８０ライン高ＶＧＡカラーＴＦＴパネルである。
この例においては、ＬＣＤパネル１００は６４０個の列
及び４８０個のライン（即ち行）のピクセルを有してい
る。各列のピクセルへ適宜の電圧を印加しながら各行の
ピクセルを逐次的に活性化させることによってＬＣＤパ
ネル１００上にイメージが表示される。ＬＣＤパネル１
００の列は列ドライバとしても知られているディスプレ
イドライバによって駆動される。ＬＣＤパネルが少数の
列を有するに過ぎないフラットパネルディスプレイシス
テムの場合には、ＬＣＤパネルの全ての列を駆動するた
めに単一のディスプレイドライバが使用される場合があ
る。然しながら、図１のディスプレイシステム１０にお
いては、ＬＣＤパネル１００をサポートするために一群
の即ちバンクを形成するディスプレイドライバ１２０Ａ
乃至１２０Ｅが必要であり、各ディスプレイドライバは
ＬＣＤパネル１００上の１つのラインのピクセルのうち
の一部を駆動する。この例においては、ディスプレイシ
ステム１０は単一バンク形態を使用しており、その場合
には、ディスプレイドライバ１２０Ａ乃至１２０ＥはＬ
ＣＤパネル１００の片側に直列して配列されている。典
型的に、ディスプレイドライバ１２０Ａ乃至１２０Ｅは
ＬＣＤパネル１００のガラス上に直接的に装着されてい
る。この例においては、ディスプレイドライバ１２０Ａ
乃至１２０Ｅの各々はＬＣＤパネル１００に対して２４
０個のアナログ出力電圧を供給することが可能であり、
それは赤、緑及び青（ＲＧＢ）サブピクセル出力信号の
各々に対して８０個のチャンネルを表わしている。ディ
スプレイドライバ１２０Ａ乃至１２０ＥはＬＣＤパネル
１００へ異なる電圧レベルを駆動して各ピクセルの輝度
を変化させる。ＬＣＤパネル１００の行はゲートドライ
バ１５０Ａ乃至１５０Ｅによって駆動される。ゲートド
ライバ１５０Ａ乃至１５０Ｅは逐次的に活性化されて一
度に１個の行のピクセルをターンオンさせ、アナログ電
圧を直列的に各行のピクセルへ印加されるべく該列上で
駆動させることを可能としている。ディスプレイドライ
バ１２０Ａ乃至１２０Ｅは、ピクセルデータとも呼ばれ
るビデオデータをデータバス１４０を介してタイミング
制御器１３０から受取る。典型的に、タイミング制御器
１３０はＬＣＤパネル１００のガラス上に装着されてい
るものではない。タイミング制御器１３０はデータライ
ン１１０を介してホストコンピュータ（不図示）からデ
ジタルディスプレイデータ、即ちビデオデータを受取
る。タイミング制御器１３０は一度に１個のピクセルづ
つディスプレイデータを「採取」し且つ該ピクセルデー
タをライン１１２上に供給されるビデオクロック信号と
同期させる。ピクセルデータは、クロック信号と共に、
次いで、データバス１４０を介してディスプレイドライ
バ１２０Ａ乃至１２０Ｅへ送られる。特に、タイミング
制御器１３０はピクセルデータをデータライン１４２を
介して伝達し且つクロック信号をクロックライン１４４
を介して伝達する。
イシステム１０は、液晶ディスプレイ（ＬＣＤ）パネル
１００を有しており、それは、例えば、６４０ピクセル
幅×４８０ライン高ＶＧＡカラーＴＦＴパネルである。
この例においては、ＬＣＤパネル１００は６４０個の列
及び４８０個のライン（即ち行）のピクセルを有してい
る。各列のピクセルへ適宜の電圧を印加しながら各行の
ピクセルを逐次的に活性化させることによってＬＣＤパ
ネル１００上にイメージが表示される。ＬＣＤパネル１
００の列は列ドライバとしても知られているディスプレ
イドライバによって駆動される。ＬＣＤパネルが少数の
列を有するに過ぎないフラットパネルディスプレイシス
テムの場合には、ＬＣＤパネルの全ての列を駆動するた
めに単一のディスプレイドライバが使用される場合があ
る。然しながら、図１のディスプレイシステム１０にお
いては、ＬＣＤパネル１００をサポートするために一群
の即ちバンクを形成するディスプレイドライバ１２０Ａ
乃至１２０Ｅが必要であり、各ディスプレイドライバは
ＬＣＤパネル１００上の１つのラインのピクセルのうち
の一部を駆動する。この例においては、ディスプレイシ
ステム１０は単一バンク形態を使用しており、その場合
には、ディスプレイドライバ１２０Ａ乃至１２０ＥはＬ
ＣＤパネル１００の片側に直列して配列されている。典
型的に、ディスプレイドライバ１２０Ａ乃至１２０Ｅは
ＬＣＤパネル１００のガラス上に直接的に装着されてい
る。この例においては、ディスプレイドライバ１２０Ａ
乃至１２０Ｅの各々はＬＣＤパネル１００に対して２４
０個のアナログ出力電圧を供給することが可能であり、
それは赤、緑及び青（ＲＧＢ）サブピクセル出力信号の
各々に対して８０個のチャンネルを表わしている。ディ
スプレイドライバ１２０Ａ乃至１２０ＥはＬＣＤパネル
１００へ異なる電圧レベルを駆動して各ピクセルの輝度
を変化させる。ＬＣＤパネル１００の行はゲートドライ
バ１５０Ａ乃至１５０Ｅによって駆動される。ゲートド
ライバ１５０Ａ乃至１５０Ｅは逐次的に活性化されて一
度に１個の行のピクセルをターンオンさせ、アナログ電
圧を直列的に各行のピクセルへ印加されるべく該列上で
駆動させることを可能としている。ディスプレイドライ
バ１２０Ａ乃至１２０Ｅは、ピクセルデータとも呼ばれ
るビデオデータをデータバス１４０を介してタイミング
制御器１３０から受取る。典型的に、タイミング制御器
１３０はＬＣＤパネル１００のガラス上に装着されてい
るものではない。タイミング制御器１３０はデータライ
ン１１０を介してホストコンピュータ（不図示）からデ
ジタルディスプレイデータ、即ちビデオデータを受取
る。タイミング制御器１３０は一度に１個のピクセルづ
つディスプレイデータを「採取」し且つ該ピクセルデー
タをライン１１２上に供給されるビデオクロック信号と
同期させる。ピクセルデータは、クロック信号と共に、
次いで、データバス１４０を介してディスプレイドライ
バ１２０Ａ乃至１２０Ｅへ送られる。特に、タイミング
制御器１３０はピクセルデータをデータライン１４２を
介して伝達し且つクロック信号をクロックライン１４４
を介して伝達する。
【０００４】図２は図１におけるディスプレイドライバ
１２０Ａ乃至１２０Ｅのうちのいずれかを表わすディス
プレイドライバ２００のブロック図である。図２におい
て、ディスプレイドライバ２００はＬＣＤパネル１００
に対して１つのラインのピクセルデータの一部を与える
ために各々が同一の態様で動作する複数個のディスプレ
イドライバからなるバンクのうちの１個のディスプレイ
ドライバである。図２を参照すると、動作期間中に、タ
イミング制御器１３０はピクセルデータをデータライン
２２０を介してディスプレイドライバ２００へ伝達し且
つクロック信号をクロックライン２２２を介して伝達す
る。制御機能を実施するシフトレジスタ２０２が一度に
１個のピクセルずつデータレジスタ２０４から入力ピク
セルデータをデータラッチ２０６における夫々のラッチ
内へロードする。この例においては、データラッチ２０
６は６ビットＲＧＢデータからなる２４０個のピクセル
を格納するために２４０×６個のラッチを有している。
１２０Ａ乃至１２０Ｅのうちのいずれかを表わすディス
プレイドライバ２００のブロック図である。図２におい
て、ディスプレイドライバ２００はＬＣＤパネル１００
に対して１つのラインのピクセルデータの一部を与える
ために各々が同一の態様で動作する複数個のディスプレ
イドライバからなるバンクのうちの１個のディスプレイ
ドライバである。図２を参照すると、動作期間中に、タ
イミング制御器１３０はピクセルデータをデータライン
２２０を介してディスプレイドライバ２００へ伝達し且
つクロック信号をクロックライン２２２を介して伝達す
る。制御機能を実施するシフトレジスタ２０２が一度に
１個のピクセルずつデータレジスタ２０４から入力ピク
セルデータをデータラッチ２０６における夫々のラッチ
内へロードする。この例においては、データラッチ２０
６は６ビットＲＧＢデータからなる２４０個のピクセル
を格納するために２４０×６個のラッチを有している。
【０００５】タイミング制御器１３０は、データラッチ
２０６内の全ての２４０個のラッチが満杯となるまで、
ピクセルデータをディスプレイドライバ２００へロード
する。例えば図１におけるディスプレイシステム１０の
ような複数個のディスプレイドライバを有するディスプ
レイシステムにおいては、タイミング制御器１３０は、
ピクセルデータの行全体がロードされるまで、ディスプ
レイドライブ１２０Ａ乃至１２０Ｅ内へピクセルデータ
をロードする。次いで、ディスプレイドライバ２００は
データラッチ２０６内に格納されているピクセルデータ
をデジタル・アナログ変換器（ＤＡＣ）ラッチ２０８内
へロードする。従って、図１におけるディスプレイシス
テム１０に関しては、ピクセルデータの行全体がディス
プレイドライバ１２０Ａ乃至１２０Ｅの各々のデータラ
ッチ内へロードされた後に、ディスプレイドライバ１２
０Ａ乃至１２０Ｅはその行のピクセルデータをそれらの
夫々のＤＡＣラッチ内へ同時的にロードする。
２０６内の全ての２４０個のラッチが満杯となるまで、
ピクセルデータをディスプレイドライバ２００へロード
する。例えば図１におけるディスプレイシステム１０の
ような複数個のディスプレイドライバを有するディスプ
レイシステムにおいては、タイミング制御器１３０は、
ピクセルデータの行全体がロードされるまで、ディスプ
レイドライブ１２０Ａ乃至１２０Ｅ内へピクセルデータ
をロードする。次いで、ディスプレイドライバ２００は
データラッチ２０６内に格納されているピクセルデータ
をデジタル・アナログ変換器（ＤＡＣ）ラッチ２０８内
へロードする。従って、図１におけるディスプレイシス
テム１０に関しては、ピクセルデータの行全体がディス
プレイドライバ１２０Ａ乃至１２０Ｅの各々のデータラ
ッチ内へロードされた後に、ディスプレイドライバ１２
０Ａ乃至１２０Ｅはその行のピクセルデータをそれらの
夫々のＤＡＣラッチ内へ同時的にロードする。
【０００６】ＤＡＣラッチ２０８はデジタル信号をアナ
ログ電圧へ変換し、該アナログ電圧は、次いで、ＤＡＣ
出力回路２１２へ供給される。ＤＡＣ出力回路２１２は
アナログ電圧をＬＣＤパネル１００の夫々の列上へ駆動
する。
ログ電圧へ変換し、該アナログ電圧は、次いで、ＤＡＣ
出力回路２１２へ供給される。ＤＡＣ出力回路２１２は
アナログ電圧をＬＣＤパネル１００の夫々の列上へ駆動
する。
【０００７】新たな行のデータがピクセル毎にデータラ
ッチ２０６内へロードされている間に、ＤＡＣラッチ２
０８における前の行のピクセルデータは、新たなピクセ
ルデータの行全体がデータラッチ２０６内へロードされ
るまで、上書きされることはない。
ッチ２０６内へロードされている間に、ＤＡＣラッチ２
０８における前の行のピクセルデータは、新たなピクセ
ルデータの行全体がデータラッチ２０６内へロードされ
るまで、上書きされることはない。
【０００８】フラットパネルディスプレイシステム１０
のような高分解能フラットパネルディスプレイにおいて
は、例えば図１におけるデータバス１４０のようなデー
タバスはかなりの量のパワー即ち電力を散逸し且つ大量
の電磁干渉（ＥＭＩ）を発生する。殆どの現存するディ
スプレイはピクセルデータを送信するためにＴＴＬ電圧
レベル（３．３ボルトＣＭＯＳレベル）を使用するもの
であるから電力散逸は高い。更に、高いデータ速度及び
鋭い遷移エッジは顕著なＥＭＩを発生する。
のような高分解能フラットパネルディスプレイにおいて
は、例えば図１におけるデータバス１４０のようなデー
タバスはかなりの量のパワー即ち電力を散逸し且つ大量
の電磁干渉（ＥＭＩ）を発生する。殆どの現存するディ
スプレイはピクセルデータを送信するためにＴＴＬ電圧
レベル（３．３ボルトＣＭＯＳレベル）を使用するもの
であるから電力散逸は高い。更に、高いデータ速度及び
鋭い遷移エッジは顕著なＥＭＩを発生する。
【０００９】フラットパネルディスプレイシステムにお
いて電力散逸及びＥＭＩ発生を減少させるための努力が
なされている。１つの一般的に使用されているアプロー
チでは、ピクセルデータを各々がデータ速度の半分で動
作する２つのバスへ分割することである。図３ａ及び３
ｂは、夫々、従来のディスプレイシステムのデータバス
形態及びＥＭＩを減少させるためにデュアルバス形態を
使用した別の従来のディスプレイシステムのデータバス
形態を示している。図３ａを参照すると、フラットパネ
ルディスプレイシステム３００ａは赤、緑、青のサブピ
クセルデータの各々に対し６個のビットを有する１８ビ
ット幅のピクセルデータを有している。該ピクセルデー
タは１ビット幅のピクセルクロックと共に送信される。
従って、例えばディスプレイシステム３００ａなどの従
来のフラットパネルディスプレイシステムにおいては、
ピクセルデータとピクセルクロック信号とを送信するた
めには１９個の配線が必要とされる。図３ａにおいて
は、タイミング制御器３３０ａが、ディスプレイドライ
バ３２０ａａ乃至３２０ａｅに対してデータバス３０４
ａ上を１８ビットピクセルデータを送信し且つクロック
ライン３０２ａ上を１ビットピクセルクロックを送信す
る。
いて電力散逸及びＥＭＩ発生を減少させるための努力が
なされている。１つの一般的に使用されているアプロー
チでは、ピクセルデータを各々がデータ速度の半分で動
作する２つのバスへ分割することである。図３ａ及び３
ｂは、夫々、従来のディスプレイシステムのデータバス
形態及びＥＭＩを減少させるためにデュアルバス形態を
使用した別の従来のディスプレイシステムのデータバス
形態を示している。図３ａを参照すると、フラットパネ
ルディスプレイシステム３００ａは赤、緑、青のサブピ
クセルデータの各々に対し６個のビットを有する１８ビ
ット幅のピクセルデータを有している。該ピクセルデー
タは１ビット幅のピクセルクロックと共に送信される。
従って、例えばディスプレイシステム３００ａなどの従
来のフラットパネルディスプレイシステムにおいては、
ピクセルデータとピクセルクロック信号とを送信するた
めには１９個の配線が必要とされる。図３ａにおいて
は、タイミング制御器３３０ａが、ディスプレイドライ
バ３２０ａａ乃至３２０ａｅに対してデータバス３０４
ａ上を１８ビットピクセルデータを送信し且つクロック
ライン３０２ａ上を１ビットピクセルクロックを送信す
る。
【００１０】図３ｂを参照すると、ディスプレイシステ
ム３００ｂはビデオデータを送信するためにデュアルバ
ス形態を使用している。タイミング制御器３３０ｂは１
８ビットピクセルデータを分割し２つの１８ビット幅の
データバス３０４ｂ及び３０５ｂを介して交互にピクセ
ルデータを送信する。データバス３０４ｂ及び３０５ｂ
はディスプレイドライバ３２０ｂａ乃至３２０ｂｆへ交
互に接続される。ディスプレイシステム３００ｂは幾つ
かの欠点を有している。第一に、ＥＭＩを減少する上で
効果的なものである場合があるより遅い遷移エッジが得
られるが、付加的なデータバス（データバス３０５ｂ）
を導入することは、実際には、電力消費を増加させ且つ
ノイズ免疫性を減少させる。ディスプレイシステム３０
０ｂの別の欠点は、ピクセルデータを送信するためのデ
ータ配線の数が実質的に増加されるということである。
特に、第二データバス３０５ｂはディスプレイシステム
３００ｂに対して１８個のデータ配線を付加する。従っ
て、図３ａにおける従来のディスプレイシステムにおい
ては１９本の配線が必要とされていたのと対比して、ピ
クセルデータ及びピクセルクロックを送信するために全
部で３７本の配線が必要とされる。これらの付加的なデ
ータ配線はフラットパネルディスプレイのＰＣボード上
の貴重な空間を占有することとなる。フラットパネルデ
ィスプレイが一層薄くなると、ＰＣボード空間は貴重な
ものとなり且つ多数の付加的なデータ配線を導入するこ
とは非現実的なものとなる。
ム３００ｂはビデオデータを送信するためにデュアルバ
ス形態を使用している。タイミング制御器３３０ｂは１
８ビットピクセルデータを分割し２つの１８ビット幅の
データバス３０４ｂ及び３０５ｂを介して交互にピクセ
ルデータを送信する。データバス３０４ｂ及び３０５ｂ
はディスプレイドライバ３２０ｂａ乃至３２０ｂｆへ交
互に接続される。ディスプレイシステム３００ｂは幾つ
かの欠点を有している。第一に、ＥＭＩを減少する上で
効果的なものである場合があるより遅い遷移エッジが得
られるが、付加的なデータバス（データバス３０５ｂ）
を導入することは、実際には、電力消費を増加させ且つ
ノイズ免疫性を減少させる。ディスプレイシステム３０
０ｂの別の欠点は、ピクセルデータを送信するためのデ
ータ配線の数が実質的に増加されるということである。
特に、第二データバス３０５ｂはディスプレイシステム
３００ｂに対して１８個のデータ配線を付加する。従っ
て、図３ａにおける従来のディスプレイシステムにおい
ては１９本の配線が必要とされていたのと対比して、ピ
クセルデータ及びピクセルクロックを送信するために全
部で３７本の配線が必要とされる。これらの付加的なデ
ータ配線はフラットパネルディスプレイのＰＣボード上
の貴重な空間を占有することとなる。フラットパネルデ
ィスプレイが一層薄くなると、ＰＣボード空間は貴重な
ものとなり且つ多数の付加的なデータ配線を導入するこ
とは非現実的なものとなる。
【００１１】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、電力消費及び電磁干渉を減少させたビデオ
データを伝達させる技術を提供することを目的とする。
更に、本発明の別の目的とするところは、データ配線の
数を著しく増加させることなしに且つノイズ免疫性を妥
協することなしにフラットパネルディスプレイシステム
における電力消費及びＥＭＩ発生を減少させることを可
能とする技術を提供することである。
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、電力消費及び電磁干渉を減少させたビデオ
データを伝達させる技術を提供することを目的とする。
更に、本発明の別の目的とするところは、データ配線の
数を著しく増加させることなしに且つノイズ免疫性を妥
協することなしにフラットパネルディスプレイシステム
における電力消費及びＥＭＩ発生を減少させることを可
能とする技術を提供することである。
【００１２】
【課題を解決するための手段】本発明によれば、電力消
費及び電磁干渉を減少させるためにビデオディスプレイ
システムにおいてビデオデータを伝達させるために多重
化させたデータバスと結合してスイングを減少させた差
動信号を使用している。
費及び電磁干渉を減少させるためにビデオディスプレイ
システムにおいてビデオデータを伝達させるために多重
化させたデータバスと結合してスイングを減少させた差
動信号を使用している。
【００１３】１形態においては、ビデオディスプレイシ
ステム用の制御回路が、（ａ）ビデオデータを送信する
送信回路、（ｂ）ビデオデータを受取り且つそのビデオ
データをフラットパネルディスプレイ上で表示するため
のアナログ電圧へ変換する受信回路、（ｃ）スイングを
減少させた差動信号の形態におけるビデオデータであっ
てデータバス上で時間多重されるビデオデータを送信す
ることの可能なデータバス、を有している。
ステム用の制御回路が、（ａ）ビデオデータを送信する
送信回路、（ｂ）ビデオデータを受取り且つそのビデオ
データをフラットパネルディスプレイ上で表示するため
のアナログ電圧へ変換する受信回路、（ｃ）スイングを
減少させた差動信号の形態におけるビデオデータであっ
てデータバス上で時間多重されるビデオデータを送信す
ることの可能なデータバス、を有している。
【００１４】本発明の別の側面によれば、データバス上
のデータ遷移の数を減少させるために多重化させたビデ
オデータバスと関連して動作するデータ送信技術が提供
される。多重化したビデオデータバスへ適用されるか又
は従来のビデオディスプレイシステムへ適用されるかに
拘らず、本発明のデータ伝送技術は、ビデオデータを伝
送しながら、電力消費及び電磁干渉の発生において著し
い減少を達成している。本発明のデータ伝送技術はビデ
オデータの水平方向及び垂直方向の繰返し可能性を利用
している。
のデータ遷移の数を減少させるために多重化させたビデ
オデータバスと関連して動作するデータ送信技術が提供
される。多重化したビデオデータバスへ適用されるか又
は従来のビデオディスプレイシステムへ適用されるかに
拘らず、本発明のデータ伝送技術は、ビデオデータを伝
送しながら、電力消費及び電磁干渉の発生において著し
い減少を達成している。本発明のデータ伝送技術はビデ
オデータの水平方向及び垂直方向の繰返し可能性を利用
している。
【００１５】１形態においては、最後のピクセル繰返し
技術が提供されており、その場合に、送信回路が現在の
ピクセルが水平方向に繰返す場合には最後のピクセル繰
返し信号を送信する。従って、現在のピクセルデータが
前のピクセルデータと同一である場合には、現在のピク
セルに対してピクセルデータがデータバスを介して送ら
れることはない。その代わりに、最後のピクセル繰返し
信号のみが送信される。受信回路は、最後のピクセル繰
返し信号を受取ると、フラットパネルディスプレイ上で
表示するためにその局所的な格納部からピクセルデータ
を検索する。
技術が提供されており、その場合に、送信回路が現在の
ピクセルが水平方向に繰返す場合には最後のピクセル繰
返し信号を送信する。従って、現在のピクセルデータが
前のピクセルデータと同一である場合には、現在のピク
セルに対してピクセルデータがデータバスを介して送ら
れることはない。その代わりに、最後のピクセル繰返し
信号のみが送信される。受信回路は、最後のピクセル繰
返し信号を受取ると、フラットパネルディスプレイ上で
表示するためにその局所的な格納部からピクセルデータ
を検索する。
【００１６】別の形態においては、「最後のラインピク
セル繰返し」技術が提供され、その場合には、送信回路
は、現在のピクセルが垂直方向に繰返す場合には最後の
ラインピクセル繰返し信号を送信する。現在のピクセル
データが前のライン上の同一の列のピクセルデータと同
一である場合には、現在のピクセルに対してピクセルデ
ータが送信されることはない。その代わりに、最後のラ
インピクセル繰返し信号が送信される。受信回路は、最
後のラインピクセル繰返し信号を受取ると、フラットパ
ネルディスプレイ上に表示するためにその局所的格納部
からピクセルデータを検索する。
セル繰返し」技術が提供され、その場合には、送信回路
は、現在のピクセルが垂直方向に繰返す場合には最後の
ラインピクセル繰返し信号を送信する。現在のピクセル
データが前のライン上の同一の列のピクセルデータと同
一である場合には、現在のピクセルに対してピクセルデ
ータが送信されることはない。その代わりに、最後のラ
インピクセル繰返し信号が送信される。受信回路は、最
後のラインピクセル繰返し信号を受取ると、フラットパ
ネルディスプレイ上に表示するためにその局所的格納部
からピクセルデータを検索する。
【００１７】本発明の別の形態においては、ビデオデー
タが２つ又は数個のピクセルカラーによって支配されて
いる場合には、「最後の異なるピクセルカラー繰返し」
技術を使用する。送信回路は、ピクセルカラーが変化す
る場合に最後の異なるピクセルカラーを格納する。次い
で、その後のピクセルを送信する場合に、その後のピク
セルデータは格納された最後の異なるピクセルカラーと
比較される。一致が見つかると、最後の異なるピクセル
繰返し信号が送信される。従って、受信回路はその局所
的格納部から最後の異なるピクセルカラーに対するピク
セルデータを検索し且つ対応する電圧をディスプレイ上
へ駆動する。最後の異なるピクセル繰返し技術は、ビデ
オデータが主にモノクロ情報からなる場合に特に有効で
ある。
タが２つ又は数個のピクセルカラーによって支配されて
いる場合には、「最後の異なるピクセルカラー繰返し」
技術を使用する。送信回路は、ピクセルカラーが変化す
る場合に最後の異なるピクセルカラーを格納する。次い
で、その後のピクセルを送信する場合に、その後のピク
セルデータは格納された最後の異なるピクセルカラーと
比較される。一致が見つかると、最後の異なるピクセル
繰返し信号が送信される。従って、受信回路はその局所
的格納部から最後の異なるピクセルカラーに対するピク
セルデータを検索し且つ対応する電圧をディスプレイ上
へ駆動する。最後の異なるピクセル繰返し技術は、ビデ
オデータが主にモノクロ情報からなる場合に特に有効で
ある。
【００１８】本発明の更に別の形態においては、数個の
最も頻繁に使用されるピクセルカラーを格納するために
ダイナミックカラーパレットを使用する。送信回路は、
現在のピクセルカラーがカラーパレット内に格納されて
いるピクセルカラーのうちの１つと一致する場合に、ピ
クセルカラーアドレスを受信回路へ送信する。該受信回
路はピクセルカラーアドレスを使用してフラットパネル
ディスプレイシステム上へ表示するためにその局所的格
納部から対応するピクセルカラーを検索する。ピクセル
カラーデータ受信と比較してピクセルカラーアドレスを
送信するためにより少ないデータビットが必要とされる
限り、ダイナミックカラーパレットを使用することは電
力消費及びＥＭＩを減少させる。
最も頻繁に使用されるピクセルカラーを格納するために
ダイナミックカラーパレットを使用する。送信回路は、
現在のピクセルカラーがカラーパレット内に格納されて
いるピクセルカラーのうちの１つと一致する場合に、ピ
クセルカラーアドレスを受信回路へ送信する。該受信回
路はピクセルカラーアドレスを使用してフラットパネル
ディスプレイシステム上へ表示するためにその局所的格
納部から対応するピクセルカラーを検索する。ピクセル
カラーデータ受信と比較してピクセルカラーアドレスを
送信するためにより少ないデータビットが必要とされる
限り、ダイナミックカラーパレットを使用することは電
力消費及びＥＭＩを減少させる。
【００１９】
【発明の実施の形態】本発明の原理に従えば、フラット
パネルディスプレイシステムはピクセルデータを送信す
るためにスイング即ち振れを減少させた差動信号（ＲＳ
ＤＳ）を使用する。本発明の１実施例においては、２０
０ｍＶ以下の電圧スイングを使用し、それは従来技術に
おいて使用されている３．３ボルトのスイングと比較し
て著しく減少されていることを表わしている。電圧を減
少させたスイングは、ＥＭＩの発生を著しく低下させ
る。更に、差動信号処理を使用することによってノイズ
免疫性が増加されている。
パネルディスプレイシステムはピクセルデータを送信す
るためにスイング即ち振れを減少させた差動信号（ＲＳ
ＤＳ）を使用する。本発明の１実施例においては、２０
０ｍＶ以下の電圧スイングを使用し、それは従来技術に
おいて使用されている３．３ボルトのスイングと比較し
て著しく減少されていることを表わしている。電圧を減
少させたスイングは、ＥＭＩの発生を著しく低下させ
る。更に、差動信号処理を使用することによってノイズ
免疫性が増加されている。
【００２０】本発明によれば、電圧を減少させた差動信
号処理を、フラットパネルディスプレイシステムにおけ
るデータバスの送信端と受信端との間でピクセルデータ
を送信するために適用されている。１実施例において
は、スイングを減少させた差動信号処理を使用して、デ
ータバスを介してタイミング制御器からディスプレイド
ライバへ、又は、複数個のディスプレイドライバが使用
されている場合には複数個のディスプレイドライバから
なるバンクへピクセルデータを送信する。その他の実施
例においては、ホストプロセサからタイミング制御器
へ、次いで、ディスプレイドライバへピクセルデータを
送信するためにスイングを減少させた差動信号処理を使
用することが可能である。
号処理を、フラットパネルディスプレイシステムにおけ
るデータバスの送信端と受信端との間でピクセルデータ
を送信するために適用されている。１実施例において
は、スイングを減少させた差動信号処理を使用して、デ
ータバスを介してタイミング制御器からディスプレイド
ライバへ、又は、複数個のディスプレイドライバが使用
されている場合には複数個のディスプレイドライバから
なるバンクへピクセルデータを送信する。その他の実施
例においては、ホストプロセサからタイミング制御器
へ、次いで、ディスプレイドライバへピクセルデータを
送信するためにスイングを減少させた差動信号処理を使
用することが可能である。
【００２１】差動信号処理はピクセルデータを送信する
ために必要とされるデータラインの数を２倍とさせるの
で、差動信号処理をそのまま実施することは望ましいこ
とではない。何故ならば、それはこれら付加的なデータ
配線を受付けるために付加的なＰＣボード空間を必要と
するからである。本発明は、データ速度を２倍とさせ且
つデータラインを多重化させることによってこの問題を
解決しており、従って差動信号を担持するのに必要なデ
ータラインの数を従来技術のものと同等の数へ戻してい
る。本発明に基づいて時間多重化させたデータバスを使
用してスイングを減少させた差動信号処理技術を実施す
る場合を図３ｃに示してある。図３ａ乃至３ｃは従来の
ディスプレイシステム、デュアルバス形態を使用したデ
ィスプレイシステム、及び本発明の多重化させたＲＳＤ
Ｓ技術を使用したディスプレイシステムにおいてビデオ
データを送信するために必要とされるデータラインの数
の比較を与えている。以下の説明から明らかとなるよう
に、本発明の多重化させたＲＳＤＳ技術は、実質的な付
加的なデータ配線を導入することなしに、電力消費及び
ＥＭＩにおいて著しい減少を達成している。
ために必要とされるデータラインの数を２倍とさせるの
で、差動信号処理をそのまま実施することは望ましいこ
とではない。何故ならば、それはこれら付加的なデータ
配線を受付けるために付加的なＰＣボード空間を必要と
するからである。本発明は、データ速度を２倍とさせ且
つデータラインを多重化させることによってこの問題を
解決しており、従って差動信号を担持するのに必要なデ
ータラインの数を従来技術のものと同等の数へ戻してい
る。本発明に基づいて時間多重化させたデータバスを使
用してスイングを減少させた差動信号処理技術を実施す
る場合を図３ｃに示してある。図３ａ乃至３ｃは従来の
ディスプレイシステム、デュアルバス形態を使用したデ
ィスプレイシステム、及び本発明の多重化させたＲＳＤ
Ｓ技術を使用したディスプレイシステムにおいてビデオ
データを送信するために必要とされるデータラインの数
の比較を与えている。以下の説明から明らかとなるよう
に、本発明の多重化させたＲＳＤＳ技術は、実質的な付
加的なデータ配線を導入することなしに、電力消費及び
ＥＭＩにおいて著しい減少を達成している。
【００２２】図３ｃを参照すると、本発明に基づくスイ
ングを減少させた差動信号処理及び時間多重型データバ
スを使用するフラットパネルディスプレイシステム３０
０ｃは、差動型ピクセルデータ及び差動型ピクセルクロ
ックを送信するために２０個の配線を必要とするに過ぎ
ない。図３ｃにおいては、タイミング制御器３３０ｃ
が、ディスプレイドライバ３２０ｃａ乃至３２０ｃｅへ
データバス３０４ｃを介して差動型ピクセルデータを送
信し且つクロックライン３０２ｃを介して差動型ピクセ
ルクロック信号を送信する。本発明においては、２ビッ
トのピクセルデータを一対の差動型データライン上にお
いて時間多重させる。従って、１８ビットのピクセルデ
ータを送信するためには９対の差動型データラインが必
要とされる。
ングを減少させた差動信号処理及び時間多重型データバ
スを使用するフラットパネルディスプレイシステム３０
０ｃは、差動型ピクセルデータ及び差動型ピクセルクロ
ックを送信するために２０個の配線を必要とするに過ぎ
ない。図３ｃにおいては、タイミング制御器３３０ｃ
が、ディスプレイドライバ３２０ｃａ乃至３２０ｃｅへ
データバス３０４ｃを介して差動型ピクセルデータを送
信し且つクロックライン３０２ｃを介して差動型ピクセ
ルクロック信号を送信する。本発明においては、２ビッ
トのピクセルデータを一対の差動型データライン上にお
いて時間多重させる。従って、１８ビットのピクセルデ
ータを送信するためには９対の差動型データラインが必
要とされる。
【００２３】上述したように、ディスプレイシステム３
００ｃにおいては、差動型信号処理技術を実現するため
に全部で２０本の配線が必要とされ、即ち、多重化させ
た差動型ピクセルデータを送信するための１８本のデー
タラインと差動型のピクセルクロック信号を送信するた
めの２本の配線である。本発明のスイングを減少させた
差動型信号処理技術を実施するために必要とされるデー
タ配線の数は図３ａにおけるシステム３００ａのような
従来のディスプレイシステムのものから著しく増加され
ることはない。更に、本発明の多重化させたＲＳＤＳ技
術は、図３ｂにおけるデュアルバス形態がＥＭＩを減少
させるために最も一般的に使用されている現在の技術水
準と比較して著しい改善を与えている。該デュアルバス
形態はピクセルデータを送信するために３７本のデータ
配線を必要とし、一方本発明の多重型ＲＳＤＳ技術は単
に２０本のデータ配線を必要とするに過ぎない。データ
ラインを多重化させることによって、ＰＣボード上の空
間の経済性を維持しながらスイングを減少させた差動型
信号処理技術を実施することを可能としている。本発明
においては、ピクセルデータをピクセルクロックの上昇
端と下降端の両方においてクロック動作させることによ
ってデータ速度を２倍とさせている。
００ｃにおいては、差動型信号処理技術を実現するため
に全部で２０本の配線が必要とされ、即ち、多重化させ
た差動型ピクセルデータを送信するための１８本のデー
タラインと差動型のピクセルクロック信号を送信するた
めの２本の配線である。本発明のスイングを減少させた
差動型信号処理技術を実施するために必要とされるデー
タ配線の数は図３ａにおけるシステム３００ａのような
従来のディスプレイシステムのものから著しく増加され
ることはない。更に、本発明の多重化させたＲＳＤＳ技
術は、図３ｂにおけるデュアルバス形態がＥＭＩを減少
させるために最も一般的に使用されている現在の技術水
準と比較して著しい改善を与えている。該デュアルバス
形態はピクセルデータを送信するために３７本のデータ
配線を必要とし、一方本発明の多重型ＲＳＤＳ技術は単
に２０本のデータ配線を必要とするに過ぎない。データ
ラインを多重化させることによって、ＰＣボード上の空
間の経済性を維持しながらスイングを減少させた差動型
信号処理技術を実施することを可能としている。本発明
においては、ピクセルデータをピクセルクロックの上昇
端と下降端の両方においてクロック動作させることによ
ってデータ速度を２倍とさせている。
【００２４】多重化用のデータラインは差動型信号を送
信するために必要とされるデータ配線の数を減少させる
ために効果的に使用することが可能であるが、ビデオデ
ータを多重化させることは不所望の副作用を有する場合
がある。１つの副作用は、データライン上において発生
するデータ遷移の数が増加することである。ビデオデー
タにおいては、相次ぐピクセルは同一のカラーであるこ
とが多い。従って、図３ａにおけるディスプレイシステ
ム３００ａのような従来のディスプレイシステムにおい
ては、データバス３０４ａ上のデータは、しばしば、多
数のピクセルに対して一定のままに留まる。図４ａはこ
の結果を示している。図４ａにおいて、波形４０２，４
０４，４０６はピクセルデータのデータビットＤ０，Ｄ
１，Ｄ１７を表わしており、且つ波形４０８はピクセル
クロックを表わしている。該ピクセルクロックの各サイ
クルは１個のピクセルデータを表わしている。この場合
に、波形４０２は「０」の値を有するものとして示して
あり、波形４０４は「１」の値を有するものとして示し
てあり、且つ波形４０６は「１」の値を有するものとし
て示してある。幾つかのピクセルにわたって同一のカラ
ーが表示される場合には、対応するクロックサイクルに
わたって波形４０２，４０４，４０６上においてデータ
遷移が観察されることはない。図４ｂは図４ａにおける
データラインを多重化させる結果を示している。図４ｂ
において、波形４１２はビットＤ０とＤ１との間で多重
化し、波形４１４はビットＤ２とＤ３との間で多重化
し、且つ波形４１６はビットＤ１６とＤ１７との間で多
重化する。Ｄ０−Ｄ１７の値が一定のまま留まるように
幾つかのピクセルにわたって同一のカラーが表示される
場合であっても、波形４１２，４１４，４１６は常に変
化している。何故ならば、これらの波形は異なる値を有
するデータビットの間で多重化するからである。例え
ば、図４ｂにおいて、Ｄ０は「０」の値を有しており且
つＤ１は「１」の値を有しているので、Ｄ０及びＤ１が
全く変化していない場合であっても、波形４１２は
「０」と「１」との間で常に変化している。
信するために必要とされるデータ配線の数を減少させる
ために効果的に使用することが可能であるが、ビデオデ
ータを多重化させることは不所望の副作用を有する場合
がある。１つの副作用は、データライン上において発生
するデータ遷移の数が増加することである。ビデオデー
タにおいては、相次ぐピクセルは同一のカラーであるこ
とが多い。従って、図３ａにおけるディスプレイシステ
ム３００ａのような従来のディスプレイシステムにおい
ては、データバス３０４ａ上のデータは、しばしば、多
数のピクセルに対して一定のままに留まる。図４ａはこ
の結果を示している。図４ａにおいて、波形４０２，４
０４，４０６はピクセルデータのデータビットＤ０，Ｄ
１，Ｄ１７を表わしており、且つ波形４０８はピクセル
クロックを表わしている。該ピクセルクロックの各サイ
クルは１個のピクセルデータを表わしている。この場合
に、波形４０２は「０」の値を有するものとして示して
あり、波形４０４は「１」の値を有するものとして示し
てあり、且つ波形４０６は「１」の値を有するものとし
て示してある。幾つかのピクセルにわたって同一のカラ
ーが表示される場合には、対応するクロックサイクルに
わたって波形４０２，４０４，４０６上においてデータ
遷移が観察されることはない。図４ｂは図４ａにおける
データラインを多重化させる結果を示している。図４ｂ
において、波形４１２はビットＤ０とＤ１との間で多重
化し、波形４１４はビットＤ２とＤ３との間で多重化
し、且つ波形４１６はビットＤ１６とＤ１７との間で多
重化する。Ｄ０−Ｄ１７の値が一定のまま留まるように
幾つかのピクセルにわたって同一のカラーが表示される
場合であっても、波形４１２，４１４，４１６は常に変
化している。何故ならば、これらの波形は異なる値を有
するデータビットの間で多重化するからである。例え
ば、図４ｂにおいて、Ｄ０は「０」の値を有しており且
つＤ１は「１」の値を有しているので、Ｄ０及びＤ１が
全く変化していない場合であっても、波形４１２は
「０」と「１」との間で常に変化している。
【００２５】従来のシステムにおいては、ピクセルカラ
ーがそれ自身繰返す場合には、データラインは一定に保
持され且つ電力消費又はＥＭＩが発生することはない。
然しながら、図４ｂに示したように、データラインが多
重化されると、同一のピクセルカラーが表示される場合
であっても、コンスタントなデータ遷移が存在する場合
がある。このコンスタントなデータ遷移は、電力消費及
びＥＭＩ発生の両方を増加させる。従って、ビデオデー
タを多重化させることの欠点は、同一のピクセルカラー
が表示される場合に、多重化は、実際に、多重化してい
ない差動データラインの場合におけるものよりもより大
きな電力消費及びより大きなＥＭＩを発生させるという
ことである。
ーがそれ自身繰返す場合には、データラインは一定に保
持され且つ電力消費又はＥＭＩが発生することはない。
然しながら、図４ｂに示したように、データラインが多
重化されると、同一のピクセルカラーが表示される場合
であっても、コンスタントなデータ遷移が存在する場合
がある。このコンスタントなデータ遷移は、電力消費及
びＥＭＩ発生の両方を増加させる。従って、ビデオデー
タを多重化させることの欠点は、同一のピクセルカラー
が表示される場合に、多重化は、実際に、多重化してい
ない差動データラインの場合におけるものよりもより大
きな電力消費及びより大きなＥＭＩを発生させるという
ことである。
【００２６】本発明はビデオデータを多重化する場合の
副作用を解消するために幾つかの革新的なデータ伝送技
術を提供している。該技術はビデオデータを多重化する
ことに関連するコンスタントなデータ遷移の問題に対処
するものである。多重化されたスイングを減少させた差
動信号処理技術をビデオデータを送信するためのこれら
のデータ伝送技術のうちの１つ又はそれ以上のものと結
合して使用する場合には、データバス上のデータ遷移が
著しく減少され、且つ電力消費及びＥＭＩの発生を著し
く減少させることが可能である。
副作用を解消するために幾つかの革新的なデータ伝送技
術を提供している。該技術はビデオデータを多重化する
ことに関連するコンスタントなデータ遷移の問題に対処
するものである。多重化されたスイングを減少させた差
動信号処理技術をビデオデータを送信するためのこれら
のデータ伝送技術のうちの１つ又はそれ以上のものと結
合して使用する場合には、データバス上のデータ遷移が
著しく減少され、且つ電力消費及びＥＭＩの発生を著し
く減少させることが可能である。
【００２７】ビデオデータ伝送（伝達）の２つの特性が
本発明のデータ伝送技術に関連性がある。第一に、典型
的なフラットパネルディスプレイシステムにおいては、
データバスの受信端（例えば、ディスプレイドライバ）
において１つの行全体のピクセルデータが格納される。
第二に、ピクセルデータは、ディスプレイ上において水
平方向及び垂直方向の両方においてそれ自身繰返す傾向
を有している。本発明のデータ伝送技術は、データバス
を介して全てのピクセルを送信するのではなく、格納さ
れているピクセルデータ及びビデオデータを表示するた
めのピクセルデータの繰返し特性を利用している。
本発明のデータ伝送技術に関連性がある。第一に、典型
的なフラットパネルディスプレイシステムにおいては、
データバスの受信端（例えば、ディスプレイドライバ）
において１つの行全体のピクセルデータが格納される。
第二に、ピクセルデータは、ディスプレイ上において水
平方向及び垂直方向の両方においてそれ自身繰返す傾向
を有している。本発明のデータ伝送技術は、データバス
を介して全てのピクセルを送信するのではなく、格納さ
れているピクセルデータ及びビデオデータを表示するた
めのピクセルデータの繰返し特性を利用している。
【００２８】本発明の１実施例においては、現在のピク
セルデータが前のピクセルデータと同一のものである場
合には、送信端がデータバスを介して「最後のピクセル
繰返し」（ＲＬＰ）信号を送信する。本発明のこの最後
のピクセル繰返し技術は、同一の行上の隣接するピクセ
ルは同一のカラーを表示する傾向があるというビデオデ
ータの水平方向の繰返し特性を利用している。図５はタ
イミング制御器等のデータバスの送信端における最後の
ピクセル繰返し技術の具体例を示したブロック図であ
る。図５において、ホストプロセサ（不図示）が入力ラ
イン５０２を介してタイミング制御器５００へピクセル
データを供給する。その入力ピクセルデータは次のピク
セルレジスタブロック５１０内に格納される。ピクセル
クロックがライン５０４を介して次のピクセルレジスタ
ブロック５１０へ供給される。ピクセルクロックの各サ
イクルにおいて、次のピクセルレジスタブロック５１０
内に格納されているピクセルデータは現在のピクセルレ
ジスタブロック５２０内へロードされ、一方新たなピク
セルデータが次のピクセルレジスタブロック５１０内へ
ロードされる。現在のピクセルレジスタブロック５２０
内の現在のピクセルデータはＲＳＤＳマルチプレクサ５
３０及びＲＳＤＳ送信ブロック５５０を介してデータバ
ス５５２上へ送信される。
セルデータが前のピクセルデータと同一のものである場
合には、送信端がデータバスを介して「最後のピクセル
繰返し」（ＲＬＰ）信号を送信する。本発明のこの最後
のピクセル繰返し技術は、同一の行上の隣接するピクセ
ルは同一のカラーを表示する傾向があるというビデオデ
ータの水平方向の繰返し特性を利用している。図５はタ
イミング制御器等のデータバスの送信端における最後の
ピクセル繰返し技術の具体例を示したブロック図であ
る。図５において、ホストプロセサ（不図示）が入力ラ
イン５０２を介してタイミング制御器５００へピクセル
データを供給する。その入力ピクセルデータは次のピク
セルレジスタブロック５１０内に格納される。ピクセル
クロックがライン５０４を介して次のピクセルレジスタ
ブロック５１０へ供給される。ピクセルクロックの各サ
イクルにおいて、次のピクセルレジスタブロック５１０
内に格納されているピクセルデータは現在のピクセルレ
ジスタブロック５２０内へロードされ、一方新たなピク
セルデータが次のピクセルレジスタブロック５１０内へ
ロードされる。現在のピクセルレジスタブロック５２０
内の現在のピクセルデータはＲＳＤＳマルチプレクサ５
３０及びＲＳＤＳ送信ブロック５５０を介してデータバ
ス５５２上へ送信される。
【００２９】ＲＬＰ技術の下で、次のピクセルレジスタ
ブロック５１０及び現在のピクセルレジスタブロック５
２０の内容が比較器５４０において比較される。次のピ
クセルデータが現在のピクセルデータと異なる場合に
は、タイミング制御器５００は通常の動作におけるよう
にデータバス５５２を介してそのピクセルデータを送信
する。図５を参照すると、一致が存在しない場合には、
比較器５４０はライン５４２又はライン５４４をアサー
ト即ち活性化させることはない。次のクロックサイクル
において、次のピクセルデータが現在のピクセルレジス
タブロック５２０内へロードされ且つＲＳＤＳマルチプ
レクサ５３０へ送信される。ＲＳＤＳマルチプレクサ５
３０は現在のピクセルレジスタブロック５２０における
ピクセルデータを多重化させ且つその時間多重化された
ピクセルデータをＲＳＤＳ送信ブロック５５０へ供給し
データバス５５２を介して出力させる。従って、データ
バス５５２を介して送信されるピクセルデータは多重化
されているスイングが減少された差動型信号である。そ
の多重化されたピクセルデータは、ＲＳＤＳ送信ブロッ
ク５６０によってＲＳＤＳクロック信号へ変換されるピ
クセルクロックと共に送信される。
ブロック５１０及び現在のピクセルレジスタブロック５
２０の内容が比較器５４０において比較される。次のピ
クセルデータが現在のピクセルデータと異なる場合に
は、タイミング制御器５００は通常の動作におけるよう
にデータバス５５２を介してそのピクセルデータを送信
する。図５を参照すると、一致が存在しない場合には、
比較器５４０はライン５４２又はライン５４４をアサー
ト即ち活性化させることはない。次のクロックサイクル
において、次のピクセルデータが現在のピクセルレジス
タブロック５２０内へロードされ且つＲＳＤＳマルチプ
レクサ５３０へ送信される。ＲＳＤＳマルチプレクサ５
３０は現在のピクセルレジスタブロック５２０における
ピクセルデータを多重化させ且つその時間多重化された
ピクセルデータをＲＳＤＳ送信ブロック５５０へ供給し
データバス５５２を介して出力させる。従って、データ
バス５５２を介して送信されるピクセルデータは多重化
されているスイングが減少された差動型信号である。そ
の多重化されたピクセルデータは、ＲＳＤＳ送信ブロッ
ク５６０によってＲＳＤＳクロック信号へ変換されるピ
クセルクロックと共に送信される。
【００３０】一方、次のピクセルデータが現在のピクセ
ルデータを繰返す場合には、データバス５５２を介して
再度ピクセルデータを送信する代わりにＲＬＰ信号が使
用される。図５を参照すると、比較器５４０が一致を検
知すると、次のクロックサイクルにおいて、比較器５４
０は制御ライン５４２をアサート即ち活性化させる。Ｒ
ＳＤＳ送信ブロック５７０は、制御ライン５４２を介し
てアサートされた即ち活性化された信号を受取ると、ラ
イン５７２を介してＲＬＰ信号を送信する。一方、制御
ライン５４４もアサートされ、ＲＳＤＳマルチプレクサ
５３０を「ホールド（保持）」状態とさせる。換言する
と、ＲＳＤＳマルチプレクサ５３０は、現在のピクセル
レジスタブロック５２０内のピクセルデータを送信する
代わりに、その出力を一定に保持する。データバス５５
２も一定に保持される。従って、現在のピクセルデータ
が最後のピクセルデータと同一である場合には、差動型
ピクセルクロック信号と共に、ＲＬＰ信号のみがディス
プレイドライバへ送信されるに過ぎない。このＲＬＰ信
号は夫々のディスプレイドライバに対してデータバス５
５２を介してのピクセルデータを期待する代わりに、そ
の格納部内に既にあるピクセルデータを使用すべく命令
する。ディスプレイドライバにおける最後のピクセル繰
返し技術の具体例については後により詳細に説明する。
ルデータを繰返す場合には、データバス５５２を介して
再度ピクセルデータを送信する代わりにＲＬＰ信号が使
用される。図５を参照すると、比較器５４０が一致を検
知すると、次のクロックサイクルにおいて、比較器５４
０は制御ライン５４２をアサート即ち活性化させる。Ｒ
ＳＤＳ送信ブロック５７０は、制御ライン５４２を介し
てアサートされた即ち活性化された信号を受取ると、ラ
イン５７２を介してＲＬＰ信号を送信する。一方、制御
ライン５４４もアサートされ、ＲＳＤＳマルチプレクサ
５３０を「ホールド（保持）」状態とさせる。換言する
と、ＲＳＤＳマルチプレクサ５３０は、現在のピクセル
レジスタブロック５２０内のピクセルデータを送信する
代わりに、その出力を一定に保持する。データバス５５
２も一定に保持される。従って、現在のピクセルデータ
が最後のピクセルデータと同一である場合には、差動型
ピクセルクロック信号と共に、ＲＬＰ信号のみがディス
プレイドライバへ送信されるに過ぎない。このＲＬＰ信
号は夫々のディスプレイドライバに対してデータバス５
５２を介してのピクセルデータを期待する代わりに、そ
の格納部内に既にあるピクセルデータを使用すべく命令
する。ディスプレイドライバにおける最後のピクセル繰
返し技術の具体例については後により詳細に説明する。
【００３１】この実施例においては、ＲＬＰ信号はスイ
ングを減少させた差動型信号である。然しながら、これ
は単に例示的なものであるに過ぎず、且つ、本発明をス
イングを減少させた差動型ＲＬＰ信号へ制限することを
意図したものではない。そのＲＬＰ信号はＴＴＬレベル
信号として送信するか、又はフラットパネルディスプレ
イシステムにおけるその他の適宜の手段で送信すること
が可能である。
ングを減少させた差動型信号である。然しながら、これ
は単に例示的なものであるに過ぎず、且つ、本発明をス
イングを減少させた差動型ＲＬＰ信号へ制限することを
意図したものではない。そのＲＬＰ信号はＴＴＬレベル
信号として送信するか、又はフラットパネルディスプレ
イシステムにおけるその他の適宜の手段で送信すること
が可能である。
【００３２】最後のピクセル繰返し技術の下では、ピク
セルデータが同一のライン上でそれ自身繰返す場合に
は、ピクセルデータを送信するためにデータバスが使用
されることはない。データバス上のデータ遷移の数は著
しく減少される。何故ならば、同一のピクセルが送信さ
れる場合にはデータバスは一定に保持されるからであ
る。このことは電力消費及びＥＭＩの発生を著しく減少
させることとなる。
セルデータが同一のライン上でそれ自身繰返す場合に
は、ピクセルデータを送信するためにデータバスが使用
されることはない。データバス上のデータ遷移の数は著
しく減少される。何故ならば、同一のピクセルが送信さ
れる場合にはデータバスは一定に保持されるからであ
る。このことは電力消費及びＥＭＩの発生を著しく減少
させることとなる。
【００３３】上の説明において、最後のピクセル繰返し
技術を図５に示したようなタイミング制御器において実
現した場合について例示したが、この構成は例示的なも
のであるに過ぎず且つ最後のピクセル繰返し技術の具体
化をタイミング制御器に対するもののみに制限すること
を意図したものではない。最後のピクセル繰返し技術
は、ホストプロセサとディスプレイドライバとの間及び
それを包含する任意の点における制御回路において実現
することが可能である。以下の説明については、本発明
のその他の革新的なデータ伝送技術をタイミング制御器
における実施化に関して説明する。同様に、この構成は
例示的なものに過ぎず且つ本発明をタイミング制御器に
おける実施にのみ制限することを意図するものではな
い。
技術を図５に示したようなタイミング制御器において実
現した場合について例示したが、この構成は例示的なも
のであるに過ぎず且つ最後のピクセル繰返し技術の具体
化をタイミング制御器に対するもののみに制限すること
を意図したものではない。最後のピクセル繰返し技術
は、ホストプロセサとディスプレイドライバとの間及び
それを包含する任意の点における制御回路において実現
することが可能である。以下の説明については、本発明
のその他の革新的なデータ伝送技術をタイミング制御器
における実施化に関して説明する。同様に、この構成は
例示的なものに過ぎず且つ本発明をタイミング制御器に
おける実施にのみ制限することを意図するものではな
い。
【００３４】送信端において実施化された最後のピクセ
ル繰返し技術に対応して、データバスの受信端（例え
ば、ディスプレイドライバ）における最後のピクセル繰
返し技術の実施化を図６に示してある。図６を参照する
と、ディスプレイドライバ６００は図２におけるディス
プレイドライバ２００と同一の対応で動作するデータラ
ッチ及びＤＡＣラッチを有している。然しながら、図６
においては、各列のピクセルデータに対するデータラッ
チ及びＤＡＣラッチを本発明の最後のピクセル繰返し技
術の動作を例示するために別々の要素として図示してあ
る。従って、図６においては、ドライバ６２０Ａ乃至６
２０Ｅはディスプレイドライバ６００の構成要素であり
且つおのおのはＬＣＤディスプレイにおける１個の列の
ピクセルデータを制御する。ディスプレイドライバ６０
０は、更に、ドライバ６２０Ａ乃至６２０Ｅの各々にお
ける繰返しマルチプレクサ６１０ａ乃至６１０ｅを有し
ている。繰返しマルチプレクサ６１０ａ乃至６１０ｅ
は、入力として、データバス５５２上のピクセルデータ
か又はデータラッチ６０６ａ乃至６０６ｅ内に格納され
ている前のピクセルデータのいずれかをライン５７２上
の最後のピクセル繰返し信号の状態に依存して選択す
る。本実施例においては、ドライバ６２０ａであるディ
スプレイドライバ内の第一ドライバに対するピクセルデ
ータは、常に、データバス５５２からロードされる。複
数個のディスプレイドライバが使用されるディスプレイ
システムにおいては、該ディスプレイドライバの各々に
おける第一ドライバに対するピクセルデータが該データ
バスから直接的にロードされる。然しながら、その他の
実施例においては、該ディスプレイドライバは、複数個
のディスプレイドライバからなるバンクにわたって最後
のピクセル繰返し技術を拡張するために当該技術分野に
おいて公知の技術を使用して構成することが可能であ
る。例えば、ディスプレイドライバ内の第一列ドライバ
に対する最後のピクセルデータを格納するために各ディ
スプレイドライバに対してレジスタを付加することが可
能である。
ル繰返し技術に対応して、データバスの受信端（例え
ば、ディスプレイドライバ）における最後のピクセル繰
返し技術の実施化を図６に示してある。図６を参照する
と、ディスプレイドライバ６００は図２におけるディス
プレイドライバ２００と同一の対応で動作するデータラ
ッチ及びＤＡＣラッチを有している。然しながら、図６
においては、各列のピクセルデータに対するデータラッ
チ及びＤＡＣラッチを本発明の最後のピクセル繰返し技
術の動作を例示するために別々の要素として図示してあ
る。従って、図６においては、ドライバ６２０Ａ乃至６
２０Ｅはディスプレイドライバ６００の構成要素であり
且つおのおのはＬＣＤディスプレイにおける１個の列の
ピクセルデータを制御する。ディスプレイドライバ６０
０は、更に、ドライバ６２０Ａ乃至６２０Ｅの各々にお
ける繰返しマルチプレクサ６１０ａ乃至６１０ｅを有し
ている。繰返しマルチプレクサ６１０ａ乃至６１０ｅ
は、入力として、データバス５５２上のピクセルデータ
か又はデータラッチ６０６ａ乃至６０６ｅ内に格納され
ている前のピクセルデータのいずれかをライン５７２上
の最後のピクセル繰返し信号の状態に依存して選択す
る。本実施例においては、ドライバ６２０ａであるディ
スプレイドライバ内の第一ドライバに対するピクセルデ
ータは、常に、データバス５５２からロードされる。複
数個のディスプレイドライバが使用されるディスプレイ
システムにおいては、該ディスプレイドライバの各々に
おける第一ドライバに対するピクセルデータが該データ
バスから直接的にロードされる。然しながら、その他の
実施例においては、該ディスプレイドライバは、複数個
のディスプレイドライバからなるバンクにわたって最後
のピクセル繰返し技術を拡張するために当該技術分野に
おいて公知の技術を使用して構成することが可能であ
る。例えば、ディスプレイドライバ内の第一列ドライバ
に対する最後のピクセルデータを格納するために各ディ
スプレイドライバに対してレジスタを付加することが可
能である。
【００３５】動作期間中に、ピクセルデータがドライバ
６２０Ｂ内へロードされ、且つライン５７２上のＲＬＰ
信号がアサート即ち活性化されない場合には、繰返しマ
ルチプレクサ６１０ｂがデータバス５５２を選択し且つ
データバス５５２上の新たなピクセルデータをデータラ
ッチ６０６ｂ内へロードする。一方、ＲＬＰ信号がアサ
ート即ち活性化され、現在のピクセル（即ち、ドライバ
６２０Ｂ内へロードされるべきピクセルデータ）が最後
のピクセル、即ちドライバ６２０Ａ内へ既にロードされ
ているピクセルデータと同一であることを表わす場合に
は、繰返しマルチプレクサ６１０ｂが入力としてデータ
ラッチ６０６ａを選択し且つデータラッチ６０６ａ内に
格納されているピクセルデータをデータラッチ６０６ｂ
内へロードする。データバスはこの動作においては無視
され、従って、データ遷移の数を減少させるために一定
に保持することが可能である。
６２０Ｂ内へロードされ、且つライン５７２上のＲＬＰ
信号がアサート即ち活性化されない場合には、繰返しマ
ルチプレクサ６１０ｂがデータバス５５２を選択し且つ
データバス５５２上の新たなピクセルデータをデータラ
ッチ６０６ｂ内へロードする。一方、ＲＬＰ信号がアサ
ート即ち活性化され、現在のピクセル（即ち、ドライバ
６２０Ｂ内へロードされるべきピクセルデータ）が最後
のピクセル、即ちドライバ６２０Ａ内へ既にロードされ
ているピクセルデータと同一であることを表わす場合に
は、繰返しマルチプレクサ６１０ｂが入力としてデータ
ラッチ６０６ａを選択し且つデータラッチ６０６ａ内に
格納されているピクセルデータをデータラッチ６０６ｂ
内へロードする。データバスはこの動作においては無視
され、従って、データ遷移の数を減少させるために一定
に保持することが可能である。
【００３６】最後のピクセル繰返し技術はビデオデータ
の水平方向繰返し特性を利用してビデオデータをディス
プレイへ伝送する場合に送信されることを必要とする情
報の量を減少させる。ビデオデータを送信するために多
重化されスイングを減少させた差動型信号処理技術と関
連して適用される場合には、電力消費及びＥＭＩにおい
て著しい減少が達成される。何故ならば、データバス上
のデータ遷移は著しく減少されるからである。更に、最
後のピクセル繰返し技術はフラットパネルディスプレイ
システムの受信装置内に従来格納されているピクセルデ
ータを利用するものであるので、それを実現する場合に
何ら顕著なコストが導入されることはない。
の水平方向繰返し特性を利用してビデオデータをディス
プレイへ伝送する場合に送信されることを必要とする情
報の量を減少させる。ビデオデータを送信するために多
重化されスイングを減少させた差動型信号処理技術と関
連して適用される場合には、電力消費及びＥＭＩにおい
て著しい減少が達成される。何故ならば、データバス上
のデータ遷移は著しく減少されるからである。更に、最
後のピクセル繰返し技術はフラットパネルディスプレイ
システムの受信装置内に従来格納されているピクセルデ
ータを利用するものであるので、それを実現する場合に
何ら顕著なコストが導入されることはない。
【００３７】最後のピクセル繰返し信号技術がビデオデ
ータの水平方向繰返し特性を利用するために提供されて
いるので、本発明はビデオデータの垂直方向繰返し特性
を利用するために最後のラインピクセル繰返し技術を包
含させるべくこの概念を拡張している。本発明の別の実
施例においては、タイミング制御器が、現在のピクセル
データが前のラインの同一の列におけるピクセルデータ
と同一である場合には、最後のラインピクセル繰返し
（ＲＬＬＰ）信号を送る。ピクセルデータの代わりにＲ
ＬＬＰ信号のみを送信することによって、多重化させた
データバス上のデータ遷移において著しい減少を達成す
ることが可能である。更に、上述した最後のピクセル繰
返し技術と関連してこのＲＬＬＰ技術を使用して、現在
のピクセルデータが水平方向又は垂直方向に繰返される
場合にはデータバス上のデータ遷移の数を減少させるこ
とが可能である。
ータの水平方向繰返し特性を利用するために提供されて
いるので、本発明はビデオデータの垂直方向繰返し特性
を利用するために最後のラインピクセル繰返し技術を包
含させるべくこの概念を拡張している。本発明の別の実
施例においては、タイミング制御器が、現在のピクセル
データが前のラインの同一の列におけるピクセルデータ
と同一である場合には、最後のラインピクセル繰返し
（ＲＬＬＰ）信号を送る。ピクセルデータの代わりにＲ
ＬＬＰ信号のみを送信することによって、多重化させた
データバス上のデータ遷移において著しい減少を達成す
ることが可能である。更に、上述した最後のピクセル繰
返し技術と関連してこのＲＬＬＰ技術を使用して、現在
のピクセルデータが水平方向又は垂直方向に繰返される
場合にはデータバス上のデータ遷移の数を減少させるこ
とが可能である。
【００３８】図７はタイミング制御器において最後のピ
クセル繰返し技術及び最後のラインピクセル繰返し技術
の両方を実施した本発明の１実施例を示している。ピク
セルデータをライン７０２を介してタイミング制御器７
００へ供給し且つ次のピクセルレジスタブロック７１０
内に格納させる。ピクセルクロックがタイミング制御器
７００のレジスタブロックをクロック動作させるために
ライン７０４を介して供給される。図７における最後の
ピクセル繰返し技術の実施化は図５におけるものと同一
である。次のピクセルレジスタブロック７１０は、現在
のピクセルレジスタブロック７２０が現在のピクセルデ
ータを保持する間次のピクセルデータを保持する。現在
のピクセルデータ及び次のピクセルデータが比較器７４
０において比較される。一致が見つかると、次のクロッ
クサイクルにおいて、ライン７４２及び７４４がアサー
ト即ち活性化され、ＲＳＤＳ送信ブロック７７０をして
ライン７７２を介してＲＬＰ信号を送信させる。更に、
ＯＲゲート７４６の第一入力端へ接続されているアサー
トされたライン７４４は、ＯＲゲート７４６をしてホー
ルドライン７４８上におけるその出力信号をアサート即
ち活性化させる。それに応答して、ＲＳＤＳマルチプレ
クサ７３０はその出力信号を一定に保持し、データバス
７５２を介してのピクセルデータの送信を中止する。
クセル繰返し技術及び最後のラインピクセル繰返し技術
の両方を実施した本発明の１実施例を示している。ピク
セルデータをライン７０２を介してタイミング制御器７
００へ供給し且つ次のピクセルレジスタブロック７１０
内に格納させる。ピクセルクロックがタイミング制御器
７００のレジスタブロックをクロック動作させるために
ライン７０４を介して供給される。図７における最後の
ピクセル繰返し技術の実施化は図５におけるものと同一
である。次のピクセルレジスタブロック７１０は、現在
のピクセルレジスタブロック７２０が現在のピクセルデ
ータを保持する間次のピクセルデータを保持する。現在
のピクセルデータ及び次のピクセルデータが比較器７４
０において比較される。一致が見つかると、次のクロッ
クサイクルにおいて、ライン７４２及び７４４がアサー
ト即ち活性化され、ＲＳＤＳ送信ブロック７７０をして
ライン７７２を介してＲＬＰ信号を送信させる。更に、
ＯＲゲート７４６の第一入力端へ接続されているアサー
トされたライン７４４は、ＯＲゲート７４６をしてホー
ルドライン７４８上におけるその出力信号をアサート即
ち活性化させる。それに応答して、ＲＳＤＳマルチプレ
クサ７３０はその出力信号を一定に保持し、データバス
７５２を介してのピクセルデータの送信を中止する。
【００３９】図７において、タイミング制御器７００は
前のラインのピクセルデータを格納するための前のライ
ンレジスタブロック７２２乃至７２９を有している。本
実施例においては、１つのラインのピクセルデータがＭ
個のピクセルを有するものとして定義されている。前の
ラインレジスタブロック７２２乃至７２９はＭ個のシフ
トレジスタを有しており、各シフトレジスタは、レジス
タブロック７２２乃至７２９が１つのラインのピクセル
データを格納するように１個のピクセルデータを格納す
る。現在のピクセルレジスタブロック７２０は、ＲＳＤ
Ｓマルチプレクサ７３０及び比較器７４０に対して現在
のピクセルデータを供給することの他に、現在のピクセ
ルデータを格納するためにライン７２１を介して前のラ
インレジスタブロック７２２内へロードする。ピクセル
データが爾後のクロックサイクルで現在のピクセルレジ
スタブロック７２０内へロードされるに従い、ピクセル
データはレジスタブロック７２２からレジスタブロック
７２９へシフトダウンされる。ピクセルデータがレジス
タブロック７２９へ下方向へ伝搬する場合に、１つのラ
インのピクセルデータが送信される。従って、レジスタ
ブロック７２９内に格納されているピクセルデータは前
のラインのピクセルデータであるが、次のピクセルレジ
スタブロック７１０内に格納されるピクセルデータと同
一の列のものである。
前のラインのピクセルデータを格納するための前のライ
ンレジスタブロック７２２乃至７２９を有している。本
実施例においては、１つのラインのピクセルデータがＭ
個のピクセルを有するものとして定義されている。前の
ラインレジスタブロック７２２乃至７２９はＭ個のシフ
トレジスタを有しており、各シフトレジスタは、レジス
タブロック７２２乃至７２９が１つのラインのピクセル
データを格納するように１個のピクセルデータを格納す
る。現在のピクセルレジスタブロック７２０は、ＲＳＤ
Ｓマルチプレクサ７３０及び比較器７４０に対して現在
のピクセルデータを供給することの他に、現在のピクセ
ルデータを格納するためにライン７２１を介して前のラ
インレジスタブロック７２２内へロードする。ピクセル
データが爾後のクロックサイクルで現在のピクセルレジ
スタブロック７２０内へロードされるに従い、ピクセル
データはレジスタブロック７２２からレジスタブロック
７２９へシフトダウンされる。ピクセルデータがレジス
タブロック７２９へ下方向へ伝搬する場合に、１つのラ
インのピクセルデータが送信される。従って、レジスタ
ブロック７２９内に格納されているピクセルデータは前
のラインのピクセルデータであるが、次のピクセルレジ
スタブロック７１０内に格納されるピクセルデータと同
一の列のものである。
【００４０】ＲＬＬＰ信号を発生するために、現在のラ
インからのピクセルデータ（次のピクセルレジスタブロ
ック７１０におけるピクセルデータ）及び前のラインか
らのピクセルデータ（前のラインレジスタブロック７２
９におけるピクセルデータ）が比較器７８０において比
較される。一致が見つかると、比較器７８０はライン７
８２及び７８４をアサート即ち活性化させ、ＲＳＤＳ送
信ブロック７９０をして差動型信号ライン７９２を介し
てＲＬＬＰ信号を送信させる。一方、ＯＲゲート７４６
の第二入力端子へ接続されているアサート即ち活性化さ
れたライン７８４は、ＯＲゲート７４６をして、その出
力端子、即ちホールドライン７４８をアサート即ち活性
化させる。その結果、ＲＳＤＳマルチプレクサ７３０は
その出力を一定に保持し、データバス７５２を介しての
ピクセルデータの送信を中止する。
インからのピクセルデータ（次のピクセルレジスタブロ
ック７１０におけるピクセルデータ）及び前のラインか
らのピクセルデータ（前のラインレジスタブロック７２
９におけるピクセルデータ）が比較器７８０において比
較される。一致が見つかると、比較器７８０はライン７
８２及び７８４をアサート即ち活性化させ、ＲＳＤＳ送
信ブロック７９０をして差動型信号ライン７９２を介し
てＲＬＬＰ信号を送信させる。一方、ＯＲゲート７４６
の第二入力端子へ接続されているアサート即ち活性化さ
れたライン７８４は、ＯＲゲート７４６をして、その出
力端子、即ちホールドライン７４８をアサート即ち活性
化させる。その結果、ＲＳＤＳマルチプレクサ７３０は
その出力を一定に保持し、データバス７５２を介しての
ピクセルデータの送信を中止する。
【００４１】現在のピクセルが水平方向又は垂直方向に
繰返すものでない場合には、ホールドライン７４８はア
サート即ち活性されることはなく且つＲＳＤＳマルチプ
レクサ７３０は現在のピクセルレジスタブロック７２０
内に格納されているピクセルデータを多重化させ且つそ
の多重化されたピクセルデータをＲＳＤＳ送信ブロック
７５０へ送るべく動作する。ＲＳＤＳ送信ブロック７５
０はその多重化されたピクセルデータをデータバス７５
２を介して差動的に送信する。
繰返すものでない場合には、ホールドライン７４８はア
サート即ち活性されることはなく且つＲＳＤＳマルチプ
レクサ７３０は現在のピクセルレジスタブロック７２０
内に格納されているピクセルデータを多重化させ且つそ
の多重化されたピクセルデータをＲＳＤＳ送信ブロック
７５０へ送るべく動作する。ＲＳＤＳ送信ブロック７５
０はその多重化されたピクセルデータをデータバス７５
２を介して差動的に送信する。
【００４２】図８は、本発明の最後のピクセル繰返し技
術と最後のラインピクセル繰返し技術の両方を実施した
ディスプレイドライバ８００の実施例を示している。デ
ィスプレイドライバ８００はドライバ８２０Ａ乃至８２
０Ｅを有しており、各ドライバは１つの列のピクセルデ
ータを制御する。ドライバ８２０Ａ乃至８２０Ｅの各々
における繰返しマルチプレクサ８１０ａ乃至８１０ｅ
は、セレクト（選択）信号として、ライン７７２上のＲ
ＬＰ信号及びライン７９２上のＲＬＬＰ信号を受取る。
繰返しマルチプレクサ８１０ａ乃至８１０ｅは、又、ラ
イン７５２上のデータバスからのデータ入力、ライン８
２０ｂ乃至８２０ｅ上の前のピクセルデータ、及びライ
ン８２２ｂ乃至８２２ｅ上の前のラインピクセルデータ
を受取る。
術と最後のラインピクセル繰返し技術の両方を実施した
ディスプレイドライバ８００の実施例を示している。デ
ィスプレイドライバ８００はドライバ８２０Ａ乃至８２
０Ｅを有しており、各ドライバは１つの列のピクセルデ
ータを制御する。ドライバ８２０Ａ乃至８２０Ｅの各々
における繰返しマルチプレクサ８１０ａ乃至８１０ｅ
は、セレクト（選択）信号として、ライン７７２上のＲ
ＬＰ信号及びライン７９２上のＲＬＬＰ信号を受取る。
繰返しマルチプレクサ８１０ａ乃至８１０ｅは、又、ラ
イン７５２上のデータバスからのデータ入力、ライン８
２０ｂ乃至８２０ｅ上の前のピクセルデータ、及びライ
ン８２２ｂ乃至８２２ｅ上の前のラインピクセルデータ
を受取る。
【００４３】動作期間中に、ピクセルデータがドライバ
８２０ｂ内へロードされる。ＲＬＰ信号がアサート即ち
活性化され、現在のピクセルがデータラッチ８０６ａ内
に格納されている前のピクセルと同一であることを表わ
す場合には、繰返しマルチプレクサ８１０ｂが入力とし
てライン８２０ｂを選択し且つ前のピクセルデータをデ
ータラッチ８０６ｂ内へロードする。
８２０ｂ内へロードされる。ＲＬＰ信号がアサート即ち
活性化され、現在のピクセルがデータラッチ８０６ａ内
に格納されている前のピクセルと同一であることを表わ
す場合には、繰返しマルチプレクサ８１０ｂが入力とし
てライン８２０ｂを選択し且つ前のピクセルデータをデ
ータラッチ８０６ｂ内へロードする。
【００４４】更に、ＲＬＬＰ信号がアサート即ち活性化
され、現在のピクセルがＤＡＣラッチ８０８ｂ内に格納
されている最後の行のピクセルにおける同一の列の対応
するピクセルと同一であることを表わす場合には、繰返
しマルチプレクサ８１０ｂが入力としてライン８２２ｂ
を選択し且つ前のラインピクセルデータをデータラッチ
８０６ｂ内にロードする。
され、現在のピクセルがＤＡＣラッチ８０８ｂ内に格納
されている最後の行のピクセルにおける同一の列の対応
するピクセルと同一であることを表わす場合には、繰返
しマルチプレクサ８１０ｂが入力としてライン８２２ｂ
を選択し且つ前のラインピクセルデータをデータラッチ
８０６ｂ内にロードする。
【００４５】従って、信号ＲＬＰ及びＲＬＬＰのいずれ
かがアサート即ち活性化されると、ドライバ８２０ｂは
データバス７５２上のデータを無視し、それは一定に保
持されて電力消費及びＥＭＩを減少させる。繰返しマル
チプレクサ８１０ａ乃至８１０ｅは、ＲＬＰ信号とＲＬ
ＬＰ信号の両方がアサート即ち活性化される状態を取扱
うべくプログラムすることが可能である。その状態にお
いて、繰返しマルチプレクサ８１０ａ乃至８１０ｅは前
のデータラッチからか又は同一の列のＤＡＣラッチから
のいずれかからの入力を使用することが可能である。勿
論、繰返し信号のいずれもがアサート即ち活性化されな
い場合には、繰返しマルチプレクサ８１０ａ乃至８１０
ｅはデータバス７５２からのピクセルデータ入力を選択
する。
かがアサート即ち活性化されると、ドライバ８２０ｂは
データバス７５２上のデータを無視し、それは一定に保
持されて電力消費及びＥＭＩを減少させる。繰返しマル
チプレクサ８１０ａ乃至８１０ｅは、ＲＬＰ信号とＲＬ
ＬＰ信号の両方がアサート即ち活性化される状態を取扱
うべくプログラムすることが可能である。その状態にお
いて、繰返しマルチプレクサ８１０ａ乃至８１０ｅは前
のデータラッチからか又は同一の列のＤＡＣラッチから
のいずれかからの入力を使用することが可能である。勿
論、繰返し信号のいずれもがアサート即ち活性化されな
い場合には、繰返しマルチプレクサ８１０ａ乃至８１０
ｅはデータバス７５２からのピクセルデータ入力を選択
する。
【００４６】図７及び８において、最後のピクセル繰返
し信号及び最後のラインピクセル繰返し信号は、２つの
別々の対のデータ配線、即ちライン７７２及びライン７
９２を介して伝送されるスイングを減少させた差動信号
として表わしてある。本発明の別の実施例においては、
これら２つの繰返し信号は単一の対の差動型信号ライン
上に多重化させることが可能であり、従ってこれらの両
方の技術を実施するために必要なデータラインの数を最
小とし且つ貴重なＰＣボード空間を節約している。本発
明の更に別の実施例においては、これら２つの繰返し信
号をＴＴＬレベルを使用して従来のＣＭＯＳ信号として
送信することが可能である。
し信号及び最後のラインピクセル繰返し信号は、２つの
別々の対のデータ配線、即ちライン７７２及びライン７
９２を介して伝送されるスイングを減少させた差動信号
として表わしてある。本発明の別の実施例においては、
これら２つの繰返し信号は単一の対の差動型信号ライン
上に多重化させることが可能であり、従ってこれらの両
方の技術を実施するために必要なデータラインの数を最
小とし且つ貴重なＰＣボード空間を節約している。本発
明の更に別の実施例においては、これら２つの繰返し信
号をＴＴＬレベルを使用して従来のＣＭＯＳ信号として
送信することが可能である。
【００４７】本発明の別の実施例においては、主にモノ
クロ即ち単色の情報からなるビデオデータを伝送するた
めに最後の異なるピクセル（ＲＬＤＰ）繰返し技術を使
用する。このＲＬＤＰ技術はピクセルデータが多くの可
能なカラーのうちの２つのみ又は数個の間で変化する場
合のビデオデータ伝送の別の側面を利用している。１つ
の例は、ビデオデータが単に２つの異なるカラーの間で
のみ変化する場合のモノクロ情報の表示である。
クロ即ち単色の情報からなるビデオデータを伝送するた
めに最後の異なるピクセル（ＲＬＤＰ）繰返し技術を使
用する。このＲＬＤＰ技術はピクセルデータが多くの可
能なカラーのうちの２つのみ又は数個の間で変化する場
合のビデオデータ伝送の別の側面を利用している。１つ
の例は、ビデオデータが単に２つの異なるカラーの間で
のみ変化する場合のモノクロ情報の表示である。
【００４８】モノクロビデオ情報を表示する場合に、ピ
クセルデータ自身を伝送するために必要とされる１８本
のワイヤ即ち配線の代わりに、ビデオデータの全てを伝
送するために単に２本の信号ラインが必要であるに過ぎ
ないように、上述した最後のピクセル繰返し技術と関連
してＲＬＤＰ技術を使用することが可能である。データ
バスは表示時間の大部分にわたって一定に保持すること
が可能であり、電力消費及びＥＭＩ発生を著しく減少さ
せる。更に、ＲＬＤＰ信号及びＲＬＰ信号を同一の対の
差動型信号ライン上に多重化させてＰＣボード空間を節
約することが可能である。
クセルデータ自身を伝送するために必要とされる１８本
のワイヤ即ち配線の代わりに、ビデオデータの全てを伝
送するために単に２本の信号ラインが必要であるに過ぎ
ないように、上述した最後のピクセル繰返し技術と関連
してＲＬＤＰ技術を使用することが可能である。データ
バスは表示時間の大部分にわたって一定に保持すること
が可能であり、電力消費及びＥＭＩ発生を著しく減少さ
せる。更に、ＲＬＤＰ信号及びＲＬＰ信号を同一の対の
差動型信号ライン上に多重化させてＰＣボード空間を節
約することが可能である。
【００４９】ＲＬＤＰ技術の下では、局所的な格納部が
送信端（例えば、タイミング制御器）及び受信端（ディ
スプレイドライバ）において「最後の異なる」ピクセル
カラーを格納するために与えられている。モノクロビデ
オ情報が表示されている場合には、この「最後の異な
る」ピクセルカラーは単に現在表示されていないその他
のピクセルカラーである。表示中の現在のピクセルカラ
ーが前のピクセルカラーと異なる場合には、その前のピ
クセルカラーが送信端と受信端の両方における局所的格
納部内に格納される。例えば、現在のピクセルカラーが
第一カラーであり且つ前の表示カラーが第二カラーであ
る場合には、第二カラーが局所的格納部内に格納され且
つ第一カラーがディスプレイドライバへ伝送される。現
在のピクセルが第二ピクセルカラーであるように現在の
ピクセルがカラーを変化させる場合には、ピクセルデー
タを送る代わりにＲＬＤＰ信号が送られる。ディスプレ
イドライバは表示するためにその局所的格納部から第二
ピクセルカラーを検索する。「最後の異なる」ピクセル
カラー、即ち第一ピクセルカラーは、今や、局所的格納
部内に格納される。ＲＬＤＰ技術の動作については図９
を参照して更に説明する。
送信端（例えば、タイミング制御器）及び受信端（ディ
スプレイドライバ）において「最後の異なる」ピクセル
カラーを格納するために与えられている。モノクロビデ
オ情報が表示されている場合には、この「最後の異な
る」ピクセルカラーは単に現在表示されていないその他
のピクセルカラーである。表示中の現在のピクセルカラ
ーが前のピクセルカラーと異なる場合には、その前のピ
クセルカラーが送信端と受信端の両方における局所的格
納部内に格納される。例えば、現在のピクセルカラーが
第一カラーであり且つ前の表示カラーが第二カラーであ
る場合には、第二カラーが局所的格納部内に格納され且
つ第一カラーがディスプレイドライバへ伝送される。現
在のピクセルが第二ピクセルカラーであるように現在の
ピクセルがカラーを変化させる場合には、ピクセルデー
タを送る代わりにＲＬＤＰ信号が送られる。ディスプレ
イドライバは表示するためにその局所的格納部から第二
ピクセルカラーを検索する。「最後の異なる」ピクセル
カラー、即ち第一ピクセルカラーは、今や、局所的格納
部内に格納される。ＲＬＤＰ技術の動作については図９
を参照して更に説明する。
【００５０】図９はフラットパネルディスプレイシステ
ムのタイミング制御器における最後のピクセル繰返し技
術と関連して使用される最後の異なるピクセル繰返し技
術の１実施例を示している。図９において、最後のピク
セル繰返し技術の実施化は図７におけるものと同様であ
る。図９における同様の要素には同様の参照番号を付し
てあり且つＲＬＰ技術の詳細についての説明の繰返しは
割愛する。次のピクセルレジスタブロック９１０内へロ
ードされた次のピクセルデータが現在のピクセルレジス
タブロック９２０内にロードされた現在のピクセルデー
タと同一である場合には、次のクロックサイクルにおい
て、ライン９７２上のＲＬＰ信号がアサート即ち活性さ
れ且つデータバス９５２が一定に保持される。
ムのタイミング制御器における最後のピクセル繰返し技
術と関連して使用される最後の異なるピクセル繰返し技
術の１実施例を示している。図９において、最後のピク
セル繰返し技術の実施化は図７におけるものと同様であ
る。図９における同様の要素には同様の参照番号を付し
てあり且つＲＬＰ技術の詳細についての説明の繰返しは
割愛する。次のピクセルレジスタブロック９１０内へロ
ードされた次のピクセルデータが現在のピクセルレジス
タブロック９２０内にロードされた現在のピクセルデー
タと同一である場合には、次のクロックサイクルにおい
て、ライン９７２上のＲＬＰ信号がアサート即ち活性さ
れ且つデータバス９５２が一定に保持される。
【００５１】次のピクセルデータが比較器９４０におい
て現在のピクセルデータと比較されている間に、次のピ
クセルデータの最後の異なるピクセルレジスタブロック
９２２内に格納されている最後の異なるピクセルデータ
と比較器９８０において比較される。最後の異なるピク
セルレジスタブロック９２２は、ピクセルカラーにおい
て変化がある場合には、送信された「最後の異なる」ピ
クセルカラーを格納する。
て現在のピクセルデータと比較されている間に、次のピ
クセルデータの最後の異なるピクセルレジスタブロック
９２２内に格納されている最後の異なるピクセルデータ
と比較器９８０において比較される。最後の異なるピク
セルレジスタブロック９２２は、ピクセルカラーにおい
て変化がある場合には、送信された「最後の異なる」ピ
クセルカラーを格納する。
【００５２】モノクロ情報を表示する場合には単に２つ
のピクセルカラーが関与するに過ぎないので、次のピク
セルデータは現在のピクセルレジスタブロック９２０内
に格納されている現在のピクセルデータか、又は最後の
異なるピクセルレジスタブロック９２２内に格納されて
いる最後の異なるピクセルのいずれかと同一である。次
のピクセルデータが現在のピクセルデータと同一であ
り、同一のカラーが表示されることを表わす場合には、
ＲＬＰ信号が前述した如く次のクロックサイクルにおい
てアサート即ち活性化される。ピクセルカラーが変化す
ると、次のピクセルデータは最後の異なるピクセルデー
タと同一である。この場合には、比較器９８０はライン
９８２をアサート即ち活性化させ、ＲＳＤＳ送信ブロッ
ク９９０をしてＲＬＤＰ信号をディスプレイドライバへ
送信させる。比較器９８０は、又、ＯＲゲート９４６の
第二入力端子へ接続しているライン９８４をアサート即
ち活性化させる。ライン９８４がアサートされると、Ｏ
Ｒゲート９４６の出力端子であるホールドライン９４８
もアサートされ、ＲＳＤＳマルチプレクサ９３０をして
データバス９５２を一定に保持し、現在のピクセルレジ
スタブロック９２０におけるピクセルデータの送信を中
止即ち終了させる。ＯＲゲート９４６の第一入力端子は
ライン９４４へ接続しており、該ラインは比較器９４０
の出力端子へ接続している。
のピクセルカラーが関与するに過ぎないので、次のピク
セルデータは現在のピクセルレジスタブロック９２０内
に格納されている現在のピクセルデータか、又は最後の
異なるピクセルレジスタブロック９２２内に格納されて
いる最後の異なるピクセルのいずれかと同一である。次
のピクセルデータが現在のピクセルデータと同一であ
り、同一のカラーが表示されることを表わす場合には、
ＲＬＰ信号が前述した如く次のクロックサイクルにおい
てアサート即ち活性化される。ピクセルカラーが変化す
ると、次のピクセルデータは最後の異なるピクセルデー
タと同一である。この場合には、比較器９８０はライン
９８２をアサート即ち活性化させ、ＲＳＤＳ送信ブロッ
ク９９０をしてＲＬＤＰ信号をディスプレイドライバへ
送信させる。比較器９８０は、又、ＯＲゲート９４６の
第二入力端子へ接続しているライン９８４をアサート即
ち活性化させる。ライン９８４がアサートされると、Ｏ
Ｒゲート９４６の出力端子であるホールドライン９４８
もアサートされ、ＲＳＤＳマルチプレクサ９３０をして
データバス９５２を一定に保持し、現在のピクセルレジ
スタブロック９２０におけるピクセルデータの送信を中
止即ち終了させる。ＯＲゲート９４６の第一入力端子は
ライン９４４へ接続しており、該ラインは比較器９４０
の出力端子へ接続している。
【００５３】ピクセルカラーにおける変化を知得した後
に、最後の異なるピクセルレジスタブロック９２２の内
容は最後の異なるカラーでアップデート即ち更新するこ
とが必要である。図９において、次のピクセルレジスタ
ブロック９１０内のピクセルデータと現在のピクセルレ
ジスタブロック９２０におけるピクセルデータとの比較
が比較器９４０において「不一致」を発生すると、ライ
ン９４３がアサート即ち活性化される。「不一致」ライ
ン９４３は最後の異なるピクセルレジスタブロック９２
２の書込イネーブル端子へ結合している。ライン９４３
が最後の異なるピクセルレジスタブロック９２２の書込
イネーブルをアサート即ち活性化させると、現在のピク
セルレジスタブロック９２０内に格納されているピクセ
ルデータが最後の異なるピクセルレジスタブロック９２
２内へ書込まれる。従って、「最後の異なる」ピクセル
カラーが格納される。対応する「最後の異なる」ピクセ
ルカラーを格納するためにディスプレイドライバにおけ
る局所的格納部をアップデート即ち更新するために同様
の動作が実施される。適切な動作のためには、タイミン
グ制御器９００における最後の異なるピクセルレジスタ
ブロック９２２及びディスプレイドライバの局所的格納
部はシステムスタートアップ即ち始動時において同一の
値へ初期化されるべきである。ディスプレイドライバに
関しては、ディスプレイドライバにおける第一ドライバ
に対するピクセルデータは常にデータバスからロードさ
れる。複数個のディスプレイドライバが使用されるディ
スプレイシステムにおいては、ディスプレイドライバの
各々における第一ドライバに対するピクセルデータはデ
ータバスから直接的にロードさせることは必要ではな
い。然しながら、別の実施例においては、複数個のディ
スプレイドライバからなるバンクにわたって最後の異な
るピクセル繰返し技術を拡張するために当該技術分野に
おいて公知の技術を使用して構成することが可能であ
る。
に、最後の異なるピクセルレジスタブロック９２２の内
容は最後の異なるカラーでアップデート即ち更新するこ
とが必要である。図９において、次のピクセルレジスタ
ブロック９１０内のピクセルデータと現在のピクセルレ
ジスタブロック９２０におけるピクセルデータとの比較
が比較器９４０において「不一致」を発生すると、ライ
ン９４３がアサート即ち活性化される。「不一致」ライ
ン９４３は最後の異なるピクセルレジスタブロック９２
２の書込イネーブル端子へ結合している。ライン９４３
が最後の異なるピクセルレジスタブロック９２２の書込
イネーブルをアサート即ち活性化させると、現在のピク
セルレジスタブロック９２０内に格納されているピクセ
ルデータが最後の異なるピクセルレジスタブロック９２
２内へ書込まれる。従って、「最後の異なる」ピクセル
カラーが格納される。対応する「最後の異なる」ピクセ
ルカラーを格納するためにディスプレイドライバにおけ
る局所的格納部をアップデート即ち更新するために同様
の動作が実施される。適切な動作のためには、タイミン
グ制御器９００における最後の異なるピクセルレジスタ
ブロック９２２及びディスプレイドライバの局所的格納
部はシステムスタートアップ即ち始動時において同一の
値へ初期化されるべきである。ディスプレイドライバに
関しては、ディスプレイドライバにおける第一ドライバ
に対するピクセルデータは常にデータバスからロードさ
れる。複数個のディスプレイドライバが使用されるディ
スプレイシステムにおいては、ディスプレイドライバの
各々における第一ドライバに対するピクセルデータはデ
ータバスから直接的にロードさせることは必要ではな
い。然しながら、別の実施例においては、複数個のディ
スプレイドライバからなるバンクにわたって最後の異な
るピクセル繰返し技術を拡張するために当該技術分野に
おいて公知の技術を使用して構成することが可能であ
る。
【００５４】最後のピクセル繰返し技術及び最後の異な
るピクセル繰返し技術を使用した場合には、モノクロビ
デオ情報の表示は、単に２つの繰返し信号を送信即ち伝
送することによって達成することが可能である。これら
２つのピクセルカラーがデータバスを介して伝送され且
つディスプレイドライバの局所的格納部内に格納される
と、その後のピクセルデータは更に伝送することは必要
ではなく且つデータバスは一定に保持することが可能で
ある。その代わりに、２つのカラーのうちの一方を表示
すべきことを決定するためにＲＬＰ信号及びＲＬＤＰ信
号がもっぱら使用される。従って、ＲＬＰ技術及びＲＬ
ＤＰ技術を効果的に使用して、モノクロビデオデータの
伝送期間中においてデータバス上におけるデータ遷移の
殆ど全てを取除くことが可能である。電力消費及びＥＭ
Ｉが著しく減少される。
るピクセル繰返し技術を使用した場合には、モノクロビ
デオ情報の表示は、単に２つの繰返し信号を送信即ち伝
送することによって達成することが可能である。これら
２つのピクセルカラーがデータバスを介して伝送され且
つディスプレイドライバの局所的格納部内に格納される
と、その後のピクセルデータは更に伝送することは必要
ではなく且つデータバスは一定に保持することが可能で
ある。その代わりに、２つのカラーのうちの一方を表示
すべきことを決定するためにＲＬＰ信号及びＲＬＤＰ信
号がもっぱら使用される。従って、ＲＬＰ技術及びＲＬ
ＤＰ技術を効果的に使用して、モノクロビデオデータの
伝送期間中においてデータバス上におけるデータ遷移の
殆ど全てを取除くことが可能である。電力消費及びＥＭ
Ｉが著しく減少される。
【００５５】上の説明においては、図９におけるＲＬＤ
Ｐ技術をモノクロビデオデータを表示する場合に実施し
たものとして例示したが、これは単に例示的なものに過
ぎず、ＲＬＤＰ技術の適用例をモノクロビデオデータの
みに制限することを意図したものではない。ＲＬＤＰ技
術は、２つ又は数個のピクセルカラーがフラットパネル
ディスプレイにおいて支配的なものである場合に適用す
ることが可能である。本発明の別の実施例によれば、最
後の異なるピクセル繰返し技術を、拡張して１つのみな
らず、幾つかの異なるカラーを格納している。多数の最
も最近に使用したピクセルカラーを格納するためにデー
タバスの送信端及び受信端の両方においてダイナミック
カラーパレットが設けられている。ダイナミックカラー
パレットは、キャッシュメモリとして実施することが可
能である。現在のピクセルデータをカラーパレットの内
容と比較する。現在のピクセルのピクセルカラーがパレ
ット内に存在している場合には、ピクセルデータ自身で
はなくそのカラーのキャッシュメモリアドレスがデータ
バスを介してディスプレイドライバへ送られる。メモリ
アドレスを受取ると、夫々のディスプレイドライバはそ
れ自身のキャッシュメモリから対応するピクセルカラー
を検索する。「最低使用頻度」又はその他の適宜の置換
アルゴリズムを使用して、いつダイナミックカラーパレ
ット内においてピクセルカラーを置換させるべきかを決
定することが可能である。
Ｐ技術をモノクロビデオデータを表示する場合に実施し
たものとして例示したが、これは単に例示的なものに過
ぎず、ＲＬＤＰ技術の適用例をモノクロビデオデータの
みに制限することを意図したものではない。ＲＬＤＰ技
術は、２つ又は数個のピクセルカラーがフラットパネル
ディスプレイにおいて支配的なものである場合に適用す
ることが可能である。本発明の別の実施例によれば、最
後の異なるピクセル繰返し技術を、拡張して１つのみな
らず、幾つかの異なるカラーを格納している。多数の最
も最近に使用したピクセルカラーを格納するためにデー
タバスの送信端及び受信端の両方においてダイナミック
カラーパレットが設けられている。ダイナミックカラー
パレットは、キャッシュメモリとして実施することが可
能である。現在のピクセルデータをカラーパレットの内
容と比較する。現在のピクセルのピクセルカラーがパレ
ット内に存在している場合には、ピクセルデータ自身で
はなくそのカラーのキャッシュメモリアドレスがデータ
バスを介してディスプレイドライバへ送られる。メモリ
アドレスを受取ると、夫々のディスプレイドライバはそ
れ自身のキャッシュメモリから対応するピクセルカラー
を検索する。「最低使用頻度」又はその他の適宜の置換
アルゴリズムを使用して、いつダイナミックカラーパレ
ット内においてピクセルカラーを置換させるべきかを決
定することが可能である。
【００５６】ダイナミックカラーパレット技術を使用す
る場合には、データバスはピクセルデータではなくメモ
リアドレス情報のみを送信する。このことは、データバ
ス上で発生するデータ遷移の数を著しく減少させる。例
えば、１６個のカラーを格納するダイナミックカラーパ
レットを使用する場合には、ピクセルデータ自身を送信
する場合に２４ビットが必要とされるのと対比して、キ
ャッシュメモリアドレスを送信するために単に４ビット
が必要であるに過ぎない。データ遷移の数が減少するこ
とは、電力消費及びＥＭＩの発生を減少させる。
る場合には、データバスはピクセルデータではなくメモ
リアドレス情報のみを送信する。このことは、データバ
ス上で発生するデータ遷移の数を著しく減少させる。例
えば、１６個のカラーを格納するダイナミックカラーパ
レットを使用する場合には、ピクセルデータ自身を送信
する場合に２４ビットが必要とされるのと対比して、キ
ャッシュメモリアドレスを送信するために単に４ビット
が必要であるに過ぎない。データ遷移の数が減少するこ
とは、電力消費及びＥＭＩの発生を減少させる。
【００５７】本発明のデータ伝送（送信）技術をデータ
バス上のデータ遷移の数を減少させるためにスイングを
減少させた差動型信号処理を使用してビデオデータを伝
送即ち送信する多重型データバスに関して上に説明し
た。然しながら、これは単に例示的なものであり、且つ
本発明をＲＳＤＳ多重型データバスを使用する場合に制
限することを意図したものではない。本発明のデータ伝
送技術は、電力消費及びＥＭＩを減少させるためにビデ
オデータを伝送するための任意の種類のビデオデータフ
ォーマットに関連して使用することが可能である。
バス上のデータ遷移の数を減少させるためにスイングを
減少させた差動型信号処理を使用してビデオデータを伝
送即ち送信する多重型データバスに関して上に説明し
た。然しながら、これは単に例示的なものであり、且つ
本発明をＲＳＤＳ多重型データバスを使用する場合に制
限することを意図したものではない。本発明のデータ伝
送技術は、電力消費及びＥＭＩを減少させるためにビデ
オデータを伝送するための任意の種類のビデオデータフ
ォーマットに関連して使用することが可能である。
【００５８】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 単一のバンクディスプレイドライバ形態を使
用した例示的なフラットパネルディスプレイシステムを
示した概略ブロック図。
用した例示的なフラットパネルディスプレイシステムを
示した概略ブロック図。
【図２】 代表的なディスプレイドライバを示した概略
ブロック図。
ブロック図。
【図３ａ】 従来のフラットパネルディスプレイシステ
ムのバス形態を示した概略図。
ムのバス形態を示した概略図。
【図３ｂ】 ＥＭＩを減少させるためにデュアルバス形
態を使用した従来のフラットパネルディスプレイシステ
ムのバス形態を示した概略図。
態を使用した従来のフラットパネルディスプレイシステ
ムのバス形態を示した概略図。
【図３ｃ】 本発明に基づくフラットパネルディスプレ
イシステムのバス形態を示した概略図。
イシステムのバス形態を示した概略図。
【図４ａ】 同一のピクセルカラーが多数のピクセルに
わたって表示される場合の従来のディスプレイシステム
におけるピクセルデータ波形を示した概略図。
わたって表示される場合の従来のディスプレイシステム
におけるピクセルデータ波形を示した概略図。
【図４ｂ】 図４ａにおけるデータラインを多重化させ
ることによって結果的に得られるピクセルデータ波形を
示した概略図。
ることによって結果的に得られるピクセルデータ波形を
示した概略図。
【図５】 本発明に基づくフラットパネルディスプレイ
システムにおけるデータバスの送信端における最後のピ
クセル繰返し技術の実施化を示した概略ブロック図。
システムにおけるデータバスの送信端における最後のピ
クセル繰返し技術の実施化を示した概略ブロック図。
【図６】 本発明に基づくフラットパネルディスプレイ
システムにおけるデータバスの受信端における最後のピ
クセル繰返し技術の１実施例を示した概略ブロック図。
システムにおけるデータバスの受信端における最後のピ
クセル繰返し技術の１実施例を示した概略ブロック図。
【図７】 本発明に基づくフラットパネルディスプレイ
システムにおけるデータバスの送信端における最後のピ
クセル繰返し技術及び最後のラインピクセル繰返し技術
の実施化を示した概略ブロック図。
システムにおけるデータバスの送信端における最後のピ
クセル繰返し技術及び最後のラインピクセル繰返し技術
の実施化を示した概略ブロック図。
【図８】 本発明に基づくフラットパネルディスプレイ
システムにおけるデータバスの受信端における最後のピ
クセル繰返し技術及び最後のラインピクセル繰返し技術
の実施化を示した概略ブロック図。
システムにおけるデータバスの受信端における最後のピ
クセル繰返し技術及び最後のラインピクセル繰返し技術
の実施化を示した概略ブロック図。
【図９】 本発明に基づくフラットパネルディスプレイ
システムにおけるデータバスの送信端における最後のピ
クセル繰返し技術及び最後の異なるピクセル繰返し技術
の実施化を示した概略ブロック図。
システムにおけるデータバスの送信端における最後のピ
クセル繰返し技術及び最後の異なるピクセル繰返し技術
の実施化を示した概略ブロック図。
３００ｃ フラットパネルディスプレイシステム ３０２ｃ クロックライン ３０４ｃ データバス ３２０ｃａ−３２０ｃｅ ディスプレイドライバ ３３０ｃ タイミング制御器
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/66 G09G 3/36
Claims (18)
- 【請求項１】 複数個の列及び複数個の行のピクセルを
具備するディスプレイと、前記ディスプレイ上の前記複
数個の行のピクセルのうちの１つを逐次的に活性化させ
る複数個のゲートドライバとを具備するビデオディスプ
レイシステム用の制御回路において、複数のデータラインを有する データバスを介してビデオ
データを送信する送信回路、 前記データバスを介して前記ビデオデータを受信し且つ
前記ディスプレイ上の前記複数個の列のピクセル上へ前
記ビデオデータを表わす電圧を駆動する受信回路、 を有しており、前記ビデオデータがスイングを減少させ
た差動信号である複数個のデータビットを有しており且
つ前記複数個のデータビットの内の少なくとも２個のデ
ータビットを１個づつ周期的に同一のデータライン上で
送信することにより前記データバス上で時間多重化され
ていることを特徴とする制御回路。 - 【請求項２】 複数個の列及び複数個のラインのピクセ
ルを具備するディスプレイ、及び前記ディスプレイ上の
前記複数個のラインのピクセルのうちの１つを逐次的に
活性化させる複数個のゲートドライバを具備するビデオ
ディスプレイシステム用の制御回路において、 データバスを介してビデオデータを送信する送信回路で
あって、第一ピクセル用のビデオデータを第二ピクセル
用のビデオデータと比較する比較器を有している送信回
路、 前記データバスを介して前記ビデオデータを受取り且つ
前記ビデオデータを表わす電圧を前記ディスプレイ上の
前記複数個の列のピクセル上へ駆動する受信回路、 前記送信回路を前記受信回路へ結合している繰返し信号
ライン、 を有しており、前記第一及び第二ピクセルのビデオデー
タが同一である場合には、前記送信回路が前記繰返し信
号ラインを介して繰返し信号を送信し且つ前記データバ
スを介しての前記ビデオデータの送信を中止することを
特徴とする制御回路。 - 【請求項３】 請求項２において、前記データバスが複
数のデータラインを有しており且つ前記ビデオデータが
スイングを減少させた差動信号である複数個のデータビ
ットを有しており且つ前記複数個のデータビットの内の
少なくとも２個のデータビットを１個づつ周期的に同一
のデータライン上で送信することにより前記データバス
上で時間多重化されていることを特徴とする制御回路。 - 【請求項４】 請求項２において、前記繰返し信号がス
イングを減少させた差動信号であることを特徴とする制
御回路。 - 【請求項５】 請求項３において、前記第二ピクセル用
のビデオデータが同一のデータライン上で前記第一ピク
セル用のビデオデータに続くことを特徴とする制御回
路。 - 【請求項６】 請求項５において、前記受信回路が前記
データバス及び前記繰返し信号ラインへ結合されている
マルチプレクサを有しており、前記マルチプレクサは、
前記受信回路が前記繰返し信号ラインを介して前記繰返
し信号を受信する場合に、前記第二ピクセルに対する前
記ビデオデータと関連している前記ディスプレイの１つ
の列へ送信するために前記第一ピクセルに対して前に格
納されているビデオデータを選択することを特徴とする
制御回路。 - 【請求項７】 請求項５において、前記送信回路がタイ
ミング制御器であり、前記タイミング制御器が、 前記第一ピクセルのビデオデータを格納するための現在
のピクセルレジスタ、 前記第二ピクセルのビデオデータを格納するための次の
ピクセルレジスタであって、その出力端が前記現在のピ
クセルレジスタの入力端へ接続されている次のピクセル
レジスタ、 前記現在のピクセルレジスタ内に格納されているビデオ
データを前記データバスへ選択的に送信するマルチプレ
クサであって、そのセレクト入力端が前記比較器の出力
端へ接続しているマルチプレクサ、 を有していることを特徴とする制御回路。 - 【請求項８】 請求項５において、前記受信回路が第一
及び第二ディスプレイドライバを有しており、前記ディ
スプレイドライバの各々が１個のピクセルに対してビデ
オデータを格納し、前記ディスプレイドライバの各々
が、 現在のラインのビデオデータを格納するための第一デー
タラッチ、 前のラインのビデオデータを格納するための第二データ
ラッチであって、その入力端が前記第一データラッチの
出力端へ接続している第二データラッチ、 前記繰返し信号へ接続されるセレクト入力端と、前記デ
ータバスへ接続している第一入力端と、前記第一データ
ラッチの入力端へ接続している出力端とを具備するマル
チプレクサ、 を有しており、前記第一ディスプレイドライバの前記第
一データラッチの前記出力端が前記第二ディスプレイド
ライバの前記マルチプレクサの第二入力端へ結合されて
いることを特徴とする制御回路。 - 【請求項９】 請求項２において、前記第一ピクセルが
第一ラインのピクセル内にあり且つ前記第二ピクセルが
第二ラインのピクセル内にあり、前記第二ラインは前記
第一ラインに続いており、且つ前記第一及び第二ピクセ
ルは前記夫々の第一及び第二ライン内の同一の列内にあ
ることを特徴とする制御回路。 - 【請求項１０】 請求項９において、前記受信回路が前
記データバス及び前記繰返し信号ラインへ結合している
マルチプレクサを有しており、前記マルチプレクサは、
前記受信回路が前記繰返し信号ライン上の前記繰返し信
号を受信すると、前記第二ピクセルの前記ビデオデータ
と関連している前記ディスプレイの夫々の列上へ送信す
るために前記第一ピクセルの前に格納したビデオデータ
を選択することを特徴とする制御回路。 - 【請求項１１】 請求項９において、前記送信回路がタ
イミング制御器であって、前記タイミング制御器が、 前記第二ラインのピクセル内の前記第二ピクセルのビデ
オデータを格納するための現在のピクセルレジスタ、 前記第一ラインのピクセル内の前記第一ピクセルに対す
るビデオデータを格納するための前のラインのピクセル
レジスタ、 前記現在のピクセルレジスタ内に格納されているビデオ
データを前記データバス上へ選択的に送信するマルチプ
レクサであって、そのセレクト入力端が前記比較器の出
力端へ接続しているマルチプレクサ、 を有していることを特徴とする制御回路。 - 【請求項１２】 請求項９において、前記受信回路が１
個のピクセルに対してビデオデータを格納するための少
なくとも１個のディスプレイドライバを有しており、且
つ前記ディスプレイドライバが、 前記第二ラインのビデオデータを格納するための第一デ
ータラッチ、 前記第一ラインのビデオデータを格納するための第二デ
ータラッチであって、その入力端が前記第一データラッ
チの出力端へ接続している第二データラッチ、 前記繰返し信号へ接続されるセレクト入力端と、前記デ
ータバスへ接続している第一入力端と、前記第二データ
ラッチの出力端へ接続している第二入力端と、前記第一
データラッチの入力端へ接続している出力端とを具備し
ているマルチプレクサ、 を有することを特徴とする制御回路。 - 【請求項１３】 請求項２において、前記第一ピクセル
が最後の異なるピクセルレジスタ内に格納されている最
後の異なるピクセルであることを特徴とする制御回路。 - 【請求項１４】 請求項１３において、前記受信回路が
前記データバス及び前記データラインへ結合されている
マルチプレクサを有しており、前記マルチプレクサは、
前記受信回路が前記繰返し信号を受信する場合に、前記
第二ピクセルの前記ビデオデータと関連している前記デ
ィスプレイの夫々の列上へ送信するために前記第一ピク
セルの前に格納したビデオデータを選択することを特徴
とする制御回路。 - 【請求項１５】 請求項１３において、前記送信回路が
タイミング制御器であり、前記タイミング制御器が、 第三ピクセルのビデオデータを格納するための現在のピ
クセルレジスタであって、その出力端が前記最後の異な
るピクセルレジスタの入力端へ接続している現在のピク
セルレジスタ、 前記第二ピクセルのビデオデータを格納するための次の
ピクセルレジスタであって、その出力端が前記現在のピ
クセルレジスタの入力端へ接続している次のピクセルレ
ジスタ、 前記現在のピクセルレジスタ内のビデオデータと前記次
のピクセルレジスタ内のビデオデータとを比較する第二
比較器であって、その出力端が前記最後の異なるピクセ
ルレジスタの書込イネーブル入力端へ接続している第二
比較器、 前記現在のピクセルレジスタ内に格納されているビデオ
データを前記データバス上へ選択的に送信するマルチプ
レクサであってそのセレクト入力端が前記比較器の出力
端へ接続しているマルチプレクサ、 を有することを特徴とする制御回路。 - 【請求項１６】 請求項２において、前記第一ピクセル
が前記送信回路におけるピクセルカラー格納部に格納さ
れている２個またはそれ以上のピクセルカラーのうちの
１つであり、且つ前記繰返し信号が前記ピクセルカラー
格納部における前記第一ピクセルと関連しているピクセ
ルカラーアドレスであることを特徴とする制御回路。 - 【請求項１７】 請求項１６において、前記受信回路
が、前記ピクセルカラーアドレスを使用して前記受信回
路のピクセルカラー格納部からの前記第一ピクセルに対
するビデオデータを検索して前記第二ピクセルの前記ビ
デオデータと関連する前記ディスプレイの夫々の列上へ
送信することを特徴とする制御回路。 - 【請求項１８】 請求項１６において、前記送信回路及
び前記受信回路の前記ピクセルカラー格納部内に格納さ
れている前記ピクセルカラーを最低使用頻度アルゴリズ
ムを使用してアップデートさせることを特徴とする制御
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/058,270 US6356260B1 (en) | 1998-04-10 | 1998-04-10 | Method for reducing power and electromagnetic interference in conveying video data |
| US09/58270 | 1998-04-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11346337A JPH11346337A (ja) | 1999-12-14 |
| JP3285332B2 true JP3285332B2 (ja) | 2002-05-27 |
Family
ID=22015750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10418299A Expired - Fee Related JP3285332B2 (ja) | 1998-04-10 | 1999-04-12 | ビデオディスプレイシステム用の制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6356260B1 (ja) |
| JP (1) | JP3285332B2 (ja) |
| KR (1) | KR100379818B1 (ja) |
| DE (1) | DE19915020B4 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100547647C (zh) * | 2006-05-23 | 2009-10-07 | 奇景光电股份有限公司 | 数据传送接口电路及其方法 |
| US7719525B2 (en) | 2004-03-31 | 2010-05-18 | Nec Electronics Corporation | Electronic device |
| US7999799B2 (en) | 2004-03-31 | 2011-08-16 | Au Optronics Corporation | Data transfer method and electronic device |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW482912B (en) * | 1998-03-02 | 2002-04-11 | Advanced Display Kk | Liquid crystal display device, integrated circuit therefor, method for driving a liquid crystal display device, and apparatus therefor |
| KR100669095B1 (ko) * | 1999-12-28 | 2007-01-16 | 엘지.필립스 엘시디 주식회사 | 데이터 송/수신 방법 및 장치와 이를 이용한 액정표시장치와 그 구동방법 |
| KR100706742B1 (ko) * | 2000-07-18 | 2007-04-11 | 삼성전자주식회사 | 평판 디스플레이 장치 |
| KR100339021B1 (ko) * | 2000-07-27 | 2002-06-03 | 윤종용 | 평판 디스플레이 장치 |
| KR100357690B1 (ko) * | 2000-08-04 | 2002-10-19 | 삼성전자 주식회사 | 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치 |
| US6856373B2 (en) * | 2000-08-29 | 2005-02-15 | Fujitsu Display Technologies Corporation | Liquid crystal display apparatus and reduction of electromagnetic interference |
| KR100414225B1 (ko) * | 2000-09-19 | 2004-01-07 | 삼성전자주식회사 | 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치 |
| GB0028353D0 (en) * | 2000-11-21 | 2001-01-03 | Aspex Technology Ltd | Improvements relating to digital data communications |
| KR100502801B1 (ko) * | 2000-12-15 | 2005-07-25 | 삼성전자주식회사 | 평판 디스플레이 장치 |
| US8391039B2 (en) * | 2001-04-24 | 2013-03-05 | Rambus Inc. | Memory module with termination component |
| US6675272B2 (en) * | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
| JP2003044017A (ja) * | 2001-08-03 | 2003-02-14 | Nec Corp | 画像表示装置 |
| KR100767365B1 (ko) * | 2001-08-29 | 2007-10-17 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| KR100864921B1 (ko) | 2002-01-14 | 2008-10-22 | 엘지디스플레이 주식회사 | 데이터 전송 장치 및 방법 |
| KR100864492B1 (ko) * | 2002-05-03 | 2008-10-20 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| ATE459134T1 (de) * | 2002-11-15 | 2010-03-15 | Nxp Bv | Signalabhängiger hysterese für schaltungen mit reduziertem signalhub |
| DE10259416A1 (de) * | 2002-12-19 | 2004-07-08 | Krauss-Maffei Kunststofftechnik Gmbh | Verfahren für eine abbildtreue, visuelle Fernbedienung |
| US7268755B2 (en) * | 2003-03-25 | 2007-09-11 | Intel Corporation | Architecture for smart LCD panel interface |
| US7088741B2 (en) | 2003-05-01 | 2006-08-08 | Genesis Microchip Inc. | Using an auxilary channel for video monitor training |
| US20040218599A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Packet based video display interface and methods of use thereof |
| US7733915B2 (en) * | 2003-05-01 | 2010-06-08 | Genesis Microchip Inc. | Minimizing buffer requirements in a digital video system |
| US7405719B2 (en) * | 2003-05-01 | 2008-07-29 | Genesis Microchip Inc. | Using packet transfer for driving LCD panel driver electronics |
| US20040218624A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Packet based closed loop video display interface with periodic status checks |
| US7424558B2 (en) * | 2003-05-01 | 2008-09-09 | Genesis Microchip Inc. | Method of adaptively connecting a video source and a video display |
| US7068686B2 (en) | 2003-05-01 | 2006-06-27 | Genesis Microchip Inc. | Method and apparatus for efficient transmission of multimedia data packets |
| US20040221312A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Techniques for reducing multimedia data packet overhead |
| US7567592B2 (en) * | 2003-05-01 | 2009-07-28 | Genesis Microchip Inc. | Packet based video display interface enumeration method |
| US8059673B2 (en) * | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
| US8068485B2 (en) | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
| US7839860B2 (en) * | 2003-05-01 | 2010-11-23 | Genesis Microchip Inc. | Packet based video display interface |
| US8204076B2 (en) * | 2003-05-01 | 2012-06-19 | Genesis Microchip Inc. | Compact packet based multimedia interface |
| US7620062B2 (en) * | 2003-05-01 | 2009-11-17 | Genesis Microchips Inc. | Method of real time optimizing multimedia packet transmission rate |
| US20040221315A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Video interface arranged to provide pixel data independent of a link character clock |
| US7069455B2 (en) * | 2003-06-30 | 2006-06-27 | Intel Corporation | Low power differential link interface methods and apparatuses |
| US7800623B2 (en) * | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
| US7487273B2 (en) * | 2003-09-18 | 2009-02-03 | Genesis Microchip Inc. | Data packet based stream transport scheduler wherein transport data link does not include a clock line |
| US7613300B2 (en) * | 2003-09-26 | 2009-11-03 | Genesis Microchip Inc. | Content-protected digital link over a single signal line |
| US7634090B2 (en) * | 2003-09-26 | 2009-12-15 | Genesis Microchip Inc. | Packet based high definition high-bandwidth digital content protection |
| TWI230337B (en) * | 2003-10-14 | 2005-04-01 | Toppoly Optoelectronics Corp | Data transmission method of reversing data by differential data signal |
| US8179345B2 (en) | 2003-12-17 | 2012-05-15 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
| US8144100B2 (en) | 2003-12-17 | 2012-03-27 | Samsung Electronics Co., Ltd. | Shared buffer display panel drive methods and systems |
| NL1027799C2 (nl) * | 2003-12-17 | 2008-01-08 | Samsung Electronics Co Ltd | Werkwijzen en systemen voor het aansturen van een weergavepaneel met gedeeld buffer. |
| US7301831B2 (en) * | 2004-09-15 | 2007-11-27 | Rambus Inc. | Memory systems with variable delays for write data signals |
| TWI258917B (en) * | 2004-09-24 | 2006-07-21 | Au Optronics Corp | Method and apparatus for reducing electromagnetic interference in a flat panel display |
| US20060164365A1 (en) * | 2005-01-25 | 2006-07-27 | Chung-Hsun Huang | Overdrive device and method thereof |
| JP4797401B2 (ja) * | 2005-02-28 | 2011-10-19 | セイコーエプソン株式会社 | データ電極駆動回路及び画像表示装置 |
| JP4428272B2 (ja) * | 2005-03-28 | 2010-03-10 | セイコーエプソン株式会社 | 表示ドライバ及び電子機器 |
| JP2006317828A (ja) * | 2005-05-16 | 2006-11-24 | Mitsubishi Electric Corp | 表示装置およびタイミングコントローラ |
| TW200701143A (en) * | 2005-06-24 | 2007-01-01 | Elan Microelectronics Corp | Reduced swing differential signal (RSDS) device of liquid crystal display |
| KR20070041844A (ko) * | 2005-10-17 | 2007-04-20 | 삼성전자주식회사 | 액정표시장치, 이의 구동 장치 및 방법 |
| US7477258B2 (en) * | 2006-04-26 | 2009-01-13 | International Business Machines Corporation | Method and apparatus for a fast graphic rendering realization methodology using programmable sprite control |
| TWI349259B (en) * | 2006-05-23 | 2011-09-21 | Au Optronics Corp | A panel module and power saving method thereof |
| KR101361083B1 (ko) * | 2006-10-23 | 2014-02-13 | 삼성디스플레이 주식회사 | 데이터 구동 장치와 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법 |
| JP4800260B2 (ja) * | 2007-05-31 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 表示パネル駆動用半導体集積回路装置 |
| US20090094658A1 (en) * | 2007-10-09 | 2009-04-09 | Genesis Microchip Inc. | Methods and systems for driving multiple displays |
| TWI379278B (en) * | 2007-10-11 | 2012-12-11 | Novatek Microelectronics Corp | Differential signaling device and related method |
| US7885362B2 (en) * | 2007-10-18 | 2011-02-08 | Himax Technologies Limited | Data transmission system and method thereof |
| US8049761B1 (en) * | 2007-11-08 | 2011-11-01 | Nvidia Corporation | Bus protocol for transferring pixel data between chips |
| US20090219932A1 (en) * | 2008-02-04 | 2009-09-03 | Stmicroelectronics, Inc. | Multi-stream data transport and methods of use |
| US20090262667A1 (en) * | 2008-04-21 | 2009-10-22 | Stmicroelectronics, Inc. | System and method for enabling topology mapping and communication between devices in a network |
| TWI413071B (zh) * | 2008-06-11 | 2013-10-21 | Novatek Microelectronics Corp | 用於液晶顯示器降低消耗功率之驅動方法及相關裝置 |
| CN101751880B (zh) * | 2008-12-03 | 2012-11-21 | 群康科技(深圳)有限公司 | 液晶显示装置及其图像补偿方法 |
| US20100183004A1 (en) * | 2009-01-16 | 2010-07-22 | Stmicroelectronics, Inc. | System and method for dual mode communication between devices in a network |
| US8429440B2 (en) * | 2009-05-13 | 2013-04-23 | Stmicroelectronics, Inc. | Flat panel display driver method and system |
| US8860888B2 (en) * | 2009-05-13 | 2014-10-14 | Stmicroelectronics, Inc. | Method and apparatus for power saving during video blanking periods |
| US8760461B2 (en) | 2009-05-13 | 2014-06-24 | Stmicroelectronics, Inc. | Device, system, and method for wide gamut color space support |
| US8156238B2 (en) | 2009-05-13 | 2012-04-10 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
| US8468285B2 (en) * | 2009-05-18 | 2013-06-18 | Stmicroelectronics, Inc. | Operation of video source and sink with toggled hot plug detection |
| US8582452B2 (en) | 2009-05-18 | 2013-11-12 | Stmicroelectronics, Inc. | Data link configuration by a receiver in the absence of link training data |
| US8291207B2 (en) * | 2009-05-18 | 2012-10-16 | Stmicroelectronics, Inc. | Frequency and symbol locking using signal generated clock frequency and symbol identification |
| US8370554B2 (en) * | 2009-05-18 | 2013-02-05 | Stmicroelectronics, Inc. | Operation of video source and sink with hot plug detection not asserted |
| US8671234B2 (en) | 2010-05-27 | 2014-03-11 | Stmicroelectronics, Inc. | Level shifting cable adaptor and chip system for use with dual-mode multi-media device |
| WO2013051223A1 (ja) * | 2011-10-03 | 2013-04-11 | シャープ株式会社 | 画像データ信号出力装置、画像データ信号入力装置、および画像表示装置 |
| TWI485693B (zh) * | 2013-06-17 | 2015-05-21 | Novatek Microelectronics Corp | 源極驅動器 |
| CN104252850A (zh) * | 2013-06-25 | 2014-12-31 | 联咏科技股份有限公司 | 源极驱动器 |
| US10366674B1 (en) * | 2016-12-27 | 2019-07-30 | Facebook Technologies, Llc | Display calibration in electronic displays |
| JP6620209B2 (ja) * | 2018-11-07 | 2019-12-11 | ラピスセミコンダクタ株式会社 | データドライバ及び表示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2613706C3 (de) * | 1976-03-31 | 1979-02-22 | Robert Bosch Gmbh, 7000 Stuttgart | System zum Feststellen einer Bewegung im Überwachungsbereich mehrerer Fernsehkameras |
| AU617006B2 (en) * | 1988-09-29 | 1991-11-14 | Canon Kabushiki Kaisha | Data processing system and apparatus |
| US5034964A (en) * | 1988-11-08 | 1991-07-23 | Tandem Computers Incorporated | N:1 time-voltage matrix encoded I/O transmission system |
| US5602655A (en) * | 1989-05-10 | 1997-02-11 | Canon Kabushiki Kaisha | Image forming system for single bit image data |
| JPH0580720A (ja) | 1991-09-18 | 1993-04-02 | Canon Inc | 表示制御装置 |
| ATE171807T1 (de) * | 1992-04-01 | 1998-10-15 | Canon Kk | Anzeigegerät |
| ATE171808T1 (de) | 1992-07-31 | 1998-10-15 | Canon Kk | Anzeigesteuergerät |
| US5748167A (en) * | 1995-04-21 | 1998-05-05 | Canon Kabushiki Kaisha | Display device for sampling input image signals |
| US6078318A (en) | 1995-04-27 | 2000-06-20 | Canon Kabushiki Kaisha | Data transfer method, display driving circuit using the method, and image display apparatus |
| US5974464A (en) * | 1995-10-06 | 1999-10-26 | Silicon Image, Inc. | System for high speed serial video signal transmission using DC-balanced coding |
| JP3647523B2 (ja) * | 1995-10-14 | 2005-05-11 | 株式会社半導体エネルギー研究所 | マトリクス型液晶表示装置 |
| TW315456B (ja) * | 1995-11-06 | 1997-09-11 | Matsushita Electric Ind Co Ltd | |
| EP0778517A3 (en) * | 1995-11-27 | 1998-02-11 | Texas Instruments Incorporated | Improvements in or relating to the encoding of an image control signal |
| JPH1020837A (ja) | 1996-06-27 | 1998-01-23 | Zain Micro Syst Kenkyusho:Kk | 半導体装置 |
-
1998
- 1998-04-10 US US09/058,270 patent/US6356260B1/en not_active Expired - Lifetime
-
1999
- 1999-04-01 DE DE19915020A patent/DE19915020B4/de not_active Expired - Fee Related
- 1999-04-08 KR KR10-1999-0012352A patent/KR100379818B1/ko not_active IP Right Cessation
- 1999-04-12 JP JP10418299A patent/JP3285332B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719525B2 (en) | 2004-03-31 | 2010-05-18 | Nec Electronics Corporation | Electronic device |
| US7936345B2 (en) | 2004-03-31 | 2011-05-03 | Renesas Electronics Corporation | Driver for driving a display panel |
| US7999799B2 (en) | 2004-03-31 | 2011-08-16 | Au Optronics Corporation | Data transfer method and electronic device |
| CN100547647C (zh) * | 2006-05-23 | 2009-10-07 | 奇景光电股份有限公司 | 数据传送接口电路及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990083056A (ko) | 1999-11-25 |
| DE19915020B4 (de) | 2006-12-07 |
| JPH11346337A (ja) | 1999-12-14 |
| US6356260B1 (en) | 2002-03-12 |
| KR100379818B1 (ko) | 2003-04-10 |
| DE19915020A1 (de) | 1999-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3285332B2 (ja) | ビデオディスプレイシステム用の制御回路 | |
| JP2994169B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100263832B1 (ko) | 디스플레이 장치 구동용 데이타 전송 방법 및 디스플레이 장치 | |
| US7542022B2 (en) | Flat panel display capable of digital data transmission | |
| US7724269B2 (en) | Device for driving a display apparatus | |
| KR100621506B1 (ko) | 표시 장치 | |
| JPH08509818A (ja) | 液晶表示装置における漏話補償方法及び装置 | |
| US20060028420A1 (en) | Data transfer method, image display device and signal line driving circuit, active-matrix substrate | |
| US7098886B2 (en) | Flat panel display | |
| KR100496370B1 (ko) | 액정 구동 장치 | |
| KR20090038701A (ko) | 표시 장치의 구동 장치 및 구동 방법 | |
| KR20090039506A (ko) | 타이밍 컨트롤러, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법 | |
| JPH11194748A (ja) | 液晶表示装置 | |
| KR100316980B1 (ko) | 액정 표시 장치 | |
| KR102668460B1 (ko) | 표시장치 | |
| JP2000112438A (ja) | データ伝送回路及び液晶表示装置 | |
| KR100318384B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| KR100396427B1 (ko) | 기준 전위 버스 라인의 수를 감소시키는 엘씨디 소스드라이버 | |
| KR100498634B1 (ko) | 액정표시장치 및 이의 구동방법 | |
| JP2001027887A (ja) | 平面表示装置の駆動方法 | |
| JP2001034241A (ja) | 液晶駆動装置およびこれを備えた液晶表示装置 | |
| KR102681643B1 (ko) | 디스플레이를 위한 구동 장치 | |
| JPH08179740A (ja) | 画像データ伝送方法および画像表示装置 | |
| KR100682357B1 (ko) | 액정표시장치의 감마전압 자동조정장치 및 그의 구동방법 | |
| JP2001109438A (ja) | 平面表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3285332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130308 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130308 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140308 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |