JP4797401B2 - データ電極駆動回路及び画像表示装置 - Google Patents

Description

本発明は、表示パネルに配されたデータ電極を駆動するデータ電極駆動回路、及び当該データ駆動回路を用いた画像表示装置に関する。

従来、表示体であるコレステリック液晶の配向状態を切り替えることで白黒表示を行うコレステリック液晶パネルの高速駆動方式として、ＤＤＳ駆動方式がある（例えば、特許文献１参照）。このようなＤＤＳ駆動のためのデータ電極の駆動回路にあっては、一般に、読込用クロック信号に従い、表示対象画像の１画素行分のビットマップデータを読み込み、その読み込んだデータに基づいて、コレステリック液晶をＤＤＳ駆動して前記表示対象画像を表示させるための電圧パターンを各データ電極に印可するようになっている。

また、ＤＤＳ駆動方式にあっては、最適な表示を可能とするSelection期間は比較的短く、Selection期間が長くなり、最適なSelection期間とならないと、表示対象画像のコントラストが低減してしまう。
米国特許第５７４８２７７号明細書

しかしながら、上記従来の駆動回路にあっては、ＤＤＳ駆動方式におけるSelection期間に１画素行分のビットマップデータを全て読み込むようになっているため、例えば、高精細ディスプレイ（例えば、データ電極の総数４０００ライン）において、Selection期間を短くしようとすると（例えば、０．１ms）、ビットマップデータ読み込みのためのクロック信号の周波数が高くなり（例えば、４０MHz）、消費電力が増大してしまう恐れや、データ読み取りがうまく行えなくなる恐れがあった。
本発明は、上記従来の技術の未解決の課題の解決を目的とするものであって、画像データ読み込みのためのクロック信号の周波数を低くすることができるデータ電極駆動回路及び、当該データ電極駆動回路を用いた画像表示装置を提供することを課題とする。

上記課題を解決するために、本発明のデータ電極駆動回路は、表示パネルに配されたデータ電極を駆動するデータ電極駆動回路であって、前記データ電極の方向と同じ方向の画素列の各画素が全て同じ色からなる第１領域と前記画素列の各画素が複数の色からなる第２領域とを含む表示対象画像の画像データのうち、前記第２領域の画像データを取得する取得手段と、その取得手段で取得された画像データを補完する補完手段と、その補完手段で補完された画像データに基づいて、各データ電極それぞれに電圧を印可する印加手段とを備えたことを特徴とする。

また、前記第１領域を示すデータ及び前記第２領域を示すデータを格納する格納手段を備え、前記取得手段は、前記格納手段に格納されているデータを参照することで、前記第２領域の画像データを取得するようにしてもよい。
一方、上記課題を解決するために、本発明の画像表示装置は、前記請求項１又は２に記載のデータ電極駆動回路を有する画像表示装置であって、前記第１領域を示すデータ及び前記第２領域を示すデータを生成し、その生成されたデータを前記データ電極駆動回路の格納手段に格納させる領域データ格納手段と、前記第２領域の画像データを生成し、その生成された画像データを前記データ電極駆動回路の取得手段に取得させる画像データ格納手段とを備えたことを特徴とする。

このような構成によれば、第１領域に含まれる画素列の各画素には、同じ画像データ（同じ色）を表示させることができる。そのため、例えば、複数行の文字列からなる小説等のデータを表示させる場合には、文字列部分を第２領域に設定し、行間部分を第１領域に設定して当該文字列部分の背景色を表示させ、さらに、文字列部分のみの画像データ、つまり、行間部分を省略した画像データを用いることで、前記小説を表示することができる。その結果、省略した行間部分のデータの分だけ、取得させるデータ数を少なくすることができ、画像データ読み込みのためのクロック信号の周波数を低くすることができる。

以下、本発明に係るデータ電極駆動回路、及び画像表示装置を電子ブックリーダに適用した実施形態を図面に基づいて説明する。
＜電子ブックリーダの構成＞
図１は、本発明を適用した電子ブックリーダ１の内部構成を示すブロック図である。この電子ブックリーダ１は、図１に示すように、ＣＰＵ(Central Processing Unit)２、ＶＲＡＭ(Video Random Access Memory)３、ディスプレイコントローラ４、及びディスプレイ５を含んで構成される。

ＣＰＵ２は、記憶装置（不図示）に格納された基本制御プログラムやアプリケーションプログラム等の各種プログラム及びデータを読み込み、それら各種プログラム及びデータをワークエリアに展開して、電子ブックリーダ１が備える各部３〜８の制御を実行する。
また、ＣＰＵ２は、ディスプレイ５の表示状態の書き換え指令があると、表示対象画像のビットマップデータを生成し、そのビットマップデータをＶＲＡＭ３に格納させる。
ＶＲＡＭ３は、ＣＰＵ２からビットマップデータの書き込み要求があると、そのビットマップデータを格納する。また、ＶＲＡＭ３は、ビットマップデータの読み出し要求があると、その要求されたビットマップデータをディスプレイコントローラ４に出力する。

ディスプレイコントローラ４は、ディスプレイ５の表示状態の書き換え指令があると、後述する表示状態書き換え処理を実行する。そして、ディスプレイコントローラ４は、表示状態書き換え処理が実行されると、まず、ＶＲＡＭ３に格納されたビットマップデータにディスプレイ５（走査電極駆動回路７（後述）、データ電極駆動回路８）に読み込ませる領域（以下、「書き換え領域」とも呼ぶ。）と読み込ませない領域（以下、「白領域」とも呼ぶ。）とを設定する。次に、それまでのディスプレイ５の表示を消去させる指令をディスプレイ５（走査電極駆動回路７（後述）、データ電極駆動回路８）に出力する。また、前記書き換え領域に含まれる平面視縦方向の画素列を示す数列（以下、「書き換え列指示データ」とも呼ぶ。）をディスプレイ５（データ電極）に出力し、さらに、前記書き換え領域のビットマップデータを平面視上側の画素行（平面視横方向に伸びている行の画素群）から順次ディスプレイ５（データ電極駆動回路８）に出力する。なお、書き換え列指示データは、書き換え領域に含まれる画素列には数値「１」が対応づけられ、白領域に含まれる画素列には数値「０」が対応づけられ、平面視左側にある画素列に対応する数値から順番に並べられる。

また、ディスプレイコントローラ４は、書き換え領域に含まれる平面視縦方向の画素列の数、つまり、ＤＤＳ駆動におけるSelection期間に読み出させるビットマップデータのデータ数を検出する。そして、ディスプレイコントローラ４は、その検出されたデータ数でSelection期間を除算し、その除算結果を１周期としてビットマップデータ読み込みのためのクロック信号（以下、「読込用クロック信号」とも呼ぶ。）を生成する。

ディスプレイ５は、コレステリック液晶パネル６、走査電極駆動回路７及びデータ電極駆動回路８を含んで構成される。
コレステリック液晶パネル６は、ディスプレイ５の平面視中央部に配される。そして、コレステリック液晶パネル６は、コレステリック液晶が封入されたコレステリック液晶層（不図示）と、そのコレステリック液晶層の上面側で平面視横方向に伸びている複数の走査電極（不図示）と、コレステリック液晶層の下面側で平面視縦方向に伸びている複数のデータ電極（不図示）とを備え、走査電極とデータ電極との交差点に画素が形成される。

走査電極駆動回路７は、コレステリック液晶パネル６の平面視左側に配され、各走査電極の平面視左端それぞれに接続される。そして、走査電極駆動回路７は、コレステリック液晶層をＤＤＳ駆動して書き換えるための電圧パターンを走査電極に繰り返し印可する。
データ電極駆動回路８は、コレステリック液晶パネル６の上側に配され、また、図２に示すように、領域判別用レジスタ９、データ用シフトレジスタ１０、データラッチ１１、データ生成回路１２、及びレベルシフタ１３を含んで構成される。

領域判別用レジスタ９は、各データ電極それぞれに対応して設けられた複数のＤＦＦ(delay flip-flop)１４を備える。そして、領域判別用レジスタ９は、ディスプレイコントローラ４から書き換え列指示データが出力されると、読込用クロック信号の有為なエッジが現れるたびに、複数のＤＦＦ１４のうち平面視左側にあるデータ電極に対応づけられているものから順に、書き換え列指示データを先頭から１つずつ取得する。即ち、書き換え指令があると、各ＤＦＦ１４それぞれには、対応付けられているデータ電極（画素列）が、書き換え領域であるか、白領域であるかを示す数値「１」「０」が格納される。

データ用シフトレジスタ１０は、各データ電極それぞれに対応して設けられた複数のシフトレジスタ構成部１５を備える。そして、データ用シフトレジスタ１０は、ディスプレイコントローラ４からビットマップデータが出力されると、領域判別用レジスタ９のＤＦＦ１４を参照し、読込用クロック信号の有為なエッジが現れるたびに、複数のシフトレジスタ構成部１５のうち平面視左側にあるデータ電極に対応づけられて且つ画素書き換え領域に含まれる画素列（データ電極）に対応づけられているものから順に、ビットマップデータの平面視左側の画素を１画素分ずつ取得する。即ち、書き換え指令があると、書き換え領域に含まれる画素列（データ電極）に対応するシフトレジスタ構成部１５それぞれには、対応付けられているデータ電極（画素列）のビットマップデータが格納される。
ここで、各シフトレジスタ構成部１５は、ＤＦＦ１６、及びセレクタ回路１７を含んで構成される。

ＤＦＦ１６は、ディスプレイコントローラ４から出力されるビットマップデータ（２段目以降のシフトレジスタ構成部１５のＤＦＦ１６にあっては、前段のシフトレジスタ構成部１５から出力されるビットマップデータ）の平面視左側の画素を１画素分取得し、残りをセレクタ回路１７とデータラッチ１１のラッチ構成部１８（後述）とに出力する。

セレクタ回路１７は、領域判別用レジスタ９に含まれるＤＦＦ１４のうち同じデータ電極に対応するものを参照し、ＤＦＦ１６から出力されるビットマップデータ或いはＤＦＦ１６に入力されるビットマップデータを次段のシフトレジスタ構成部１５に出力する。具体的には、ＤＦＦ１４に数値「１」（書き換え領域を示す数値）が格納されている場合にはＤＦＦ１６から出力されるビットマップデータを出力し、数値「０」（白領域を示す数値）が格納されている場合にはＤＦＦ１６に入力されるビットマップデータを出力する。

データラッチ１１は、各データ電極それぞれに対応して設けられた複数のラッチ構成部１８を備える。そして、データラッチ１１は、所定のラッチ信号の有為なエッジが現れるたびに、複数のラッチ構成部１８のうち画素書き換え領域に含まれる画素列（データ電極）に対応づけられているものに、同じデータ電極に対応づけて設けられたシフトレジスタ構成部１５のＤＦＦ１６に格納されている１画素分のビットマップデータをラッチする。また、白領域に含まれる画素列に対応づけられているデータラッチ１１では、それまで当該データラッチ１１がラッチしていた白色のビットマップデータを再びラッチする。即ち、データラッチ１１には、データ用シフトレジスタ１０に格納されたビットマップデータが補完されてなるビットマップデータ（白領域が補完されたもの）がラッチされる。
ここで、各ラッチ構成部１８は、セレクタ回路１９及びＤＥＦ２０を含んで構成される。

セレクタ回路１９は、領域判別用レジスタ９に含まれるＤＦＦ１４のうち同じデータ電極に対応するものを参照し、同じデータ電極に対応するシフトレジスタ構成部１５のＤＦＦ１６に格納されている１画素分のビットマップデータ、或いはそれまでＤＦＦ２０から出力されていた１画素分のビットマップデータをデータ生成回路１２に出力する。具体的には、ＤＦＦ１４に数値「１」（書き換え領域を示す数値）が格納されている場合にはＤＦＦ１６から出力されるビットマップデータを出力し、数値「０」（白領域を示す数値）が格納されている場合にはＤＦＦ２０に格納されているビットマップデータを出力する。

ＤＦＦ２０は、セレクタ回路１９から出力されるビットマップデータを取得する。なお、ＤＦＦ１６には、初期状態として、白色を示すビットマップデータが格納されている。
データ生成回路１２は、データラッチ１１のＤＦＦ２０に格納されている１画素分のビットマップデータが対応画素に表示されるように、コレステリック液晶層をＤＤＳ駆動して書き換えるための電圧パターンのデータを各データ電極それぞれについて生成する。

レベルシフタ１３は、データ生成回路１２で生成された電圧パターンのデータを取得し、その取得されたデータが示す電圧パターンを各データ電極それぞれに印可する。
そして、ディスプレイ５は、走査電極及びデータ電極に印可された電圧によって当該走査電極及びデータ電極間に電位差を生じさせ、コレステリック液晶パネル６の各画素に電圧を印可してＤＤＳ駆動することで、当該各画素におけるコレステリック液晶の配向状態（白色状態、黒色状態）を変化させ、表示対象画像をコレステリック液晶パネル６に表示する。また、ディスプレイ５は、ディスプレイ５の全ての画素に白色を表示させる指令がＣＰＵ２から出力されると、走査電極及びデータ電極に所定電圧を印可し、その印可した電圧によって走査電極及びデータ電極完に電位差を生じさせ、各画素におけるコレステリック液晶を白色状態に変化させて、ディスプレイ５の全ての画素に白色を表示する。

＜ディスプレイコントローラの動作＞
次に、ディスプレイコントローラ４で実行される書き換え処理について説明する。この書き換え処理は、コンテンツの切り替え表示要求があると実行される処理であって、図３に示すように、まずそのステップＳ１で、ＶＲＡＭ３に格納されているビットマップデータに基づいて、表示対象画像の平面視縦方向の画素列が白色のみである領域を白表示領域に設定し、前記画素列に黒色を含む領域を書き換え領域に設定する。
次にステップＳ２に移行して、ディスプレイ５の全ての画素に白色を表示させる指令を、ディスプレイ５（走査電極駆動回路７、データ電極駆動回路８）に出力する。

次にステップＳ３に移行して、表示対象画像の平面視左側から順に、前記ステップＳ１によって平面視縦方向の画素列が白領域と設定されたか否かを判定し、白領域と設定された場合には数値「０」を当該画素列に対応づけ、書き換え領域と設定された場合には数値「１」を対応づける。そして、その対応づけられた数値を当該対応づけられた順に並べてなる数列をディスプレイ５（データ電極駆動回路８）に出力する。
次にステップＳ４に移行して、前記ステップＳ１で設定された書き換え領域のビットマップデータをＶＲＡＭ３から読み出し、その読み出されたビットマップデータを、平面視上側の画素行のものから順にディスプレイ５（データ電極駆動回路８）に出力した後、この演算処理を終了する。

＜電子ブックリーダの具体的動作＞
次に、本実施形態の電子ブックリーダ１の動作を具体的状況に基づいて説明する。
まず、図４（ａ）に示すように、縦書きの小説をコンテンツとして選択し、その選択されたコンテンツの先頭ページをディスプレイ５に表示させる書き換え指令をＣＰＵ２に出力したとする。すると、ＣＰＵ２によって、前記先頭ページの画像のビットマップデータが生成され、そのビットマップデータがＶＲＡＭ３に格納される。また、ディスプレイコントローラ４によって、表示状態書き換え処理が実行され、図３に示すように、まずそのステップＳ１で、図４（ｂ）に示すように、ＶＲＡＭ３に格納されているビットマップデータに基づいて、前記先頭ページの対象画像の平面視縦方向の画素列が白色のみである領域が白表示領域に設定され、前記画素列に黒色もしくは階調色を含む領域が書き換え領域に設定される。

また、ステップＳ２で、ディスプレイ５の全ての画素に白色を表示させる指令がディスプレイ５（走査電極駆動回路７、データ電極駆動回路８）に出力される。すると、走査電極駆動回路７及びデータ電極駆動回路８によって、走査電極及びデータ電極に所定電圧が印可され、その印可された電圧によって電位差を生じさせ、各画素におけるコレステリック液晶を白色状態に変化させて、ディスプレイ５の全ての画素に白色が表示される。なお、ステップＳ２は、データ電極駆動回路８のシフトレジスタ構成部１５のＤＦＦ１６に、初期状態として白色のデータを入力することが目的であるため、データ入力のみ行って、ディスプレイ５への電圧印加は行わなくてもよい。

さらに、ステップＳ３で、表示対象画像の平面視左側から順に、平面視縦方向の画素列が白領域と設定されたか否かが判定され、白領域と設定された場合には数値「０」が当該画素列に対応づけられ、書き換え領域と設定された場合には数値「１」が対応づけられる。そして、その対応づけられた数値を当該対応づけられた順に並べてなる数列がディスプレイ５のデータ電極駆動回路８（領域判別用レジスタ９）に出力される。そして、領域判別用レジスタ９によって、読込用クロック信号の有為なエッジが現れるたびに、複数のＤＦＦ１４のうち平面視左側にあるデータ電極に対応づけられているものから順に、書き換え列指示データを先頭から１つずつ取得させる。その結果、各ＤＦＦ１４それぞれには、対応付けられているデータ電極（画素列）が、書き換え領域（ビットマップデータの書き換えを行う領域）であるか、白領域であるかを示す数値「１」「０」が格納される。

また、ステップＳ４で、前記設定された書き換え領域のビットマップデータがＶＲＡＭ３から読み出され、そのビットマップデータが平面視上側の画素行のものから順にディスプレイ５のデータ電極（データ用シフトレジスタ１０）に出力される。また、その際、書き換え領域に含まれる平面視縦方向の画素列の数が検出され、その数でSelection期間が除算され、その除算結果を１周期として読込用クロック信号が生成される。そして、データ用シフトレジスタ１０によって、領域判別用レジスタ９のＤＦＦ１４が参照され、読込用クロック信号の有為なエッジが現れるたびに、複数のシフトレジスタ構成部１５のうち平面視左側にあるデータ電極に対応づけられて、且つ、前記設定された画素書き換え領域に含まれる画素列（データ電極）に対応づけられているシフトレジスタ構成部１５から順に、ビットマップデータの平面視左側の画素が１画素分ずつ取得される。その結果、書き換え領域に含まれる画素列（データ電極）に対応するシフトレジスタ構成部１５それぞれには、対応付けられているデータ電極（画素列）のビットマップデータが格納される。なお、白領域に含まれる画素列（データ電極）に対応するシフトレジスタ構成部１５内のセレクタ回路１７により、ＤＦＦ１６が選択されないため、初期状態を保持する。

また、データラッチ１１によって、所定のラッチ信号の有為なエッジが現れるたびに、複数のラッチ構成部１８のうち画素書き換え領域に含まれる画素列（データ電極）に対応づけられているものに、同じデータ電極に対応づけて設けられたシフトレジスタ構成部１５のＤＦＦ１６に格納されている１画素分のビットマップデータがラッチされる。また、白領域に含まれる画素列に対応づけられているデータラッチ１１では、それまで当該データラッチ１１でラッチされていた白色のビットマップデータが再びラッチされる。さらに、データ生成回路１２によって、データラッチ１１のＤＦＦ２０に格納されているビットマップデータが対応画素に表示されるように、コレステリック液晶層をＤＤＳ駆動して書き換えるための電圧パターンのデータが各データ電極それぞれについて生成される。そして、レベルシフタ１３によって、データ生成回路１２で生成された電圧パターンのデータが取得され、そのデータが示す電圧パターンが各データ電極それぞれに印可される。

またその際、走査電極駆動回路７によって、コレステリック液晶層をＤＤＳ駆動して書き換えるための電圧パターンが各走査電極に繰り返し印可される。そして、ディスプレイ５で、走査電極及びデータ電極に印可された電圧によって当該走査電極及びデータ電極間に電位差が発生され、コレステリック液晶パネル６の各画素に電圧が印可されてＤＤＳ駆動されることで、当該各画素におけるコレステリック液晶の配向状態（白色状態、黒色状態）が変化され、前記先頭ページの画像がコレステリック液晶パネル６に表示される。

このように、本実施形態の電子ブックリーダ１によれば、白領域に含まれる画素列の各画素には、同じビットマップデータ（白色）を表示させることができる。そのため、例えば、複数行の文字列からなる小説等のデータを表示させる場合には、文字列部分を書き込み領域に設定し、行間部分を白領域に設定して当該文字列部分の背景色（白色）を表示させ、さらに、文字列部分のみのビットマップデータ、つまり、行間部分を省略したビットマップデータを用いることで、前記小説を表示することができる。その結果、省略した行間部分のビットマップデータの分だけ、取得させるデータ数を少なくすることができ、ビットマップデータ読み込みのためのクロック信号の周波数を低くすることができる。

例えば、データ電極の総数が４０００ラインである場合には、白領域が８００ライン程度あると、クロック信号の周波数は４／５程度となる。特に、表示対象画像がドキュメントの画像である場合には、画像中の白比率は７０％程度となるため、より有効となる。
また、クロック信号の周波数を低くすると、表示書き換えの消費電力を小さくでき、また、走査電極駆動回路７及びデータ電極駆動回路８の動作を安定化することができる。

以上、上記実施形態では、図２のデータ用シフトレジスタ１０が特許請求の範囲の取得手段を構成し、以下同様に、図２のデータラッチ１１が補完手段を構成し、図２のデータ生成回路１２及びレベルシフタ１３が印加手段を構成し、図２の領域判別用レジスタが格納手段を構成し、図３のステップＳ１及びＳ３が領域データ格納手段を構成し、図３のステップＳ４が画像データ格納手段を構成する。

なお、本発明のデータ電極駆動回路及び画像表示装置は、上記実施の形態の内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
また、データ電極駆動回路８を１つの回路で形成する例を示したが、これに限られるものではない。例えば、複数の小型駆動回路をカスケード接続して構成し、１つの駆動回路でデータ読込みが終ったら、自動的に次段の駆動回路でデータ読込みを開始するようにしてもよい。そのようにすれば、画像データ読み込みのためのデータバス数を小さくすることができる。ちなみに、複数の小型駆動回路に個別にデータバスを設けて構成し、個別にデータ読み込みを行う方法によれば、画像データ読み込みのためのクロック信号の周波数を低くすることができるものの、データバス数が増大し、パターン実装に困難となる。

電子ブックリーダの内部構成を示すブロック図である。 図１のデータ電極駆動回路の内部構成を示すブロック図である。 書き換え処理を示すフローチャートである。 電子ブックリーダの動作を説明するための説明図である。

符号の説明

１は電子ブックリーダ、２はＣＰＵ、３はＶＲＡＭ、４はディスプレイコントローラ、５はディスプレイ、６はコレステリック液晶パネル、７は走査電極駆動回路、８はデータ電極駆動回路、９は領域判別用レジスタ、１０はデータ用シフトレジスタ、１１はデータラッチ、１２はデータ生成回路、１３はレベルシフタ、１４はＤＦＦ、１５はシフトレジスタ構成部、１６はＤＦＦ、１７ はセレクタ回路、１８はラッチ構成部、１９はセレクタ回路、２０はＤＦＦ

Claims (2)

1. コレステリック液晶の配向状態を変化させることで白黒表示を行う表示パネルに配されたデータ電極をＤＤＳ駆動方式により駆動するデータ電極駆動回路であって、
   前記データ電極の方向と同じ方向の画素列に含まれる画素が白色のみである第１領域と前記画素列に含まれる画素の少なくとも一部が黒色である第２領域とを含む表示対象画像の画像データのうち、前記第２領域の画像データを取得する取得手段と、
   前記取得手段で取得された前記第２領域の画像データに白領域を補完する補完手段と、
   前記補完手段で補完された画像データに基づいて、各データ電極それぞれに電圧を印加する印加手段と、
   前記第１領域を示すデータ及び前記第２領域を示すデータを格納する格納手段と、
   を備え、
   前記取得手段は、前記格納手段に格納されている前記第２領域を示すデータを参照することで、前記第２領域の画像データを取得することを特徴とするデータ電極駆動回路。
2. 前記請求項１に記載のデータ電極駆動回路を有する画像表示装置であって、
   前記第１領域を示すデータ及び前記第２領域を示すデータを生成し、該生成されたデータを前記データ電極駆動回路の格納手段に格納させる領域データ格納手段と、
   前記第２領域の画像データを生成し、該生成された画像データを前記データ電極駆動回路の取得手段に取得させる画像データ格納手段と、
   を備えたことを特徴とする画像表示装置。

Images