JP3283448B2 - ビデオオーバーレイ装置 - Google Patents

ビデオオーバーレイ装置

Info

Publication number
JP3283448B2
JP3283448B2 JP23702297A JP23702297A JP3283448B2 JP 3283448 B2 JP3283448 B2 JP 3283448B2 JP 23702297 A JP23702297 A JP 23702297A JP 23702297 A JP23702297 A JP 23702297A JP 3283448 B2 JP3283448 B2 JP 3283448B2
Authority
JP
Japan
Prior art keywords
pixel clock
signal
code
video
overlay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23702297A
Other languages
English (en)
Other versions
JPH1185118A (ja
Inventor
浩明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP23702297A priority Critical patent/JP3283448B2/ja
Publication of JPH1185118A publication Critical patent/JPH1185118A/ja
Application granted granted Critical
Publication of JP3283448B2 publication Critical patent/JP3283448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はコンピュータのグラ
フィック画面に、外部から入力された画像を特定の位置
にオーバーレイさせるビデオオーバーレイ装置に関する
ものである。
【0002】
【従来の技術】図8にビデオオーバーレイ装置の全体構
成を示す。ホストコンピュータ200の中には、ビデオ
オーバーレイブロック201とグラフィックブロック2
02とが設けられている。グラフィックブロック202
は、ホストコンピュータ200のグラフィック画面を出
力するものである。ビデオオーバーレイブロック201
は、グラフィックブロック202が出力するVGAやX
GA等のグラフィック信号204を入力し、ホストコン
ピュータ200が指定したエリア(ウィンドウ)にビデ
オ画像をオーバーレイするものである。ビデオオーバー
レイ出力信号205がモニタ203に送られると、ユー
ザはグラフィック画面上に外部から入力された動画像を
見ることができる。
【0003】図9にグラフィック座標を示す。グラフィ
ック座標とは、コンピュータ(PC)のOS上での論理
的な座標である。しかしモニタ203に表示する場合
は、水平同期信号(以下、HSYNCという)とx軸の
原点Gx0との間にはブランキング区間が存在する。こ
のブランキング区間のためにHSYNC間のピクセル数
は一意に決めることはできない。座標Gx1、Gx2、
Gy1、Gy2の理論的な値はOS上で既知である。モ
ニタ上のGx1の位置は、HSYNCの基準値+ブラン
キング区間+Gx1となる。従ってブランキング区間の
時間が判らないと、HSYNC間の正確なピクセルクロ
ックの数は判らない。
【0004】図10にビデオオーバーレイブロック上の
座標を示す。Vx1、Vx2は、HYSNCからのピク
セルクロックのカウント数により決定できる。またVy
1、Vy2は、垂直同期信号(以下、VSYNCとい
う)からHSYNCのカウント数により決定できる。但
し、グラフィック信号204にはピクセルクロックが存
在しないため、ビデオオーバーレイブロックでピクセル
クロックを再生しなければならない。これを再生するに
は、 (1)グラフック画面の解像度(VGA、SVGA、X
GA等の区別)が判らなければならない。 (2)グラフック画面のリフレッシュレート(VSYN
Cの周波数)が判らなければならない。 (3)水平及び垂直方向のブランキング区間が判らなけ
ればならない。
【0005】(1)については、OSにより知ることが
できる。(2)、(3)については一般に不明である。
従って、ビデオオーバーレイブロック上でピクセルクロ
ックを再生するためには、何らかの方法でグラフィック
画面上のビデオ表示エリア(ウィンドウ)を知る必要が
ある。
【0006】もし、ピクセルクロックの周波数がグラフ
ィック画面とビデオ画面で一致していなければ、図11
に示すようにグラフィック座標系(Gx,Gy)とビデ
オオーバーレイ座標系(Vx,Vy)がずれ、グラフィ
ック画面上のビデオ表示エリアA1と、ビデオオーバー
レイ上の表示エリアA2の位置及びサイズが合わなくな
る。そこで、ビデオオーバーレイブロック上において、
ピクセルクロックを適当な周波数に設定できれば、グラ
フィック画面上のビデオ表示エリアと、ビデオオーバー
レイ上の表示エリアを同一位置にすることができる。
【0007】図12に従来のビデオオーバーレイブロッ
ク201の構成図を示す。コンピュータの出力信号1と
して、VSYNC、HSYNC、グラフィック信号であ
るR信号、G信号、B信号が夫々ビデオオーバーレイブ
ロック201に与えられる。一方、GUI環境でのビデ
オ再生ソフトウェアがユーザにより起動されると、ビデ
オ表示用の矩形領域(以下、ビデオウィンドウという)
が表示される。コンピュータはビデオオーバーレイブロ
ック201に対して、ビデオウィンドウをグラフィック
信号によって指示する。このとき、コンピュータはビデ
オウィンドウの領域を予め決められた色(以下、カラー
キーという)で塗りつぶす。
【0008】この場合、ビデオウィンドウ内では、R信
号、G信号、B信号は夫々予め決められた信号レベルと
なる。カラーキー検出回路2は3つの信号レベルの値か
らカラーキーを検出し、カラーキーエリア信号10をR
GB信号切換回路5に出力する。一方、グラフィック画
面にオーバーレイすべきディジタルビデオ信号7は、ビ
デオ同期信号8と共にオーバーレイ制御回路4に対して
グラフィック信号とは無関係に入力される。
【0009】オーバーレイ制御回路4はICで構成さ
れ、ホストバス6経由でコンピュータよりビデオ表示エ
リアの座標、ビデオの拡大又は縮小率、ビデオ表示モー
ドなどが任意に設定できるようになっている。オーバー
レイ制御回路4に入力されたディジタルビデオ信号7
は、飛び越し走査信号から非飛び越し走査信号へ、また
輝度信号と色差信号(以下、YUV信号という)から、
グラフィック信号と同じRGB信号へ変換される。そし
てコンピュータが設定した拡大又は縮小率により信号処
理を受けた後、専用のビデオメモリに記憶される。
【0010】オーバーレイ制御回路4には、コンピュー
タの出力信号1であるHSYNC、VSYNCが入力さ
れ、ピクセルクロック発生回路3からピクセルクロック
が入力される。ピクセルクロック発生回路3は、ホスト
バス6を通じてコンピュータから入力された信号に基づ
き、グラフィック画面と適応した周波数のピクセルクロ
ックを発生する。そしてオーバーレイ制御回路4は、入
力されたHSYNC、VSYNC、ピクセルクロックを
夫々カウントし、これらのカウント結果により、グラフ
ィック画面上の座標を求めたり、ディジタルビデオ信号
をアナログのRGB信号に変換したりする。
【0011】またオーバーレイ制御回路4は、グラフィ
ック信号がビデオウィンドウ内にあるときに、ビデオウ
ィンドウエリア信号11を出力する。その様子を図13
に示す。図13の縦軸は水平同期信号(HSYNC)3
00の発生位置を示し、横軸は垂直同期信号(VSYN
C)301が出力される走査ラインを示す。座標x1は
ビデオウィンドウ306の水平方向の開始位置を示し、
座標x2は終了位置を示す。これらの座標x1、x2は
HSYNC300からピクセルクロックをカウントして
求められる。同様に座標y1はビデオウィンドウ306
の垂直方向の開始位置を示し、座標y2は終了位置を示
す。座標y1、y2はVSYNC301の基準点からH
SYNC300をカウントして求めることができる。オ
ーバーレイ座標はこのような座標x1、x2、y1、y
2によって決定される。
【0012】ピクセルクロックとHSYNCのカウント
による座標値が、コンピュータが設定したオーバーレイ
の座標内にくると、オーバーレイ制御回路4は、ピクセ
ルクロックのタイミングでディジタル−アナログ変換し
たビデオ出力9と、ビデオウィンドウエリア信号11と
をRGB信号切換回路5に出力する。RGB信号切換回
路5は、ビデオウィンドウエリア信号11とカラーキー
エリア信号10が共にアクティブであれば、コンピュー
タの出力信号1をビデオ出力9に切り換える。このよう
にしてモニタに与えられる出力信号12は、外部から入
力されたビデオ信号がグラフィック画面の所定の位置に
オーバーレイされたものになる。
【0013】
【発明が解決しようとする課題】しかしビデオ出力9が
グラフィック画面の所定の位置にタイミングよく出力さ
れるためには、コンピュータの出力グラフィック信号で
あるR、G、B信号に適合するように、ピクセルクロッ
クの周波数が設定されなければならない。またビデオウ
ィンドウの座標(グラフィック座標)と、オーバーレイ
ブロック201より求められたビデオオーバーレイ座標
(ビデオ座標)とが一致しなければならない。
【0014】しかし適合したピクセルクロックを発生さ
せるためには、例えコンピュータのグラフィック画面の
解像度が既知であっても、垂直同期信号の周波数により
ピクセルクロックの周波数が変化しなければならない。
このような場合に、従来のビデオオーバーレイブロック
201では、画像信号に適合するピクセルクロックを正
確に発生できない。ピクセルクロックの周波数を適合さ
せるには、ビデオ表示エリアの水平方向の時間を求める
必要があるが、カラーキーによるビデオ表示エリアの検
出方法では、ビデオ表示エリア以外にもカラーキーと同
色の画像が存在することもあり、常に正確な検出が行え
るとは限らない。
【0015】また従来のビデオオーバーレイブロック2
01では、ブランキング内のピクセルクロック数及びラ
イン数を特定できないため、ビデオ画像(動画)をオー
バーレイする表示位置の正確な座標の設定を行うことが
できなかった。
【0016】このように、ピクセルクロックがグラフィ
ック信号と適合していないコンピュータの初期状態や、
コンピュータのユーザが自らグラフィック画面の解像度
を変更したり、垂直同期信号の周波数を変更したとき場
合には、ピクセルクロックの周波数の調整と、ビデオオ
ーバーレイ座標の設定を行うには、従来方式であれば特
別な設定モードを用意し、人手を介して調整しなければ
ならなかった。
【0017】しかし、適正なピクセルクロックに調整さ
れていない初期状態において、ピクセルクロックの調整
を新たに行い、ビデオオーバーレイ座標の調整を行うこ
とは、装置の構成を知らないユーザにとっては煩雑な作
業となる。また一度ピクセルクロックとビデオ表示エリ
アの座標を最適に設定しても、ユーザがグラフィック画
面の解像度や垂直同期信号の周波数の設定を変えれば、
ピクセルクロックの適正周波数が変化し、その都度ピク
セルクロックの周波数の調整とビデオオーバーレイ座標
の位置調整とが必要になり、使用上好ましくなくなる。
【0018】本発明は、このような従来の問題点に鑑み
てなされたものであって、ビデオ信号を表示するソフト
ウェアを起動すると、コンピュータが出力するグラフィ
ック信号から、自動的に適正なピクセルクロックの周波
数の調整を行い、更にグラフィック画面における水平同
期信号と垂直同期信号とピクセルクロックとから、ビデ
オウィンドウ座標と一致するビデオオーバーレイ座標を
求める機能を有するビデオオーバーレイ装置を実現する
ことを目的とする。
【0019】
【課題を解決するための手段】このような課題を解決す
るため、本願の請求項1記載の発明は、コンピュータか
ら出力された信号を表示するグラフィック画面におい
て、前記グラフィック画面の特定のウィンドウに外部か
ら入力された画像をオーバーレイ画像として表示するビ
デオオーバーレイ装置であって、外部から画像信号を入
力し、前記グラフィック画面に表示できるような走査方
式の画像信号に変換すると共に、コンピュータのソフト
ウェアによって設定された縮小拡大率により前記画像信
号を縮小拡大するビデオオーバーレイ制御手段と、前記
ソフトウェアによって前記グラフィック画面上のウィン
ドウの位置が設定されたとき、前記ウィンドウの座標を
決定するための開始コードと終了コードを生成するコー
ド発生手段と、前記ソフトウェアによって設定された前
記ウィンドウに前記画像信号をオーバーレイするとき、
前記コード発生手段の開始コードと終了コードに基づい
て前記グラフィック画面上におけるオーバーレイ座標を
検出するビデオオーバーレイ座標検出手段と、水平同期
信号を基準クロックとして任意の周波数を有するピクセ
ルクロックを発生すると共に、前記ビデオオーバーレイ
座標検出手段が検出したオーバーレイ座標とグラフィッ
ク画面の解像度とに基づいて、前記オーバーレイ画像の
サイズと前記ウィンドウのサイズとが一致するよう前記
ピクセルクロックを調整するピクセルクロック調整手段
と、前記ウィンドウの表示領域を示す切換信号を検出し
て、グラフィック信号から前記画像信号に切り替え、前
記ピクセルクロック調整手段によって制御されたピクセ
ルクロックに応じて画像信号を出力する画像切換手段
と、を具備することを特徴とするものである。
【0020】また本願の請求項2記載の発明は、請求項
1のビデオオーバーレイ装置において、前記コード発生
手段は、R,G,B信号のうち、特定の色信号の組み合
わせを用いて第1及び第2のストライプパターンを生成
し、前記第1及び第2のストライプパターンをビデオオ
ーバーレイの開始コード及び終了コードとすることを特
徴とするものである。
【0021】また本願の請求項3記載の発明は、請求項
1のビデオオーバーレイ装置において、前記ビデオオー
バーレイ座標検出手段は、前記コード発生手段が生成し
た前記開始コード及び終了コードを検出するコード検出
回路と、前記コード検出回路によって前記開始コード及
び終了コードが検出される間に、前記ピクセルクロック
調整手段から出力されたピクセルクロックを計数し、前
記ウィンドウのx座標を生成するxカウンタと、前記コ
ード検出回路によって前記開始コード及び終了コードが
検出される間に前記グラフィック画面の水平同期信号の
数を計数し、前記ウィンドウのy座標を生成するyカウ
ンタと、を有し、前記xカウンタとyカウンタの計数結
果から前記ビデオオーバーレイ座標を生成することを特
徴とするものである。
【0022】また本願の請求項4記載の発明は、請求項
1のビデオオーバーレイ装置において、前記ピクセルク
ロック調整手段は、水平同期信号を基準クロックとし
て、周波数制御信号に基づいて任意の周波数のピクセル
クロックを生成して前記ビデオオーバーレイ制御手段に
与えるピクセルクロック発生回路と、前記ビデオオーバ
ーレイ座標検出手段が生成したオーバーレイ座標とグラ
フィック画面の解像度とに基づいて、前記オーバーレイ
画像のサイズと前記ウィンドウとが一致するよう前記周
波数制御信号を前記ピクセルクロック発生回路に与える
ピクセルクロック制御回路と、を有することを特徴とす
るものである。
【0023】このような構成によれば、コンピュータ上
からソフトウェアを起動して、特定のウィンドウに動画
像を再生するときに、ピクセルクロックの調整を自動で
行うことにより、ビデオオーバーレイ画面の座標が適切
でなくても、ユーザの手を介することなく、グラフィッ
ク画面上のウィンドウに外部入力の画像を適切に表示で
きる。
【0024】
【発明の実施の形態】以下、本発明の実施の形態におけ
るビデオオーバーレイ装置について図面を参照しながら
説明する。ユーザがビデオ再生を行うため、ソフトウェ
アを起動すると、ソフトウェアのプログラムにより、図
1に示すようにビデオ表示のウィンドウであるビデオ表
示エリア602が指示された大きさで作成される。また
コード発生手段(図示せず)は、ソフトウェアによって
グラフィック画面上のウィンドウの位置が設定されたと
き、ウィンドウの範囲を示す開始コード605と終了コ
ード606を生成する。そしてピクセルクロックを最適
値に調整するため、ビデオ表示エリア602に対して、
開始コード605及び終了コード606によって定まる
所定のカラーパターンが作成される。この場合、グラフ
ィック画面601と水平方向の時間との関係を明らかに
するため、HSYNCとグラフィック信号を図1の下部
に示す。
【0025】またグラフィック画面601と垂直同期信
号と描画区間との関係を明らかにするために、VSYN
Cと垂直方向描画区間を図1の右部に示す。左右に示す
区間608と区間614は、グラフィック画面がモニタ
上に表示されない水平方向のブランキング区間である。
区間609と区間613は、ビデオ表示エリア以外のグ
ラフィック画面の区間である。区間610は開始コード
区間であり、区間611はビデオ表示区間であり、区間
612は終了コード区間である。上下に示す区間616
と区間620は、垂直方向のブランキング区間である。
区間617と区間619は、ビデオ表示区間以外のグラ
フィック画面の区間であり、区間618は垂直方向のビ
デオ表示区間である。
【0026】本実施の形態のビデオオーバーレイ装置に
設けられるビデオオーバーレイブロック400の構成を
図2に示す。このビデオオーバーレイブロック400
は、波形整形回路403、比較回路404、コード検出
回路405、座標カウンタ406、ピクセルクロック発
生回路407、ピクセルクロック制御回路408、オー
バーレイ制御回路409、カラーキー検出回路410、
RGB信号切換回路411を含んで構成される。なお、
オーバーレイ制御回路409はICで構成され、図12
に示す従来例のオーバーレイ制御回路4と同一のオーバ
ーレイ制御手段である。また従来例と同一名称の回路に
ついては、詳細な説明を省略する。
【0027】前述したようにグラフィック画面は、コン
ピュータからの出力信号401に含まれるHSYNC、
VSYNC、アナログのグラフィック信号であるR信
号、G信号、B信号により作成される。波形整形回路4
03は、HSYNCとVSYNCの立ち上がり又は立ち
下がりを検出し、夫々HS420とVS421として他
の回路に出力する。立ち上がり又は立ち下がりを基準に
した理由は、グラフィック画面の解像度により、HSY
NC及びVSYNCの論理が変化するためである。ここ
ではHSYNC及びVSYNCがハイレベルになるとき
を正論理の同期タイミングとし、立ち上がりエッジによ
りHS420及びVS421が生成される。また、HS
YNC及びVSYNCがローレベルになるときを負論理
の同期タイミングとし、立ち下がりエッジによりHS4
20及びVS421が生成される。
【0028】比較回路404はR信号、B信号、G信号
を夫々任意の閾値電圧と比較する回路である。図3は比
較回路404の具体的な構成を示すブロック図である。
この比較回路404は、3つの電圧比較器503,50
7,511で構成される。電圧比較器503は、グラフ
ィックのR信号501と閾値電圧502とを比較し、R
コンパレート信号504を出力する回路である。電圧比
較器507は、グラフィックのG信号505と閾値電圧
506とを比較し、Gコンパレート信号508を出力す
る回路である。電圧比較器511は、グラフィックのB
信号509と閾値電圧510とを比較し、Bコンパレー
ト信号512を出力する回路である。
【0029】本実施の形態ではアナログの電圧比較器を
用いたが、アナログ−ディジタル変換した後にディジタ
ル信号の比較器を設けて比較をしてもよい。これら電圧
比較器は夫々閾値電圧と比較し、Hレベル又はLレベル
の比較結果を出力する。
【0030】これらの2値信号は図2のコード検出回路
405とカラーキー検出回路410に与えられる。コー
ド検出回路405では2値信号の組み合わせ(厳密に
は、一定ビットのR、G、B信号を夫々シリアル−パラ
レル変換し、8ビットコードとしたもの)から、ビデオ
表示エリアの開始コード605と終了コード606が検
出される。図4にその様子を示す。この時点は初期状態
であるので、ピクセルクロックの周波数が適正に設定さ
れていない。このため本実施の形態では、Rコンパレー
ト信号504、Gコンパレート信号508の組合わせを
開始及び終了コードとして検出できるようにし、Bコン
パレート信号512を1ピクセル毎に変化する同期クロ
ックとし、これらの信号をビデオウィンドウ内に描画す
る。
【0031】ビデオ表示エリア602内には、表示色7
02で示すような画像が1ライン毎に出力されるので、
垂直方向に各色のストライプパターンが初期のフレーム
に描画されることになる。コード検出回路405は、B
コンパレート信号512を同期クロックとして用い、R
コンパレート信号504、Gコンパレート信号508が
設定したコードに一致すると、開始コード605及び終
了コード606を出力する。またコード検出回路405
の出力するINT417はHS420に同期しており、
ピクセルクロックが適正な周波数になるまでの間で、且
つ開始コード605及び終了コード606を両方検出し
た場合のみ、ホストコンピュータに対する割込信号とし
て利用される。
【0032】この理由は、ある特定のパターンを持った
画像信号であっても、有限色の組み合わせである以上、
誤検出の可能性があるためである。また、GUI環境の
コンピュータシステムで、一般的なマウスカーソルがビ
デオウィンドウのコードに使用する描画エリア上にくる
と、グラフィック画面上のコードが壊される。このため
ピクセルクロックの周波数の調整範囲を、開始コード及
び終了コードを検出した有効なラインに限定するためで
ある。
【0033】図4の開始コード605及び終了コード6
06は、図2に示すようにコード検出信号416として
座標カウンタ406及びピクセルクロック制御回路40
8に出力される。ピクセルクロック発生回路407は、
任意の周波数が設定可能なPLL(フェーズ・ロック・
ループ)発振器で構成されており、ビデオ再生ソフトウ
ェアの起動時にそのソフトウェアにより初期値がホスト
バス412を介して設定される。そしてこの初期値の設
定周波数によってピクセルクロック発生回路407でク
ロックを発振させる。
【0034】ピクセルクロック制御回路408は、開始
コード605を検出したら、ピクセルクロックのカウン
トを始め、終了コード606を検出したら、カウントを
終了する構成になっている。ビデオウィンドウのサイズ
から適正なピクセルクロックのカウント値は判るので、
実際のピクセルクロックのカウント値と理論的なカウン
ト値とを比較することにより、現在のピクセルクロック
の設定周波数が、高いか、低いか、又は適正かを判別す
ることができる。
【0035】この判定結果は、ピクセルクロック制御回
路408内のステータスレジスタにロードされる。この
ロードは終了コード606を検出したタイミングで行わ
れ、コンピュータが後にこの判定結果を自由に読み出す
ことができる。本実施の形態では、ホストコンピュータ
がINT417の信号を基に、ホストバス412を介し
てステータスレジスタから判定結果を読み出す。その結
果、ピクセルクロック発生回路407は、最適な周波数
のピクセルクロックを発生する。このようにピクセルク
ロックの周波数が適正値に調整されると、ピクセルクロ
ック制御回路408からEVEN413がコード検出回
路405に対して出力される。ここで波形整形回路40
3、比較回路404、コード検出回路405、座標カウ
ンタ406はビデオオーバーレイ座標検出手段の機能を
構成している。又カラーキー検出回路410とRGB信
号切換回路411は、画像切換手段を構成している。
【0036】ホストコンピュータは、このEVEN41
3をピクセルクロック制御回路408上のステータスレ
ジスタを介して取得できるので、ピクセルクロックの調
整後は、ビデオオーバーレイ座標検出のための動作を、
ビデオウィンドウ内の描画の動作に変える。その様子を
図5に示す。
【0037】ピクセル数801はビデオウィンドウの開
始位置からのピクセルクロック数を示すものである。ピ
クセルクロック802は、ピクセルクロック調整手段で
あるピクセルクロック制御回路408とピクセルクロッ
ク発生回路407によって調整されたピクセルクロック
である。Rコンパレート信号504、Gコンパレート信
号508、Bコンパレート信号512は、夫々比較回路
404によって2値化されたグラフィック信号である。
開始コード605は、ピクセルクロック802に同期し
てRコンパレート信号504とGコンパレート信号50
8をシリアル−パラレル変換し、特定のコードと一致し
たときアクティブになる信号である。
【0038】座標カウンタ406では、コード検出回路
405によりビデオウィンドウ上の開始コード及び終了
コードを検出し、HSYNCを基準としてピクセルクロ
ックをカウントすることにより、水平方向のビデオオー
バーレイ上の開始位置の座標及び終了位置の座標を求め
る。また座標カウンタ406は、垂直方向としてVSY
NCを基準に、開始コード又は終了コードを検出したラ
インのHSYNCをカウントすることにより、垂直方向
のビデオオーバーレイ上の開始位置の座標及び終了位置
の座標を求める。その様子を図6に示す。
【0039】水平方向基準901はHS420の出力タ
イミングを示し、水平方向の座標カウンタのクリアに用
いられる。垂直方向基準902はVS421の出力タイ
ミングを示し、垂直方向の座標カウンタのクリアに用い
られる。水平方向基準901から最初の開始コード60
5までのカウント値から、8ピクセル分引いたカウント
値は、ビデオ表示エリア602の水平方向のレフト座標
906となる。また水平方向基準901から終了コード
606までのカウント値は、ビデオ表示エリアのライト
座標907になる。
【0040】垂直方向の座標は、垂直方向基準902か
ら、最初の開始コード605又は終了コード606のい
ずれか一方を検出するまでHSYNCをカウントするこ
とによって得られる。従ってビデオ表示エリア602の
垂直方向のトップ座標908は、前記カウント値から1
ライン引いた値となる。また垂直方向のボトム座標90
9は、垂直方向基準902から最初の開始コード605
又は終了コード606のいずれか一方を検出した後、ど
ちらも検出できなくなるまでのHSYNCをカウントし
たカウント値から、1ラインを引いたカウント値とな
る。
【0041】しかし垂直方向の座標のカウントは、開始
コード605もしくは終了コード606のどちらか一方
の検出によって制御されている。これは前記したマウス
カーソルによって開始又は終了コードの破壊が起こる場
合の対策であるが、コードの誤検出による座標カウント
を誤る可能性を増加させる。したがって本実施の形態で
は、ビデオ表示エリア602の座標をカウントする手順
を、別の描画データによって再度行うことにより、座標
カウントの誤りを無くすようにする。もし1回目の各カ
ウント値と、2回目のカウント値が一致しなければ、ホ
ストコンピュータは再度、描画データを変更して座標検
出を行い、多数決によりビデオ表示エリアの座標を認識
する。
【0042】図7は座標カウンタ406の構成図であ
る。水平方向のカウントはx1カウンタ1007及びX
2カウンタ1008によって行われるが、まず波形整形
回路403を通って波形整形されたHSYNCであるH
S1002によりクリアされる。x1カウンタ1007
はビデオ表示エリアのレフト座標をカウントし、X2カ
ウンタ1008はビデオ表示エリアのライト座標をカウ
ントする。即ち、x1カウンタ1007は開始コード6
05がアクティブになるまでピクセルクロック1001
をカウントする。またx2カウンタ1008は終了コー
ド606が入力されるまでカウントする。x1レジスタ
1009はx1カウンタ1007のカウントデータを保
持する。x2レジスタ1010はx2カウンタ1008
のカウントデータを保持する。これらのカウントデータ
はホストコンピュータによって読み出される。xロード
1017は、X1レジスタ1009及びX2レジスタ1
010にデータをロードする信号であり、1ライン中に
開始コードと終了コードとを検出した後、HS1002
に同期して出力される。
【0043】垂直方向の座標カウントは、y1カウンタ
1013及びy2カウンタ1015によって行われる
が、先ずVSYNCであるVS1005によりクリアさ
れる。y1カウンタ1013はビデオ表示エリアの垂直
方向の上側の座標をカウントし、y2カウンタ1015
はビデオ表示エリアの垂直方向の下側の座標をカウント
する。y1カウンタ1013は、最初の開始コード又は
終了コードを検出するとアクティブになり、トップ検出
信号1011がアクティブになるまでHS1002をカ
ウントする。そして次のVS1005でクリアされる。
またy2カウンタ1015は、トップ検出信号1011
がアクティブになった後、開始コードと終了コードのど
ちらのコードも検出できなくなるとアクティブになり、
ボトム検出信号1012がアクティブになるまでカウン
トする。そして次のVS1005でクリアされる。
【0044】y1カウンタ1013の値はy1レジスタ
1014に保持され、y2カウンタ1015の値はy2
レジスタ1016に保持される。y1レジスタ1014
及びy2レジスタ1016の内容はホストバス1006
経由でホストコンピュータにより読み出される。y1レ
ジスタ1014及びy2レジスタ1016のデータはy
ロード1018によりロードされるが、ボトム検出信号
1012がアクティブとなり、且つHS1002がアク
ティブのとき出力される。
【0045】座標カウンタ406には前述したようにス
テータスレジスタ1019が設けられている。ステータ
スレジスタ1019は、トップ検出信号1011、ボト
ム検出信号1012、開始コード605、終了コード6
06をHS1002のタイミングで保持し、ホストバス
経由でホストコンピュータよって自由に読み出される。
従ってホストコンピュータは描画データをビデオ表示エ
リアに描画した後、ステータスレジスタ1019の状態
をモニタしながら、前記したビデオ表示エリア座標検出
手順を複数回実行し、検出した各カウンタの値からコン
ピュータがビデオオーバーレイ座標を決定する。
【0046】以上のようにビデオオーバーレイ座標が決
定されると、従来例と同様の動作が行われる。即ち、図
2においてカラーキー検出回路410が比較回路404
の出力する比較結果から、特定のR信号、G信号、B信
号の組み合わせであるカラーキーを検出すると、RGB
切換信号422を発生する。RGB信号切換回路411
はこのRGB切換信号422が与えられると、コンピュ
ータの出力信号401をビデオ出力414に切り換え
る。このようにしてモニタに与えられる出力信号402
は、外部から入力されたビデオ信号がグラフィック画面
の所定の位置にオーバーレイされたものになる。
【0047】以後ユーザによってビデオウィンドウの位
置が変更されたり、サイズが変更されたとき、ビデオオ
ーバーレイ座標検出手段で求めた座標を基準にして、オ
ーバーレイ制御回路409に設定する座標、およびピク
セルクロック発生回路407に設定する周波数データを
決定すれば、適切なピクセルクロック周波数と、ビデオ
ウィンドウに適応したビデオ表示が実現できる。
【0048】
【発明の効果】以上のように本発明によれば、外部から
与えられた画像信号を、コンピュータのグラフィック画
面上にビデオオーバーレイ表示するにあたり、ソウトウ
ェアにより指定されたウィンドウ上に位置ずれを起こす
ことなく外部画像を表示することができる。また従来ユ
ーザが手作業で行っていたピクセルクロックの周波数調
整やビデオ表示画面座標の検出を自動的に行うことがで
きる。このため、常に最適なビデオオーバーレイ表示環
境を実現できる。
【図面の簡単な説明】
【図1】本実施の形態におけるグラフィック画面とグラ
フィック信号との関係を示す説明図である。
【図2】本発明の実施の形態におけるビデオオーバーレ
イ装置の構成図である。
【図3】本実施の形態のビデオオーバーレイ装置に用い
られる比較回路の構成図である。
【図4】適正な周波数のピクセルクロックが設定されて
ない状態で、描画コードを検出するタイムチャートであ
る。
【図5】本実施の形態において、適正なピクセルクロッ
ク周波数が設定された後の描画コードを検出するタイム
チャートである。
【図6】ビデオオーバーレイ座標における座標カウンタ
の動作説明図である。
【図7】本実施の形態のビデオオーバーレイ装置に用い
られる座標カウンタの構成図である。
【図8】ビデオオーバーレイ機能を持つホストコンピュ
ータの構成図である。
【図9】グラフィック座標の説明図である。
【図10】ビデオ座標の説明図である。
【図11】グラフィック座標とビデオ座標のずれを示す
説明図である。
【図12】従来のビデオオーバーレイ装置の構成例を示
すブロック図である。
【図13】グラフィック画面上のビデオウィンドウとグ
ラフィック座標の関係を示す説明図である。
【符号の説明】
200 ホストコンピュータ 201 ビデオオーバーレイブロック 202 グラフィックブロック 203 モニタ 204 グラフィック信号 205 ビデオオーバーレイ出力信号 400 ビデオオーバーレイブロック 403 波形整形回路 404 比較回路 405 コード検出回路 406 座標カウンタ 407 ピクセルクロック発生回路 408 ピクセルクロック制御回路 409 オーバーレイ制御回路 410 カラーキー検出回路 411 RGB信号切換回路 503,507,511 電圧比較器 1007 x1カウンタ 1008 x2カウンタ 1009 x1レジスタ 1010 x2レジスタ 1013 y1カウンタ 1015 y2カウンタ 1014 y1レジスタ 1016 y2レジスタ 1019 ステータスレジスタ

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 コンピュータから出力された信号を表示
    するグラフィック画面において、前記グラフィック画面
    の特定のウィンドウに外部から入力された画像をオーバ
    ーレイ画像として表示するビデオオーバーレイ装置であ
    って、 外部から画像信号を入力し、前記グラフィック画面に表
    示できるような走査方式の画像信号に変換すると共に、
    コンピュータのソフトウェアによって設定された縮小拡
    大率により前記画像信号を縮小拡大するビデオオーバー
    レイ制御手段と、 前記ソフトウェアによって前記グラフィック画面上のウ
    ィンドウの位置が設定されたとき、前記ウィンドウの座
    標を決定するための開始コードと終了コードを生成する
    コード発生手段と、 前記ソフトウェアによって設定された前記ウィンドウに
    前記画像信号をオーバーレイするとき、前記コード発生
    手段の開始コードと終了コードに基づいて前記グラフィ
    ック画面上におけるオーバーレイ座標を検出するビデオ
    オーバーレイ座標検出手段と、 水平同期信号を基準クロックとして任意の周波数を有す
    るピクセルクロックを発生すると共に、前記ビデオオー
    バーレイ座標検出手段が検出したオーバーレイ座標とグ
    ラフィック画面の解像度とに基づいて、前記オーバーレ
    イ画像のサイズと前記ウィンドウのサイズとが一致する
    よう前記ピクセルクロックを調整するピクセルクロック
    調整手段と、 前記ウィンドウの表示領域を示す切換信号を検出して、
    グラフィック信号から前記画像信号に切り替え、前記ピ
    クセルクロック調整手段によって制御されたピクセルク
    ロックに応じて画像信号を出力する画像切換手段と、を
    具備することを特徴とするビデオオーバーレイ装置。
  2. 【請求項2】 前記コード発生手段は、 R,G,B信号のうち、特定の色信号の組み合わせを用
    いて第1及び第2のストライプパターンを生成し、前記
    第1及び第2のストライプパターンをビデオオーバーレ
    イの開始コード及び終了コードとするものであることを
    特徴とする請求項1記載のビデオオーバーレイ装置。
  3. 【請求項3】 前記ビデオオーバーレイ座標検出手段
    は、 前記コード発生手段が生成した前記開始コード及び終了
    コードを検出するコード検出回路と、 前記コード検出回路によって前記開始コード及び終了コ
    ードが検出される間に、前記ピクセルクロック調整手段
    から出力されたピクセルクロックを計数し、前記ウィン
    ドウのx座標を生成するxカウンタと、 前記コード検出回路によって前記開始コード及び終了コ
    ードが検出される間に前記グラフィック画面の水平同期
    信号の数を計数し、前記ウィンドウのy座標を生成する
    yカウンタと、を有し、 前記xカウンタとyカウンタの計数結果から前記ビデオ
    オーバーレイ座標を生成することを特徴とする請求項1
    記載のビデオオーバーレイ装置。
  4. 【請求項4】 前記ピクセルクロック調整手段は、 水平同期信号を基準クロックとして、周波数制御信号に
    基づいて任意の周波数のピクセルクロックを生成して前
    記ビデオオーバーレイ制御手段に与えるピクセルクロッ
    ク発生回路と、 前記ビデオオーバーレイ座標検出手段が生成したオーバ
    ーレイ座標とグラフィック画面の解像度とに基づいて、
    前記オーバーレイ画像のサイズと前記ウィンドウとが一
    致するよう前記周波数制御信号を前記ピクセルクロック
    発生回路に与えるピクセルクロック制御回路と、を有す
    ることを特徴とする請求項1記載のビデオオーバーレイ
    装置。
JP23702297A 1997-09-02 1997-09-02 ビデオオーバーレイ装置 Expired - Fee Related JP3283448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23702297A JP3283448B2 (ja) 1997-09-02 1997-09-02 ビデオオーバーレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23702297A JP3283448B2 (ja) 1997-09-02 1997-09-02 ビデオオーバーレイ装置

Publications (2)

Publication Number Publication Date
JPH1185118A JPH1185118A (ja) 1999-03-30
JP3283448B2 true JP3283448B2 (ja) 2002-05-20

Family

ID=17009239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23702297A Expired - Fee Related JP3283448B2 (ja) 1997-09-02 1997-09-02 ビデオオーバーレイ装置

Country Status (1)

Country Link
JP (1) JP3283448B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943844B2 (en) * 2001-06-13 2005-09-13 Intel Corporation Adjusting pixel clock
JP2006330754A (ja) * 2001-12-27 2006-12-07 Renesas Technology Corp 表示システムおよびこの表示システムを用いた携帯電話装置
JP2007139866A (ja) * 2005-11-15 2007-06-07 Micomsoft Co Ltd 映像信号処理システム

Also Published As

Publication number Publication date
JPH1185118A (ja) 1999-03-30

Similar Documents

Publication Publication Date Title
EP0805430B1 (en) Video adapter and digital image display apparatus
US20090122197A1 (en) Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US6559837B1 (en) Image luminance detection and correction employing histograms
JP2002351442A (ja) 映像表示装置における焼付け防止装置
JP3283448B2 (ja) ビデオオーバーレイ装置
JP3214820B2 (ja) デジタル画像表示装置
JP4017335B2 (ja) 映像信号の有効期間検出回路
US5963183A (en) Method of and apparatus for displaying a plurality of screen modes
US7009628B2 (en) Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display
US6067092A (en) Automatic video overlay alignment method and apparatus
JP3721738B2 (ja) 画像表示装置
KR100464415B1 (ko) 디스플레이 장치의 액티브 비디오 영역 검출 회로, 검출방법 및 검출된 액티브 비디오 영역을 이용한 좌표 매핑방법
US7091996B2 (en) Method and apparatus for automatic clock synchronization of an analog signal to a digital display
JP2910883B2 (ja) 映像信号処理装置
JP3141223B2 (ja) 映像信号システム判別方法およびこの方法を用いた映像信号処理装置
JPH1023359A (ja) 表示装置
JPH11219158A (ja) ビデオオーバーレイ装置
JP3023116B2 (ja) 映像信号処理装置
JP3619642B2 (ja) 画像合成処理回路
JPH0887244A (ja) 表示装置
JP3578747B2 (ja) 画像出力装置
JP3896368B2 (ja) 画像表示装置
JPH07219486A (ja) 液晶表示装置
JP2975469B2 (ja) 画像評価装置およびこれを使用した画像表示装置
JPH0614337A (ja) カラーキラー回路及びカラー映像表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees