JP3274349B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3274349B2 JP3274349B2 JP7242396A JP7242396A JP3274349B2 JP 3274349 B2 JP3274349 B2 JP 3274349B2 JP 7242396 A JP7242396 A JP 7242396A JP 7242396 A JP7242396 A JP 7242396A JP 3274349 B2 JP3274349 B2 JP 3274349B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- guard ring
- semiconductor substrate
- epitaxial layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ショットキー接合
が形成されてなる半導体装置に関する。
が形成されてなる半導体装置に関する。
【０００２】
【従来の技術】従来、ショットキー接合が形成されてな
る半導体装置、例えばショットキーバリアダイオード
（ＳＢＤ）においては、バリア周辺に電界が集中するこ
とで逆方向電流が多く、逆方向サージに弱いためにバリ
ア周辺にガードリングを設ける構造が取られている。
る半導体装置、例えばショットキーバリアダイオード
（ＳＢＤ）においては、バリア周辺に電界が集中するこ
とで逆方向電流が多く、逆方向サージに弱いためにバリ
ア周辺にガードリングを設ける構造が取られている。
【０００３】すなわち、図７に示す要部の断面図におい
て、１はＮ++形の半導体基板であり、２は半導体基板１
上に成層されたＮ- 形のエピタキシャル層であり、３は
エピタキシャル層２の上部に環状に設けられたＰ+ 形の
ガードリング層である。４はエピタキシャル層２上に設
けられた二酸化シリコン（ＳｉＯ2 ）の絶縁物層で、こ
の絶縁物層４にはガードリング層３の上面中央に縁部分
が位置するよう開口５が形成されている。
て、１はＮ++形の半導体基板であり、２は半導体基板１
上に成層されたＮ- 形のエピタキシャル層であり、３は
エピタキシャル層２の上部に環状に設けられたＰ+ 形の
ガードリング層である。４はエピタキシャル層２上に設
けられた二酸化シリコン（ＳｉＯ2 ）の絶縁物層で、こ
の絶縁物層４にはガードリング層３の上面中央に縁部分
が位置するよう開口５が形成されている。
【０００４】また、６はショットキーバリアを形成する
バリアメタル層で、開口５内に露出するエピタキシャル
層２の上面を覆うと共に絶縁物層４の開口５の周縁部を
覆うように設けられている。
バリアメタル層で、開口５内に露出するエピタキシャル
層２の上面を覆うと共に絶縁物層４の開口５の周縁部を
覆うように設けられている。
【０００５】しかし、このように構成されたものでは、
半導体基板１の基板抵抗に対して効率良く耐圧を得るた
めに、開口５内に形成されたショットキーバリア領域の
周囲のガードリング層３をある程度の深さにまで形成す
る必要があり、これにともない半導体基板１上方のエピ
タキシャル層２が必然的に厚くなってＳＢＤとしての順
方向電圧降下（ＶF ）特性が悪くなってしまう。
半導体基板１の基板抵抗に対して効率良く耐圧を得るた
めに、開口５内に形成されたショットキーバリア領域の
周囲のガードリング層３をある程度の深さにまで形成す
る必要があり、これにともない半導体基板１上方のエピ
タキシャル層２が必然的に厚くなってＳＢＤとしての順
方向電圧降下（ＶF ）特性が悪くなってしまう。
【０００６】すなわち、ガードリング層３の深さを約３
μｍに形成して所望の耐圧を得ようとする場合、ガード
リング層３の下方におけるエピタキシャル層２の厚さを
約３μｍとなるようにすると、半導体基板１上にエピタ
キシャル層２を約６μｍの厚さに成層する必要がある。
そして、このように形成したＳＢＤの順方向電圧降下特
性を見ると電流密度（ＩF ）２．０Ａ／ｍｍ2 の時の順
方向電圧降下が約０．５１Ｖとなる。
μｍに形成して所望の耐圧を得ようとする場合、ガード
リング層３の下方におけるエピタキシャル層２の厚さを
約３μｍとなるようにすると、半導体基板１上にエピタ
キシャル層２を約６μｍの厚さに成層する必要がある。
そして、このように形成したＳＢＤの順方向電圧降下特
性を見ると電流密度（ＩF ）２．０Ａ／ｍｍ2 の時の順
方向電圧降下が約０．５１Ｖとなる。
【０００７】このため、ショットキー接合が形成されガ
ードリングが設けられてなるものでは、順方向電圧降下
をより少なくすること、あるいは同じ順方向電圧降下に
対してより大きい電流密度が取れるようにすることが求
められている。
ードリングが設けられてなるものでは、順方向電圧降下
をより少なくすること、あるいは同じ順方向電圧降下に
対してより大きい電流密度が取れるようにすることが求
められている。
【０００８】
【発明が解決しようとする課題】上記のように耐圧性能
を向上させるようガードリング層を厚く設けるようにす
ると必然的に半導体基板上のエピタキシャル層が厚くな
り、順方向電圧降下特性が悪くなる。このような状況に
鑑みて本発明はなされたもので、ガードリング部分に環
状に溝を削設することによって耐圧性能を向上させ、順
方向電圧降下特性を向上させた半導体装置を提供するこ
とを目的とする。
を向上させるようガードリング層を厚く設けるようにす
ると必然的に半導体基板上のエピタキシャル層が厚くな
り、順方向電圧降下特性が悪くなる。このような状況に
鑑みて本発明はなされたもので、ガードリング部分に環
状に溝を削設することによって耐圧性能を向上させ、順
方向電圧降下特性を向上させた半導体装置を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
高不純物濃度の一導電形の半導体基板と、この半導体基
板上に形成された半導体基板より低不純物濃度の一導電
形のエピタキシャル層と、このエピタキシャル層の表面
に選択的に形成されバリヤメタル層が上面に成層される
反対導電形のガードリング層と、このガードリング層を
表面から貫いて少なくともエピタキシャル層までの深さ
を有する溝と、この溝の表面に形成された絶縁物層とを
備えてなることを特徴とするものであり、さらに、ガー
ドリング層の層深さが１．５μｍ以下であることを特徴
とするものであり、さらに、表面に絶縁物層が形成され
た溝内に、金属または半導体または誘電体のいずれか１
つが充填されていることを特徴とするものであり、ま
た、高不純物濃度の一導電形の半導体基板と、この半導
体基板上に形成されバリヤメタル層が上面に成層される
半導体基板より低不純物濃度の一導電形のエピタキシャ
ル層と、このエピタキシャル層の外周部分及び半導体基
板の上部外周部分を削除してなる段差部と、この段差部
を構成するエピタキシャル層の外周縁表面に選択的に形
成された反対導電形のガードリング層と、このガードリ
ング層の表面及び段差部の外面に形成された絶縁物層と
を備えてなることを特徴とするものである。
高不純物濃度の一導電形の半導体基板と、この半導体基
板上に形成された半導体基板より低不純物濃度の一導電
形のエピタキシャル層と、このエピタキシャル層の表面
に選択的に形成されバリヤメタル層が上面に成層される
反対導電形のガードリング層と、このガードリング層を
表面から貫いて少なくともエピタキシャル層までの深さ
を有する溝と、この溝の表面に形成された絶縁物層とを
備えてなることを特徴とするものであり、さらに、ガー
ドリング層の層深さが１．５μｍ以下であることを特徴
とするものであり、さらに、表面に絶縁物層が形成され
た溝内に、金属または半導体または誘電体のいずれか１
つが充填されていることを特徴とするものであり、ま
た、高不純物濃度の一導電形の半導体基板と、この半導
体基板上に形成されバリヤメタル層が上面に成層される
半導体基板より低不純物濃度の一導電形のエピタキシャ
ル層と、このエピタキシャル層の外周部分及び半導体基
板の上部外周部分を削除してなる段差部と、この段差部
を構成するエピタキシャル層の外周縁表面に選択的に形
成された反対導電形のガードリング層と、このガードリ
ング層の表面及び段差部の外面に形成された絶縁物層と
を備えてなることを特徴とするものである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１１】先ず、第１の実施形態を図１乃至図３によ
り説明する。なお、以下に説明する第１の実施形態は耐
圧が約６０Ｖの４０Ｖ系ショットキーバリアダイオード
（ＳＢＤ）に係るものである。そして図１は要部の断面
図であり、図２はガードリング部分に環状溝を削設した
状態を示す平面図であり、図３は順方向電圧降下
（ＶF ）−電流密度（ＩF ）特性図で、図３（ａ）は低
電流密度での特性図、図３（ｂ）は高電流密度での特性
図である。
り説明する。なお、以下に説明する第１の実施形態は耐
圧が約６０Ｖの４０Ｖ系ショットキーバリアダイオード
（ＳＢＤ）に係るものである。そして図１は要部の断面
図であり、図２はガードリング部分に環状溝を削設した
状態を示す平面図であり、図３は順方向電圧降下
（ＶF ）−電流密度（ＩF ）特性図で、図３（ａ）は低
電流密度での特性図、図３（ｂ）は高電流密度での特性
図である。
【００１２】図１乃至図３において、１１はＮ++形のひ
素（Ａｓ）半導体基板であり、１２は半導体基板１１上
に成層された厚さが約４μｍのＮ- 形のエピタキシャル
層で、ρVGが約６Ω・ｃｍのウェハとして形成され、こ
のウェハ上部のエピタキシャル層１２の上面に熱酸化に
より二酸化シリコン（ＳｉＯ2 ）の絶縁物層１３を形成
する。
素（Ａｓ）半導体基板であり、１２は半導体基板１１上
に成層された厚さが約４μｍのＮ- 形のエピタキシャル
層で、ρVGが約６Ω・ｃｍのウェハとして形成され、こ
のウェハ上部のエピタキシャル層１２の上面に熱酸化に
より二酸化シリコン（ＳｉＯ2 ）の絶縁物層１３を形成
する。
【００１３】その後、公知のＰＥＰ（Ｐｈｏｔｏ Ｅｎ
ｇｒａｖｉｎｇ Ｐｒｏｃｅｓｓ）及びイオン注入法に
より、エピタキシャル層１２の上部に角環状のＰ+ 形の
ガードリング層１４を１μｍ以下の比較的浅い深さまで
形成する。これによりガードリング層１４の下方のエピ
タキシャル層１２の厚さは約３μｍ確保される。
ｇｒａｖｉｎｇ Ｐｒｏｃｅｓｓ）及びイオン注入法に
より、エピタキシャル層１２の上部に角環状のＰ+ 形の
ガードリング層１４を１μｍ以下の比較的浅い深さまで
形成する。これによりガードリング層１４の下方のエピ
タキシャル層１２の厚さは約３μｍ確保される。
【００１４】次にガードリング層１４の上面中央部に、
ドライエッチング法のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏ
ｎ Ｅｔｃｈｉｎｇ）法を用いて溝１５を中央部に沿い
同じく角環状に削設する。削設された溝１５は、ガード
リング層１４及びエピタキシャル層１２を貫き、半導体
基板１１の上部に至るまでの深さを有するものとなって
いる。また溝幅はガードリング層１４の幅よりも狭く、
このため溝１５によってガードリング層１４は内周側及
び外周側部分に分割され、それぞれの部分に所定の幅で
残る構成となっている。
ドライエッチング法のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏ
ｎ Ｅｔｃｈｉｎｇ）法を用いて溝１５を中央部に沿い
同じく角環状に削設する。削設された溝１５は、ガード
リング層１４及びエピタキシャル層１２を貫き、半導体
基板１１の上部に至るまでの深さを有するものとなって
いる。また溝幅はガードリング層１４の幅よりも狭く、
このため溝１５によってガードリング層１４は内周側及
び外周側部分に分割され、それぞれの部分に所定の幅で
残る構成となっている。
【００１５】続いて、削設された溝１５の内部の側壁及
び内底部にエピタキシャル層１２上面の絶縁物層１３に
接続し連続するよう同じ二酸化シリコンの絶縁物層１６
を形成する。
び内底部にエピタキシャル層１２上面の絶縁物層１３に
接続し連続するよう同じ二酸化シリコンの絶縁物層１６
を形成する。
【００１６】その後、エピタキシャル層１２上面に形成
した絶縁物層１３の溝１５よりも内方側部分に、ＰＥＰ
等によって溝１５の内周側縁に沿って所定幅の絶縁物層
１３を残すようにしながら開口１７を形成する。開口１
７は、その縁部分が全周にわたって溝１５よりも内方側
のガードリング層１４上面に位置するよう形成されてお
り、これにより開口１７内にエピタキシャル層１２の上
面が露出し、また開口１７の縁に沿ってガードリング層
１４の内周側部分の一部上面が露出する。
した絶縁物層１３の溝１５よりも内方側部分に、ＰＥＰ
等によって溝１５の内周側縁に沿って所定幅の絶縁物層
１３を残すようにしながら開口１７を形成する。開口１
７は、その縁部分が全周にわたって溝１５よりも内方側
のガードリング層１４上面に位置するよう形成されてお
り、これにより開口１７内にエピタキシャル層１２の上
面が露出し、また開口１７の縁に沿ってガードリング層
１４の内周側部分の一部上面が露出する。
【００１７】次に、開口１７内の露出されたエピタキシ
ャル層１２及びガードリング層１４の上面と溝１５の内
周側縁に残された絶縁物層１３上面に、電子ビームを用
いた真空蒸着により、例えばＭｏ、Ｖ、Ｎｂ、Ｃｒ、Ｚ
ｒ、Ｈｆ、Ｔｉ、Ａｌ等の金属うちの少なくとも１つを
被着してバリアメタル層１８とする。これにより開口１
７内に、エピタキシャル層１２とバリアメタル層１８と
によってショットキー接合領域Ｓが形成される。
ャル層１２及びガードリング層１４の上面と溝１５の内
周側縁に残された絶縁物層１３上面に、電子ビームを用
いた真空蒸着により、例えばＭｏ、Ｖ、Ｎｂ、Ｃｒ、Ｚ
ｒ、Ｈｆ、Ｔｉ、Ａｌ等の金属うちの少なくとも１つを
被着してバリアメタル層１８とする。これにより開口１
７内に、エピタキシャル層１２とバリアメタル層１８と
によってショットキー接合領域Ｓが形成される。
【００１８】さらにバリアメタル層１８の上面に図示し
ない電極としてＡｌ層を形成し、所定形状となるよう成
形する。またウェハの裏面、すなわち半導体基板１１の
下面をラッピングすることによってウェハを所定の厚
さ、例えば約２５０μｍとなるように仕上げる。そして
ラッピングされた半導体基板１１の下面に図示しないＶ
−Ｎｉ−Ａｕ電極を形成した後に、ウェハを各チップに
分離し、所望の半導体装置としてＳＢＤを得る。
ない電極としてＡｌ層を形成し、所定形状となるよう成
形する。またウェハの裏面、すなわち半導体基板１１の
下面をラッピングすることによってウェハを所定の厚
さ、例えば約２５０μｍとなるように仕上げる。そして
ラッピングされた半導体基板１１の下面に図示しないＶ
−Ｎｉ−Ａｕ電極を形成した後に、ウェハを各チップに
分離し、所望の半導体装置としてＳＢＤを得る。
【００１９】このように構成されたＳＢＤについて、そ
の順方向電圧降下（ＶF ）−電流密度（ＩF ）特性を測
定したところ、ショットキー接合領域Ｓの周辺部分であ
るガードリング層１４近傍における電界集中が軽減で
き、図３に示す本発明の特性曲線の通りとなった。すな
わち、本発明のものでは、ガードリング層１４を比較的
浅い深さに形成したものであるのにかかわらず、電流密
度が２．０Ａ／ｍｍ2 の時の順方向電圧降下が約０．４
２Ｖと低くなるのに対し、図３中に従来技術の特性曲線
も比較のために示すように、従来技術のものでの順方向
電圧降下は約０．５１Ｖであって、本発明のものでは約
１８％も低いものとすることができ、順方向電圧降下ロ
スの少ないＳＢＤを得ることができる。
の順方向電圧降下（ＶF ）−電流密度（ＩF ）特性を測
定したところ、ショットキー接合領域Ｓの周辺部分であ
るガードリング層１４近傍における電界集中が軽減で
き、図３に示す本発明の特性曲線の通りとなった。すな
わち、本発明のものでは、ガードリング層１４を比較的
浅い深さに形成したものであるのにかかわらず、電流密
度が２．０Ａ／ｍｍ2 の時の順方向電圧降下が約０．４
２Ｖと低くなるのに対し、図３中に従来技術の特性曲線
も比較のために示すように、従来技術のものでの順方向
電圧降下は約０．５１Ｖであって、本発明のものでは約
１８％も低いものとすることができ、順方向電圧降下ロ
スの少ないＳＢＤを得ることができる。
【００２０】また、順方向電圧降下が０．５１Ｖとなる
場合の電流密度については、従来技術のもので約２．０
Ａ／ｍｍ2 であるのに対し、本発明のものでは約４．５
Ａ／ｍｍ2 と高くなるため必要とするショットキー接合
領域Ｓの面積は半分でよく、小形化することができる。
場合の電流密度については、従来技術のもので約２．０
Ａ／ｍｍ2 であるのに対し、本発明のものでは約４．５
Ａ／ｍｍ2 と高くなるため必要とするショットキー接合
領域Ｓの面積は半分でよく、小形化することができる。
【００２１】なお、上記ではガードリング層１４を１μ
ｍ以下の深さまで設けるものとしたがこれに限るもので
はなく、実用上所望する特性に応じ１．５μｍ以下の深
さまでのものとしても良好な性能を得ることができる。
ｍ以下の深さまで設けるものとしたがこれに限るもので
はなく、実用上所望する特性に応じ１．５μｍ以下の深
さまでのものとしても良好な性能を得ることができる。
【００２２】次に、第２の実施形態を図４により説明す
る。図４は要部の断面図であり、この第２の実施形態
は、ガードリング層を内周側及び外周側部分に分割する
溝の構成が第１の実施形態とは異なるもので、他は略同
様の構成となっている。
る。図４は要部の断面図であり、この第２の実施形態
は、ガードリング層を内周側及び外周側部分に分割する
溝の構成が第１の実施形態とは異なるもので、他は略同
様の構成となっている。
【００２３】図４において、Ｎ++形の半導体基板１１上
に厚さ約４μｍのＮ- 形のエピタキシャル層１２が成層
されてウェハが形成され、このウェハの上部のエピタキ
シャル層１２の上面に二酸化シリコンの絶縁物層１３が
形成されている。そして第１の実施形態と同様にエピタ
キシャル層１２の上部に、角環状の約１μｍの比較的浅
い深さのＰ+ 形のガードリング層１４が形成されてい
る。これによりガードリング層１４の下方のエピタキシ
ャル層１２の厚さは約３μｍとなる。
に厚さ約４μｍのＮ- 形のエピタキシャル層１２が成層
されてウェハが形成され、このウェハの上部のエピタキ
シャル層１２の上面に二酸化シリコンの絶縁物層１３が
形成されている。そして第１の実施形態と同様にエピタ
キシャル層１２の上部に、角環状の約１μｍの比較的浅
い深さのＰ+ 形のガードリング層１４が形成されてい
る。これによりガードリング層１４の下方のエピタキシ
ャル層１２の厚さは約３μｍとなる。
【００２４】またガードリング層１４の上面中央部に
は、この中央部に沿って角環状に、溝幅がガードリング
層１４の幅よりも狭く、深さがガードリング層１４及び
エピタキシャル層１２を貫き半導体基板１１の上部に至
る溝１５が削設されている。そして溝１５内部の側壁及
び内底部に二酸化シリコンの絶縁物層１６が形成されて
いる。
は、この中央部に沿って角環状に、溝幅がガードリング
層１４の幅よりも狭く、深さがガードリング層１４及び
エピタキシャル層１２を貫き半導体基板１１の上部に至
る溝１５が削設されている。そして溝１５内部の側壁及
び内底部に二酸化シリコンの絶縁物層１６が形成されて
いる。
【００２５】さらに絶縁物層１６で内面が覆われた溝１
５内部には、ポリシリコン１９が溝内を埋め尽くすよう
に充填されており、また充填されたポリシリコン１９は
溝１５の縁部の絶縁物層１３，１６上面を一部覆うよう
に設けられている。
５内部には、ポリシリコン１９が溝内を埋め尽くすよう
に充填されており、また充填されたポリシリコン１９は
溝１５の縁部の絶縁物層１３，１６上面を一部覆うよう
に設けられている。
【００２６】またさらに、絶縁物層１３には溝１５の内
方側部分に開口１７が形成されていて、開口１７内にエ
ピタキシャル層１２の上面が露出されている。この露出
したエピタキシャル層１２の上面及び溝１５を充填した
ポリシリコン１９上面に第１の実施形態と同様に真空蒸
着により、例えばＭｏ、Ｖ、Ｎｂ、Ｃｒ、Ｚｒ、Ｈｆ、
Ｔｉ、Ａｌ等の金属うちの少なくとも１つを用いてなる
バリアメタル層２０が被着されている。これにより開口
１７内に、エピタキシャル層１２とバリアメタル層２０
とによってショットキー接合領域Ｓが形成される。
方側部分に開口１７が形成されていて、開口１７内にエ
ピタキシャル層１２の上面が露出されている。この露出
したエピタキシャル層１２の上面及び溝１５を充填した
ポリシリコン１９上面に第１の実施形態と同様に真空蒸
着により、例えばＭｏ、Ｖ、Ｎｂ、Ｃｒ、Ｚｒ、Ｈｆ、
Ｔｉ、Ａｌ等の金属うちの少なくとも１つを用いてなる
バリアメタル層２０が被着されている。これにより開口
１７内に、エピタキシャル層１２とバリアメタル層２０
とによってショットキー接合領域Ｓが形成される。
【００２７】そして、このように構成されたもので形成
したＳＢＤにおいても、上記の第１の実施形態と同様の
作用、効果が得られる。
したＳＢＤにおいても、上記の第１の実施形態と同様の
作用、効果が得られる。
【００２８】なお、上述の第２の実施形態では絶縁物層
１６で覆われた溝１５内部に半導体のポリシリコン１９
を充填したが、これに限るものではなく、例えばＡｌ、
Ｍｏ−Ａｌ、Ｔｉ−Ａｌの金属材料や、ＳｉＯ2 等の誘
電体を充填するようにしてもよい。
１６で覆われた溝１５内部に半導体のポリシリコン１９
を充填したが、これに限るものではなく、例えばＡｌ、
Ｍｏ−Ａｌ、Ｔｉ−Ａｌの金属材料や、ＳｉＯ2 等の誘
電体を充填するようにしてもよい。
【００２９】次に、第３の実施形態を図５により説明す
る。図５は要部の断面図であり、図５において、２１は
Ｎ++形の半導体基板で、例えば方形状に形成されたこの
半導体基板２１の上に厚さ約４μｍのＮ- 形のエピタキ
シャル層２２が成層されている。このエピタキシャル層
２２が成層された半導体基板２１は、エピタキシャル層
２２の上面から半導体基板２１の上部までの外周部分２
３が全周にわたり所定幅で削除されて薄い肉厚に、また
中央部分２４が厚い肉厚を有するようになっている。こ
のようにエピタキシャル層２２が厚さ方向に大きく削ら
れることになって、外周部分に段差部Ｄが形成されたも
のとなる。
る。図５は要部の断面図であり、図５において、２１は
Ｎ++形の半導体基板で、例えば方形状に形成されたこの
半導体基板２１の上に厚さ約４μｍのＮ- 形のエピタキ
シャル層２２が成層されている。このエピタキシャル層
２２が成層された半導体基板２１は、エピタキシャル層
２２の上面から半導体基板２１の上部までの外周部分２
３が全周にわたり所定幅で削除されて薄い肉厚に、また
中央部分２４が厚い肉厚を有するようになっている。こ
のようにエピタキシャル層２２が厚さ方向に大きく削ら
れることになって、外周部分に段差部Ｄが形成されたも
のとなる。
【００３０】こうして形成された段差部Ｄの外面、すな
わちエピタキシャル層２２の上面と、削除されて露出し
た半導体基板２１及びエピタキシャル層２２の側面や、
薄肉厚となっている半導体基板２１の外周部分２３の上
面に、二酸化シリコンの絶縁物層２５が熱酸化等によっ
て形成されている。さらに段差部Ｄの上側の外縁角部で
あるエピタキシャル層２２の上部の角部には全周にわた
り、公知のＰＥＰ及びイオン注入法により、角環状に約
１μｍの比較的浅い深さのＰ+ 形のガードリング層２６
が形成されている。これによりガードリング層２６の下
方のエピタキシャル層２２の厚さは約３μｍとなる。
わちエピタキシャル層２２の上面と、削除されて露出し
た半導体基板２１及びエピタキシャル層２２の側面や、
薄肉厚となっている半導体基板２１の外周部分２３の上
面に、二酸化シリコンの絶縁物層２５が熱酸化等によっ
て形成されている。さらに段差部Ｄの上側の外縁角部で
あるエピタキシャル層２２の上部の角部には全周にわた
り、公知のＰＥＰ及びイオン注入法により、角環状に約
１μｍの比較的浅い深さのＰ+ 形のガードリング層２６
が形成されている。これによりガードリング層２６の下
方のエピタキシャル層２２の厚さは約３μｍとなる。
【００３１】そしてエピタキシャル層２２の上面に成層
された絶縁物層２５は、ガードリング層２６の略中央部
に開口縁を設けられるようにして内方側部分が除去さ
れ、開口２７が形成されている。これにより開口１７内
にエピタキシャル層２２の上面が露出し、また開口２７
の縁に沿ってガードリング層２６の内周側部分の上面が
露出する。
された絶縁物層２５は、ガードリング層２６の略中央部
に開口縁を設けられるようにして内方側部分が除去さ
れ、開口２７が形成されている。これにより開口１７内
にエピタキシャル層２２の上面が露出し、また開口２７
の縁に沿ってガードリング層２６の内周側部分の上面が
露出する。
【００３２】また半導体基板２１やエピタキシャル層２
２の側面に形成された絶縁物層２５の外面には、エピタ
キシャル層２２の上部角部に形成された絶縁物層２５の
角部外面を含み、これを覆うようにポリシリコン層２８
が設けられている。
２の側面に形成された絶縁物層２５の外面には、エピタ
キシャル層２２の上部角部に形成された絶縁物層２５の
角部外面を含み、これを覆うようにポリシリコン層２８
が設けられている。
【００３３】さらに開口２７内に露出したエピタキシャ
ル層２２の上面及びガードリング層２６の上面と、絶縁
物層２５及びポリシリコン層２８の内方側端部の上面
に、第１の実施形態と同様に真空蒸着により、例えばＭ
ｏ、Ｖ、Ｎｂ、Ｃｒ、Ｚｒ、Ｈｆ、Ｔｉ、Ａｌ等の金属
うちの少なくとも１つを用いてなるバリアメタル層２９
が被着されている。これにより開口２７内に、エピタキ
シャル層２２とバリアメタル層２９とによってショット
キー接合領域Ｓが形成される。
ル層２２の上面及びガードリング層２６の上面と、絶縁
物層２５及びポリシリコン層２８の内方側端部の上面
に、第１の実施形態と同様に真空蒸着により、例えばＭ
ｏ、Ｖ、Ｎｂ、Ｃｒ、Ｚｒ、Ｈｆ、Ｔｉ、Ａｌ等の金属
うちの少なくとも１つを用いてなるバリアメタル層２９
が被着されている。これにより開口２７内に、エピタキ
シャル層２２とバリアメタル層２９とによってショット
キー接合領域Ｓが形成される。
【００３４】そして、このように構成されたもので形成
したＳＢＤにおいても、エピタキシャル層２２が厚さ方
向に削り落とされて外周部分に段差部Ｄが形成され、そ
の外面に二酸化シリコンの絶縁物層２５が形成され、さ
らにポリシリコン層２８が設けられているので、ショッ
トキー接合領域Ｓの周辺部分であるガードリング層２６
近傍における電界集中が軽減でき、上記の第１の実施形
態と同様の作用、効果が得られる。
したＳＢＤにおいても、エピタキシャル層２２が厚さ方
向に削り落とされて外周部分に段差部Ｄが形成され、そ
の外面に二酸化シリコンの絶縁物層２５が形成され、さ
らにポリシリコン層２８が設けられているので、ショッ
トキー接合領域Ｓの周辺部分であるガードリング層２６
近傍における電界集中が軽減でき、上記の第１の実施形
態と同様の作用、効果が得られる。
【００３５】次に、第４の実施形態を図６により説明す
る。図６は要部の断面図であり、この第４の実施形態
は、ガードリング層を内周側及び外周側部分に分割する
溝の構成が第１の実施形態及び第２の実施形態とは異な
るもので、他は略同様の構成となっている。
る。図６は要部の断面図であり、この第４の実施形態
は、ガードリング層を内周側及び外周側部分に分割する
溝の構成が第１の実施形態及び第２の実施形態とは異な
るもので、他は略同様の構成となっている。
【００３６】図６において、Ｎ++形の半導体基板１１上
に厚さ約４μｍのＮ- 形のエピタキシャル層１２が成層
されてウェハが形成され、このウェハの上部のエピタキ
シャル層１２の上面に二酸化シリコンの絶縁物層１３が
形成されている。そして第１の実施形態と同様にエピタ
キシャル層１２の上部に、角環状の約１μｍの比較的浅
い深さのＰ+ 形のガードリング層１４が形成されてい
る。これによりガードリング層１４の下方のエピタキシ
ャル層１２の厚さは約３μｍとなる。
に厚さ約４μｍのＮ- 形のエピタキシャル層１２が成層
されてウェハが形成され、このウェハの上部のエピタキ
シャル層１２の上面に二酸化シリコンの絶縁物層１３が
形成されている。そして第１の実施形態と同様にエピタ
キシャル層１２の上部に、角環状の約１μｍの比較的浅
い深さのＰ+ 形のガードリング層１４が形成されてい
る。これによりガードリング層１４の下方のエピタキシ
ャル層１２の厚さは約３μｍとなる。
【００３７】またガードリング層１４の上面中央部に
は、この中央部に沿って角環状に溝３０が削設されてお
り、この溝３０は溝幅がガードリング層１４の幅よりも
狭く、深さがガードリング層１４を貫き、溝底がエピタ
キシャル層１２の下部の半導体基板１１との境界面近傍
に至るものとなっている。そして溝３０内部の側壁及び
内底部にエピタキシャル層１２上面の絶縁物層１３に接
続し連続するよう同じ二酸化シリコンの絶縁物層３１が
形成されている。
は、この中央部に沿って角環状に溝３０が削設されてお
り、この溝３０は溝幅がガードリング層１４の幅よりも
狭く、深さがガードリング層１４を貫き、溝底がエピタ
キシャル層１２の下部の半導体基板１１との境界面近傍
に至るものとなっている。そして溝３０内部の側壁及び
内底部にエピタキシャル層１２上面の絶縁物層１３に接
続し連続するよう同じ二酸化シリコンの絶縁物層３１が
形成されている。
【００３８】さらに、絶縁物層１３には溝３０の内方側
部分に、溝３０の内周側縁に沿って所定幅の絶縁物層１
３を残すようにして開口１７が形成されており、その縁
部分が全周にわたって溝３０よりも内方側のガードリン
グ層１４上面に位置するよう形成されている。これによ
り開口１７内にエピタキシャル層１２の上面が露出し、
また開口１７の縁に沿ってガードリング層１４の内周側
部分の一部上面が露出する。
部分に、溝３０の内周側縁に沿って所定幅の絶縁物層１
３を残すようにして開口１７が形成されており、その縁
部分が全周にわたって溝３０よりも内方側のガードリン
グ層１４上面に位置するよう形成されている。これによ
り開口１７内にエピタキシャル層１２の上面が露出し、
また開口１７の縁に沿ってガードリング層１４の内周側
部分の一部上面が露出する。
【００３９】またさらに、開口１７内の露出されたエピ
タキシャル層１２及びガードリング層１４の上面と溝１
５の内周側縁に残された絶縁物層１３上面に、第１の実
施形態と同様に真空蒸着により、例えばＭｏ、Ｖ、Ｎ
ｂ、Ｃｒ、Ｚｒ、Ｈｆ、Ｔｉ、Ａｌ等の金属うちの少な
くとも１つを用いてなるバリアメタル層２０が被着され
ている。これにより開口１７内に、エピタキシャル層１
２とバリアメタル層２０とによってショットキー接合領
域Ｓが形成される。
タキシャル層１２及びガードリング層１４の上面と溝１
５の内周側縁に残された絶縁物層１３上面に、第１の実
施形態と同様に真空蒸着により、例えばＭｏ、Ｖ、Ｎ
ｂ、Ｃｒ、Ｚｒ、Ｈｆ、Ｔｉ、Ａｌ等の金属うちの少な
くとも１つを用いてなるバリアメタル層２０が被着され
ている。これにより開口１７内に、エピタキシャル層１
２とバリアメタル層２０とによってショットキー接合領
域Ｓが形成される。
【００４０】そして、このように構成されたもので形成
したＳＢＤにおいても、上記の第１の実施形態と同様の
作用、効果が得られる。
したＳＢＤにおいても、上記の第１の実施形態と同様の
作用、効果が得られる。
【００４１】
【発明の効果】以上の説明から明らかなように、本発明
は、ガードリング層を貫くように溝を削設し、この溝の
表面に絶縁物層を形成する構成としたことにより、良好
な耐圧性能及び順方向電圧降下特性が得られる等の効果
を奏する。
は、ガードリング層を貫くように溝を削設し、この溝の
表面に絶縁物層を形成する構成としたことにより、良好
な耐圧性能及び順方向電圧降下特性が得られる等の効果
を奏する。
【図１】本発明の第１の実施形態を示す要部の断面図で
ある。
ある。
【図２】本発明の第１の実施形態におけるガードリング
部分に環状溝を削設した状態を示す平面図である。
部分に環状溝を削設した状態を示す平面図である。
【図３】本発明の第１の実施形態に係る順方向電圧降下
（ＶF ）−電流密度（ＩF ）特性図で、図３（ａ）は低
電流密度での特性図、図３（ｂ）は高電流密度での特性
図である。
（ＶF ）−電流密度（ＩF ）特性図で、図３（ａ）は低
電流密度での特性図、図３（ｂ）は高電流密度での特性
図である。
【図４】本発明の第２の実施形態を示す要部の断面図で
ある。
ある。
【図５】本発明の第３の実施形態を示す要部の断面図で
ある。
ある。
【図６】本発明の第４の実施形態を示す要部の断面図で
ある。
ある。
【図７】従来例を示す要部の断面図である。
１１，２１…半導体基板 １２，２２…エピタキシャル層 １４，２６…ガードリング層 １５，３０…溝 １６，２５，３１…絶縁物層 Ｄ…段差部 Ｓ…ショットキー接合領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/872
Claims (4)
- 【請求項１】 高不純物濃度の一導電形の半導体基板
と、この半導体基板上に形成されバリヤメタル層が上面
に成層される前記半導体基板より低不純物濃度の一導電
形のエピタキシャル層と、このエピタキシャル層の表面
に選択的に形成された反対導電形のガードリング層と、
このガードリング層を表面から貫いて少なくとも前記エ
ピタキシャル層までの深さを有する溝と、この溝の表面
に形成された絶縁物層とを備えてなることを特徴とする
半導体装置。 - 【請求項２】 ガードリング層の層深さが１．５μｍ以
下であることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 表面に絶縁物層が形成された溝内に、金
属または半導体または誘電体のいずれか１つが充填され
ていることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 高不純物濃度の一導電形の半導体基板
と、この半導体基板上に形成されバリヤメタル層が上面
に成層される前記半導体基板より低不純物濃度の一導電
形のエピタキシャル層と、このエピタキシャル層の外周
部分及び前記半導体基板の上部外周部分を削除してなる
段差部と、この段差部を構成する前記エピタキシャル層
の外周縁表面に選択的に形成された反対導電形のガード
リング層と、このガードリング層の表面及び前記段差部
の外面に形成された絶縁物層とを備えてなることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242396A JP3274349B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7242396A JP3274349B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260688A JPH09260688A (ja) | 1997-10-03 |
| JP3274349B2 true JP3274349B2 (ja) | 2002-04-15 |
Family
ID=13488875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7242396A Expired - Fee Related JP3274349B2 (ja) | 1996-03-27 | 1996-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274349B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4902996B2 (ja) * | 2006-01-12 | 2012-03-21 | 新電元工業株式会社 | 樹脂封止型ダイオード及び倍電圧整流回路 |
| JP2010062377A (ja) * | 2008-09-04 | 2010-03-18 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5450493B2 (ja) * | 2011-03-25 | 2014-03-26 | 株式会社東芝 | 半導体装置 |
| JP6861914B1 (ja) * | 2020-07-08 | 2021-04-21 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1996
- 1996-03-27 JP JP7242396A patent/JP3274349B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260688A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518152B2 (en) | Method of forming a trench schottky rectifier | |
| US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
| TWI538224B (zh) | 具有整合二極體之自對準溝槽之金氧半場效應電晶體元件及其製備方法 | |
| JP4928947B2 (ja) | 超接合デバイスの製造方法 | |
| WO2018121600A1 (zh) | 超级结功率晶体管及其制备方法 | |
| US20050191818A1 (en) | Integrated circuit with a strongly-conductive buried layer | |
| JP6463338B2 (ja) | 半導体装置 | |
| US7820494B2 (en) | Forming of the periphery of a schottky diode with MOS trenches | |
| JP4440542B2 (ja) | トレンチショットキーバリア整流器、及びその製造方法 | |
| JP3274349B2 (ja) | 半導体装置 | |
| JP3779366B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000031505A (ja) | ショットキーバリアダイオード | |
| US20060223274A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20220393022A1 (en) | Charge coupled field effect rectifier diode and method of making | |
| TWI774097B (zh) | 雙極接面電晶體及其形成方法 | |
| JP7284721B2 (ja) | ダイオード | |
| WO1997033309A1 (en) | Method of forming a semiconductor device having trenches | |
| JPH09307120A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP3232759B2 (ja) | 半導体装置 | |
| JPS592375B2 (ja) | 半導体装置の製造方法 | |
| JPS60226186A (ja) | 半導体装置 | |
| JP2005079518A (ja) | 半導体装置及びその製造方法 | |
| JPS6315476A (ja) | 可変容量ダイオ−ド及びその製造方法 | |
| JPH09181082A (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100201 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20130201 |
|
| LAPS | Cancellation because of no payment of annual fees |