JP3264766B2 - 自励降圧型ｄｃ−ｄｃコンバータ - Google Patents
自励降圧型ｄｃ−ｄｃコンバータInfo
- Publication number
- JP3264766B2 JP3264766B2 JP33879493A JP33879493A JP3264766B2 JP 3264766 B2 JP3264766 B2 JP 3264766B2 JP 33879493 A JP33879493 A JP 33879493A JP 33879493 A JP33879493 A JP 33879493A JP 3264766 B2 JP3264766 B2 JP 3264766B2
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- converter
- self
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、各種電源などに使用さ
れ主スイッチ素子のスイッチング損失を低減して、発熱
の少ないものを提供することを目的とした自励降圧型Ｄ
Ｃ−ＤＣコンバータに関するものである。
れ主スイッチ素子のスイッチング損失を低減して、発熱
の少ないものを提供することを目的とした自励降圧型Ｄ
Ｃ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】従来の自励降圧型ＤＣ−ＤＣコンバータ
の一例を図４に示す。この図４において、入力端子３０
に入力電圧が供給されると、まず制御ＩＣ３１が動作を
開始して、この制御ＩＣ３１の第２ピンがローインピー
ダンスになり、オン用スイッチ素子３３がオンする。す
ると、ダーリントン接続された主スイッチ素子３２もオ
ンして平滑化回路のインダクタンス素子１４を励磁し、
同時に出力端子４８の電圧を上昇してゆく。
の一例を図４に示す。この図４において、入力端子３０
に入力電圧が供給されると、まず制御ＩＣ３１が動作を
開始して、この制御ＩＣ３１の第２ピンがローインピー
ダンスになり、オン用スイッチ素子３３がオンする。す
ると、ダーリントン接続された主スイッチ素子３２もオ
ンして平滑化回路のインダクタンス素子１４を励磁し、
同時に出力端子４８の電圧を上昇してゆく。
【０００３】やがて、出力端子４８の出力電圧が、内部
の基準電圧に対して設定された電圧まで上昇すると、抵
抗４４と４５によって検出された出力電圧が、制御ＩＣ
３１の第６ピンに帰還して前記第２ピンがハイインピー
ダンスになり、オン用スイッチ素子３３をオフして、主
スイッチ素子３２のベース・エミッタ間に挿入された抵
抗３４によって逆バイアスされ、主スイッチ素子３２は
ターンオフする。インダクタンス素子１４の電流は、主
スイッチ素子３２がオフしても転流ダイオード４０の転
流作用で連続して流れようとし、この状態で出力電圧は
低下してゆく。
の基準電圧に対して設定された電圧まで上昇すると、抵
抗４４と４５によって検出された出力電圧が、制御ＩＣ
３１の第６ピンに帰還して前記第２ピンがハイインピー
ダンスになり、オン用スイッチ素子３３をオフして、主
スイッチ素子３２のベース・エミッタ間に挿入された抵
抗３４によって逆バイアスされ、主スイッチ素子３２は
ターンオフする。インダクタンス素子１４の電流は、主
スイッチ素子３２がオフしても転流ダイオード４０の転
流作用で連続して流れようとし、この状態で出力電圧は
低下してゆく。
【０００４】自励降圧型ＤＣ−ＤＣコンバータでは、上
記動作を継続しながら主スイッチ素子３２のオン、オフ
を交互に行ない、結果的には、出力電圧は、微小なリッ
プル電圧を含んだ安定した直流電圧となる。このような
動作原理から、リップル検出チョッパ回路とも呼ばれ
る。
記動作を継続しながら主スイッチ素子３２のオン、オフ
を交互に行ない、結果的には、出力電圧は、微小なリッ
プル電圧を含んだ安定した直流電圧となる。このような
動作原理から、リップル検出チョッパ回路とも呼ばれ
る。
【０００５】なお、図４において、抵抗３５、３６は、
制御ＩＣ３１の駆動用であり、抵抗３８、３９およびト
ランジスタ４１は、出力電流の過電流保護回路であり、
抵抗４６は、入力電圧の変化に対する出力電圧の補正用
であり、抵抗４３、コンデンサ４２および４７は、制御
ＩＣ３１内部の増幅器の位相補正用である。
制御ＩＣ３１の駆動用であり、抵抗３８、３９およびト
ランジスタ４１は、出力電流の過電流保護回路であり、
抵抗４６は、入力電圧の変化に対する出力電圧の補正用
であり、抵抗４３、コンデンサ４２および４７は、制御
ＩＣ３１内部の増幅器の位相補正用である。
【０００６】従来の代表的なＤＣ−ＤＣコンバータの構
成体は、例えば実開平２−８２００８号公報に示され
る。これを図５により説明すると、アルミニウムなどの
放熱性にすぐれた材料により成型した放熱板１０は、そ
の一方の放熱フィン部１５側の面が回路基板１１を固着
すべく平面状に形成され、そこに熱伝導性の良好な接着
剤２０を塗布して回路素子２１やリードピン２２を実装
したセラミック基板などからなる回路基板１１と熱的に
結合させ、回路基板１１の損失による発熱を効率良く大
気中に放出している。
成体は、例えば実開平２−８２００８号公報に示され
る。これを図５により説明すると、アルミニウムなどの
放熱性にすぐれた材料により成型した放熱板１０は、そ
の一方の放熱フィン部１５側の面が回路基板１１を固着
すべく平面状に形成され、そこに熱伝導性の良好な接着
剤２０を塗布して回路素子２１やリードピン２２を実装
したセラミック基板などからなる回路基板１１と熱的に
結合させ、回路基板１１の損失による発熱を効率良く大
気中に放出している。
【０００７】また、前記放熱板１０の他方の取付け片部
１６には、内側に取付け溝１７とピン挿入溝１８を形成
し、取付け溝１７に取付け板１３を装着し、ピン挿入溝
１８に下部から固定用ピン１９を打ち込み、ＤＣ−ＤＣ
コンバータの構成体を実装するマザーボード（図示せ
ず）に半田付けで電気的に接続し、かつ機械的に固定す
る。
１６には、内側に取付け溝１７とピン挿入溝１８を形成
し、取付け溝１７に取付け板１３を装着し、ピン挿入溝
１８に下部から固定用ピン１９を打ち込み、ＤＣ−ＤＣ
コンバータの構成体を実装するマザーボード（図示せ
ず）に半田付けで電気的に接続し、かつ機械的に固定す
る。
【０００８】前記取付け板１３は、合成樹脂の成型品か
らなるもので、インダクタンス素子支持軸２３が略中央
に水平に突出して形成されている。このインダクタンス
素子支持軸２３は、フェライト材のドラムコアからなる
磁性材料２４の貫通孔２５に嵌合している。この磁性材
料２４には、銅線のコイル２９が巻回されて前記インピ
ーダンス素子１４を構成し、前記インダクタンス素子支
持軸２３の先端部を、貫通孔２５から外部に一部突出し
て熱溶着している。前記放熱板１０における回路基板１
１の結合した側には、合成樹脂からなるカバー１２が被
覆されている。このように、ＤＣ−ＤＣコンバータの構
成体は、一体化された構造であるから、オンボードで使
用するのに適している。
らなるもので、インダクタンス素子支持軸２３が略中央
に水平に突出して形成されている。このインダクタンス
素子支持軸２３は、フェライト材のドラムコアからなる
磁性材料２４の貫通孔２５に嵌合している。この磁性材
料２４には、銅線のコイル２９が巻回されて前記インピ
ーダンス素子１４を構成し、前記インダクタンス素子支
持軸２３の先端部を、貫通孔２５から外部に一部突出し
て熱溶着している。前記放熱板１０における回路基板１
１の結合した側には、合成樹脂からなるカバー１２が被
覆されている。このように、ＤＣ−ＤＣコンバータの構
成体は、一体化された構造であるから、オンボードで使
用するのに適している。
【０００９】
【発明が解決しようとする課題】以上のような従来の回
路構成において、主スイッチ素子３２のターンオフ時間
は、制御ＩＣ３１の第２ピンがオン用スイッチ素子３３
のベースをハイインピーダンスにするだけなので、主ス
イッチ素子３２は、ベースとエミッタ（入力端子３０）
との間の抵抗３４による逆バイアスだけでオフする。こ
のため、バイポーラトランジスタである主スイッチ素子
３２のターンオフ時間は、ベース余剰キャリアの自然消
滅時間に依存しており、主スイッチ素子３２のターンオ
フするタイミングが遅く、スイッチング損失を発生する
という問題があった。
路構成において、主スイッチ素子３２のターンオフ時間
は、制御ＩＣ３１の第２ピンがオン用スイッチ素子３３
のベースをハイインピーダンスにするだけなので、主ス
イッチ素子３２は、ベースとエミッタ（入力端子３０）
との間の抵抗３４による逆バイアスだけでオフする。こ
のため、バイポーラトランジスタである主スイッチ素子
３２のターンオフ時間は、ベース余剰キャリアの自然消
滅時間に依存しており、主スイッチ素子３２のターンオ
フするタイミングが遅く、スイッチング損失を発生する
という問題があった。
【００１０】本発明は、主スイッチ素子のターンオフを
早めることによって、回路内部の損失を少なくし、変換
効率の高いものを提供することを目的とするものであ
る。
早めることによって、回路内部の損失を少なくし、変換
効率の高いものを提供することを目的とするものであ
る。
【００１１】
【課題を解決するための手段】本発明は、リップル電圧
を含んだ出力電圧を制御ＩＣ３１に帰還し、この制御Ｉ
Ｃ３１での誤差検出に対応したインピーダンス変化に伴
う制御信号によりオン用スイッチ素子３３を介してダー
リントン接続された主スイッチ素子３２をオン、オフ
し、さらに平滑化回路を経て安定化した直流電圧を得る
ようにした閉ループ中で自励発振せしめてなるリップル
検出型チョッパ回路のＤＣ−ＤＣコンバータにおいて、
前記主スイッチ素子３２は、ＰＮＰ型のバイポーラトラ
ンジスタからなり、この主スイッチ素子３２のベースと
エミッタに、ＮＰＮ型のバイポーラトランジスタからな
るオフ用スイッチ素子５１のエミッタとコレクタを接続
し、このオフ用スイッチ素子５１のベースと前記オン用
スイッチ素子３３のベースをともに前記制御ＩＣ３１の
制御信号出力端子に接続してなることを特徴とする自励
降圧型ＤＣ−ＤＣコンバータである。
を含んだ出力電圧を制御ＩＣ３１に帰還し、この制御Ｉ
Ｃ３１での誤差検出に対応したインピーダンス変化に伴
う制御信号によりオン用スイッチ素子３３を介してダー
リントン接続された主スイッチ素子３２をオン、オフ
し、さらに平滑化回路を経て安定化した直流電圧を得る
ようにした閉ループ中で自励発振せしめてなるリップル
検出型チョッパ回路のＤＣ−ＤＣコンバータにおいて、
前記主スイッチ素子３２は、ＰＮＰ型のバイポーラトラ
ンジスタからなり、この主スイッチ素子３２のベースと
エミッタに、ＮＰＮ型のバイポーラトランジスタからな
るオフ用スイッチ素子５１のエミッタとコレクタを接続
し、このオフ用スイッチ素子５１のベースと前記オン用
スイッチ素子３３のベースをともに前記制御ＩＣ３１の
制御信号出力端子に接続してなることを特徴とする自励
降圧型ＤＣ−ＤＣコンバータである。
【００１２】
【作用】入力電圧が供給されると、制御ＩＣ３１が動作
を開始し、第２ピンがローインピーダンスになり、オン
用スイッチ素子３３がオンするとともに、オフ用スイッ
チ素子５１がオフする。すると、ダーリントン接続され
た主スイッチ素子３２もオンし、出力電圧を上昇してゆ
く。出力電圧が、設定電圧まで上昇すると、前記制御Ｉ
Ｃ３１の第２ピンがハイインピーダンスになり、オン用
スイッチ素子３３をオフする。ここで、主スイッチ素子
３２がターンオフするときに、制御ＩＣ３１の内蔵抵抗
５２により、オフ用スイッチ素子５１が順バイアスされ
てオンし、直流電流増幅率（ｈＥＦ）の倍率のベース電
流を主スイッチ素子３２に供給し、ベースの余剰キャリ
アを強制的に消滅させる。この結果、従来よりも十分早
いタイミングで主スイッチ素子３２はターンオフする。
上記動作を継続しながら主スイッチ素子３２のオン、オ
フを交互に行ない、さらに平滑化回路で平滑化され、安
定化した直流出力電圧となる。
を開始し、第２ピンがローインピーダンスになり、オン
用スイッチ素子３３がオンするとともに、オフ用スイッ
チ素子５１がオフする。すると、ダーリントン接続され
た主スイッチ素子３２もオンし、出力電圧を上昇してゆ
く。出力電圧が、設定電圧まで上昇すると、前記制御Ｉ
Ｃ３１の第２ピンがハイインピーダンスになり、オン用
スイッチ素子３３をオフする。ここで、主スイッチ素子
３２がターンオフするときに、制御ＩＣ３１の内蔵抵抗
５２により、オフ用スイッチ素子５１が順バイアスされ
てオンし、直流電流増幅率（ｈＥＦ）の倍率のベース電
流を主スイッチ素子３２に供給し、ベースの余剰キャリ
アを強制的に消滅させる。この結果、従来よりも十分早
いタイミングで主スイッチ素子３２はターンオフする。
上記動作を継続しながら主スイッチ素子３２のオン、オ
フを交互に行ない、さらに平滑化回路で平滑化され、安
定化した直流出力電圧となる。
【００１３】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１において、本発明では、従来の抵抗３４を省
き、主スイッチ素子３２のベースとエミッタとの間に、
ＮＰＮ半導体によるオフ用スイッチ素子５１を挿入した
ものである。さらに詳しくは、オフ用スイッチ素子５１
のコレクタを、入力端子３０に接続するとともに、ＰＮ
Ｐ型の主スイッチ素子３２のエミッタに接続し、オフ用
スイッチ素子５１のエミッタを、主スイッチ素子３２の
ベースに接続するとともに、ＰＮＰ型オン用スイッチ素
子３３のエミッタに接続し、オフ用スイッチ素子５１の
ベースを、オン用スイッチ素子３３のベースとともに制
御ＩＣ３１の第２ピンに接続したものである。その他の
構成は、図４の場合と同様である。
する。図１において、本発明では、従来の抵抗３４を省
き、主スイッチ素子３２のベースとエミッタとの間に、
ＮＰＮ半導体によるオフ用スイッチ素子５１を挿入した
ものである。さらに詳しくは、オフ用スイッチ素子５１
のコレクタを、入力端子３０に接続するとともに、ＰＮ
Ｐ型の主スイッチ素子３２のエミッタに接続し、オフ用
スイッチ素子５１のエミッタを、主スイッチ素子３２の
ベースに接続するとともに、ＰＮＰ型オン用スイッチ素
子３３のエミッタに接続し、オフ用スイッチ素子５１の
ベースを、オン用スイッチ素子３３のベースとともに制
御ＩＣ３１の第２ピンに接続したものである。その他の
構成は、図４の場合と同様である。
【００１４】以上のような構成において、入力端子３０
に入力電圧が供給されると、第３ピンを介して制御ＩＣ
３１に電圧が印加されて、この制御ＩＣ３１が動作を開
始し、第２ピンがローインピーダンスになり、オン用ス
イッチ素子３３がオンするとともに、オフ用スイッチ素
子５１がオフする。すると、ダーリントン接続された主
スイッチ素子３２もオンしてインダクタンス素子１４を
励磁し、同時に出力端子４８の電圧を上昇してゆく。出
力電圧に比例した電圧が、抵抗４４と抵抗４５により検
出され、第６ピンから制御ＩＣ３１へ帰還される。
に入力電圧が供給されると、第３ピンを介して制御ＩＣ
３１に電圧が印加されて、この制御ＩＣ３１が動作を開
始し、第２ピンがローインピーダンスになり、オン用ス
イッチ素子３３がオンするとともに、オフ用スイッチ素
子５１がオフする。すると、ダーリントン接続された主
スイッチ素子３２もオンしてインダクタンス素子１４を
励磁し、同時に出力端子４８の電圧を上昇してゆく。出
力電圧に比例した電圧が、抵抗４４と抵抗４５により検
出され、第６ピンから制御ＩＣ３１へ帰還される。
【００１５】やがて、出力端子４８の出力電圧が、内部
の基準電圧に対して設定された電圧まで上昇すると、抵
抗４４と抵抗４５による検出電圧が、第６ピンに帰還し
て前記制御ＩＣ３１の第２ピンがハイインピーダンスに
なり、オン用スイッチ素子３３をオフする。ここで、従
来と異なるのは、主スイッチ素子３２がターンオフする
ときに、制御ＩＣ３１の第３ピンと第２ピンとの間の内
蔵抵抗５２により、オフ用スイッチ素子５１が順バイア
スされてオンし、直流電流増幅率（ｈＥＦ）の倍率のベ
ース電流を主スイッチ素子３２に供給し、ベースの余剰
キャリアを強制的に消滅させる。この結果、従来よりも
十分早いタイミングで主スイッチ素子３２はターンオフ
する。インダクタンス素子１４の電流は、主スイッチ素
子３２がオフしても転流ダイオード４０の転流作用で連
続して流れようとし、この状態で出力電圧は低下してゆ
く。
の基準電圧に対して設定された電圧まで上昇すると、抵
抗４４と抵抗４５による検出電圧が、第６ピンに帰還し
て前記制御ＩＣ３１の第２ピンがハイインピーダンスに
なり、オン用スイッチ素子３３をオフする。ここで、従
来と異なるのは、主スイッチ素子３２がターンオフする
ときに、制御ＩＣ３１の第３ピンと第２ピンとの間の内
蔵抵抗５２により、オフ用スイッチ素子５１が順バイア
スされてオンし、直流電流増幅率（ｈＥＦ）の倍率のベ
ース電流を主スイッチ素子３２に供給し、ベースの余剰
キャリアを強制的に消滅させる。この結果、従来よりも
十分早いタイミングで主スイッチ素子３２はターンオフ
する。インダクタンス素子１４の電流は、主スイッチ素
子３２がオフしても転流ダイオード４０の転流作用で連
続して流れようとし、この状態で出力電圧は低下してゆ
く。
【００１６】自励降圧型ＤＣ−ＤＣコンバータでは、上
記動作を継続しながら主スイッチ素子３２のオン、オフ
を交互に行ない、さらに平滑化回路で平滑化され、安定
化した直流出力電圧となる。
記動作を継続しながら主スイッチ素子３２のオン、オフ
を交互に行ない、さらに平滑化回路で平滑化され、安定
化した直流出力電圧となる。
【００１７】本発明回路では、従来回路に比較して十分
な効率改善がなされている。ちなみに、図２に示すよう
に、入力電圧が１６Ｖの場合と、入力電圧が３５Ｖの場
合とにおいて、出力電圧１２Ｖのときの変換効率特性を
示し、実線が本発明回路によるものであり、点線が従来
回路によるものである。いずれも本発明の場合の方が十
分な効率改善が得られている。なお、出力電流が大きな
領域では、変換効率が次第に悪くなる傾向にあるが、こ
れは、回路基板１１の導体を厚膜印刷、焼成で形成する
ため、その導体抵抗によるもので、従来回路でも、ま
た、本発明回路でも低下している。しかし、回路的に
は、十分な改善が得られている。
な効率改善がなされている。ちなみに、図２に示すよう
に、入力電圧が１６Ｖの場合と、入力電圧が３５Ｖの場
合とにおいて、出力電圧１２Ｖのときの変換効率特性を
示し、実線が本発明回路によるものであり、点線が従来
回路によるものである。いずれも本発明の場合の方が十
分な効率改善が得られている。なお、出力電流が大きな
領域では、変換効率が次第に悪くなる傾向にあるが、こ
れは、回路基板１１の導体を厚膜印刷、焼成で形成する
ため、その導体抵抗によるもので、従来回路でも、ま
た、本発明回路でも低下している。しかし、回路的に
は、十分な改善が得られている。
【００１８】前記オフ用スイッチ素子５１は、図３に示
すように、オン用スイッチ素子３３と共通パッケージと
なる総合トランジスタを用いることにより、総合的な部
品点数を増加することなく本発明を実施することが可能
である。
すように、オン用スイッチ素子３３と共通パッケージと
なる総合トランジスタを用いることにより、総合的な部
品点数を増加することなく本発明を実施することが可能
である。
【００１９】
【発明の効果】本発明によれば、従来の抵抗３４に代え
て小型のオフ用スイッチ素子５１を挿入するだけで、主
スイッチ素子３２のターンオフを十分に早くして、ＤＣ
−ＤＣコンバータの内部損失を少なくでき、したがって
変換効率の高いＤＣ−ＤＣコンバータを提供することが
できる。また、リップル検出型チョッパ回路において、
リップル電圧を含んだ出力電圧を制御ＩＣ３１に帰還
し、この制御ＩＣ３１での誤差検出に対応したインピー
ダンス変化に伴う制御信号によりオン用スイッチ素子３
３を介してダーリントン接続された主スイッチ素子３２
をオン、オフし、さらに平滑化回路を経て安定化した直
流電圧を得るようにした閉ループ中で自励発振せしめて
なるものであるから、出力電圧の変動で発振周波数が変
化する。このことは、発振周波数が大きくなると、それ
だけ主スイッチ素子３２のターンオフ時のロスが大きく
なる。本発明は、このような場合に、オフ用スイッチ素
子５１の挿入により回路内のロスを最小限に留めること
ができる。さらに、オフ用スイッチ素子５１のベースと
オン用スイッチ素子３３のベースをともに制御ＩＣ３１
の制御信号出力端子に接続したので、定電圧回路、エミ
ッタ抵抗、ベース抵抗などの回路素子を不要とし、回路
構成もきわめて単純である。
て小型のオフ用スイッチ素子５１を挿入するだけで、主
スイッチ素子３２のターンオフを十分に早くして、ＤＣ
−ＤＣコンバータの内部損失を少なくでき、したがって
変換効率の高いＤＣ−ＤＣコンバータを提供することが
できる。また、リップル検出型チョッパ回路において、
リップル電圧を含んだ出力電圧を制御ＩＣ３１に帰還
し、この制御ＩＣ３１での誤差検出に対応したインピー
ダンス変化に伴う制御信号によりオン用スイッチ素子３
３を介してダーリントン接続された主スイッチ素子３２
をオン、オフし、さらに平滑化回路を経て安定化した直
流電圧を得るようにした閉ループ中で自励発振せしめて
なるものであるから、出力電圧の変動で発振周波数が変
化する。このことは、発振周波数が大きくなると、それ
だけ主スイッチ素子３２のターンオフ時のロスが大きく
なる。本発明は、このような場合に、オフ用スイッチ素
子５１の挿入により回路内のロスを最小限に留めること
ができる。さらに、オフ用スイッチ素子５１のベースと
オン用スイッチ素子３３のベースをともに制御ＩＣ３１
の制御信号出力端子に接続したので、定電圧回路、エミ
ッタ抵抗、ベース抵抗などの回路素子を不要とし、回路
構成もきわめて単純である。
【００２０】オフ用スイッチ素子５１とオン用スイッチ
素子３３は、同一パッケージに入った複合トランジスタ
で構成することにより、部品点数の実質的な増加がな
く、小型のＤＣ−ＤＣコンバータを提供することができ
る。
素子３３は、同一パッケージに入った複合トランジスタ
で構成することにより、部品点数の実質的な増加がな
く、小型のＤＣ−ＤＣコンバータを提供することができ
る。
【図１】本発明による自励降圧型ＤＣ−ＤＣコンバータ
の一実施例を示す電気回路図である。
の一実施例を示す電気回路図である。
【図２】本発明回路と従来回路の変換効率を示す特性図
である。
である。
【図３】複合トランジスタの内部等価回路図である。
【図４】従来の自励降圧型ＤＣ−ＤＣコンバータを示す
電気回路図である。
電気回路図である。
【図５】一体化されたＤＣ−ＤＣコンバータの構造を示
す分解斜視図である。
す分解斜視図である。
１０…放熱板、１１…回路基板、１２…カバー、１３…
取付け板、１４…インダクタンス素子、１５…放熱フィ
ン部、１６…取付け片部、１７…取付け溝、１８…ピン
挿入溝、１９…固定用ピン、２０…接着剤、２１…回路
素子、２２…リードピン、２３…インダクタンス素子支
持軸、２４…磁性材料、２５…貫通孔、２９…コイル、
３０…入力端子、３１…制御ＩＣ、３２…主スイッチ素
子、３３…オン用スイッチ素子、３４…抵抗、３５…抵
抗、３６…抵抗、３８…抵抗、３９…抵抗、４０…転流
ダイオード、４１…トランジスタ、４２…コンデンサ、
４３…抵抗、４４…抵抗、４５…抵抗、４６…抵抗、４
７…コンデンサ、４８…出力端子、４９…検出電圧端
子、５０…グランド端子、５１…オフ用スイッチ素子、
５２…内蔵抵抗。
取付け板、１４…インダクタンス素子、１５…放熱フィ
ン部、１６…取付け片部、１７…取付け溝、１８…ピン
挿入溝、１９…固定用ピン、２０…接着剤、２１…回路
素子、２２…リードピン、２３…インダクタンス素子支
持軸、２４…磁性材料、２５…貫通孔、２９…コイル、
３０…入力端子、３１…制御ＩＣ、３２…主スイッチ素
子、３３…オン用スイッチ素子、３４…抵抗、３５…抵
抗、３６…抵抗、３８…抵抗、３９…抵抗、４０…転流
ダイオード、４１…トランジスタ、４２…コンデンサ、
４３…抵抗、４４…抵抗、４５…抵抗、４６…抵抗、４
７…コンデンサ、４８…出力端子、４９…検出電圧端
子、５０…グランド端子、５１…オフ用スイッチ素子、
５２…内蔵抵抗。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−235721（ＪＰ，Ａ) 特開 平５−304768（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/00 - 3/44
Claims (3)
- 【請求項１】 リップル電圧を含んだ出力電圧を制御Ｉ
Ｃ３１に帰還し、この制御ＩＣ３１での誤差検出に対応
したインピーダンス変化に伴う制御信号によりオン用ス
イッチ素子３３を介してダーリントン接続された主スイ
ッチ素子３２をオン、オフし、さらに平滑化回路を経て
安定化した直流電圧を得るようにした閉ループ中で自励
発振せしめてなるリップル検出型チョッパ回路のＤＣ−
ＤＣコンバータにおいて、前記主スイッチ素子３２は、
ＰＮＰ型のバイポーラトランジスタからなり、この主ス
イッチ素子３２のベースとエミッタに、ＮＰＮ型のバイ
ポーラトランジスタからなるオフ用スイッチ素子５１の
エミッタとコレクタを接続し、このオフ用スイッチ素子
５１のベースと前記オン用スイッチ素子３３のベースを
ともに前記制御ＩＣ３１の制御信号出力端子に接続して
なることを特徴とする自励降圧型ＤＣ−ＤＣコンバー
タ。 - 【請求項２】 オフ用スイッチ素子５１とオン用スイッ
チ素子３３は、同一パッケージに入った複合トランジス
タからなる請求項１記載の自励降圧型ＤＣ−ＤＣコンバ
ータ。 - 【請求項３】 放熱板１０の一方の面の放熱フィン部１
５に制御ＩＣ３１、主スイッチ素子３２、オン用スイッ
チ素子３３、オフ用スイッチ素子５１を含む回路素子２
１を搭載した回路基板１１を熱的に固着するとともに、
前記放熱板１０の他方の面の取付け片部１６に平滑化回
路のインダクタンス素子１４を取付けて全体を一体化構
造とした請求項１または２記載の自励降圧型ＤＣ−ＤＣ
コンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33879493A JP3264766B2 (ja) | 1993-12-02 | 1993-12-02 | 自励降圧型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33879493A JP3264766B2 (ja) | 1993-12-02 | 1993-12-02 | 自励降圧型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07163140A JPH07163140A (ja) | 1995-06-23 |
| JP3264766B2 true JP3264766B2 (ja) | 2002-03-11 |
Family
ID=18321537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33879493A Expired - Fee Related JP3264766B2 (ja) | 1993-12-02 | 1993-12-02 | 自励降圧型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264766B2 (ja) |
-
1993
- 1993-12-02 JP JP33879493A patent/JP3264766B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07163140A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901434B2 (ja) | 直流安定化電源装置 | |
| EP0038712B1 (en) | Single-ended switching converter | |
| JPS6035852B2 (ja) | トランジスタ電力スイツチ | |
| JP3264766B2 (ja) | 自励降圧型ｄｃ−ｄｃコンバータ | |
| JP3527636B2 (ja) | 自励型ｄｃ−ｄｃコンバータ | |
| JPH06276731A (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JPH08126310A (ja) | 電源回路 | |
| Iwamoto et al. | New intelligent power modules for appliance motor control | |
| US20020117732A1 (en) | Integrated power device with improved efficiency and reduced overall dimensions | |
| JP3425791B2 (ja) | Ｄｃ−ｄｃコンバータにおける低入力電圧保護回路 | |
| JP2977442B2 (ja) | スイッチング電源 | |
| JP2687290B2 (ja) | スイッチング電源装置 | |
| JPH10126958A (ja) | 電源装置の過電流保護回路 | |
| JPS59117810A (ja) | ハイブリツドｉｃ化ｆｅｔ増幅器 | |
| JP2880331B2 (ja) | 漏電警報付遮断器 | |
| JP3427088B2 (ja) | スイッチング電源装置 | |
| JPH055699Y2 (ja) | ||
| JP3126624B2 (ja) | 電源装置用トランス | |
| JP3198266B2 (ja) | 電力用半導体モジュール | |
| JP3705075B2 (ja) | 電源装置とそれを用いた電子機器 | |
| JPS6226266B2 (ja) | ||
| JPS645993Y2 (ja) | ||
| SU1656564A1 (ru) | Транзисторный ограничитель тока | |
| JPH034154Y2 (ja) | ||
| JPH0793185B2 (ja) | 高周波加熱装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |