JP3261338B2 - 半田バンプの形成方法 - Google Patents

半田バンプの形成方法

Info

Publication number
JP3261338B2
JP3261338B2 JP14656597A JP14656597A JP3261338B2 JP 3261338 B2 JP3261338 B2 JP 3261338B2 JP 14656597 A JP14656597 A JP 14656597A JP 14656597 A JP14656597 A JP 14656597A JP 3261338 B2 JP3261338 B2 JP 3261338B2
Authority
JP
Japan
Prior art keywords
solder
printing
printed wiring
wiring board
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14656597A
Other languages
English (en)
Other versions
JPH10335801A (ja
Inventor
和仁 山田
義範 脇原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP14656597A priority Critical patent/JP3261338B2/ja
Publication of JPH10335801A publication Critical patent/JPH10335801A/ja
Application granted granted Critical
Publication of JP3261338B2 publication Critical patent/JP3261338B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/11848Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849Reflowing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半田印刷用マスク
(スクリーンマスク)を使用してプリント配線板におけ
る半導体素子実装用パッドに対してクリーム半田を印刷
するとともに、リフロー処理を行って半導体素子実装用
パッドに半田バンプを形成する方法に関し、特に、クリ
ーム半田に含有される半田粒子が各アライメントマーク
に付着してしまうことを確実に防止し、もって印刷用マ
スクによるクリーム半田の連続印刷を可能とする半田バ
ンプの形成方法に関するものである。
【0002】
【従来の技術】従来より、フリップチップ、CSP等の
半導体素子(ICチップ)をプリント配線板上に実装す
る場合、先ず、プリント配線板上に形成された半導体素
子実装用パッドに対して半田バンプを形成することが行
われる。
【0003】半導体実装用パッドに半田バンプを形成す
るには、先ず、クリーム半田印刷機にプリント配線板を
セットし、次いで、プリント配線板に半田印刷用マスク
(プリント配線板に形成されている半導体素子実装用パ
ッドに対応して印刷用開口部が設けられている)を積層
するとともに、プリント配線板に形成されたアライメン
トマークと印刷用マスクのアライメントマークとの位置
合わせを行う。そして、半導体素子実装用パッドにクリ
ーム半田を印刷した後、プリント配線板をリフロー装置
にセットしてリフロー処理を行う。これにより、半導体
素子実装用パッド上に半田バンプが形成される。前記各
処理が順次新たなプリント配線板に施されて連続的に半
田バンプの形成が行われていく。
【0004】このとき、プリント配線板について順次半
田バンプの形成を連続して行う際、印刷用マスクがプリ
ント配線板に積層される積層面(通常、下面)に付着さ
れたクリーム半田を取り除くべく、クリーム半田印刷機
に付設されたクリーニング機構を介して印刷用マスクの
積層面のクリーニングが行われる。
【0005】
【発明が解決しようとする課題】ところで、プリント配
線板のファイン化が推進されている現今においては、フ
リップチップ等を接続するための半導体素子実装用パッ
ドのピッチは、0.3mm〜0.2mm程度であり、ま
た、パッド径は100μm〜150μm程度に設定され
ている。また、同様の理由に基づき、クリーム半田に含
有される半田粒子の粒子径も10μm〜35μm程度に
小さくなっており、更に、印刷用マスクの厚さも30μ
m〜100μmと薄く形成されている。
【0006】また、クリーム半田印刷機に付設されるク
リーニング機構としては各種の機構が採用されている
が、一般的には、金属又はプラスチックからなる掻取ブ
レードによって印刷用マスクの積層面に付着したクリー
ム半田を掻き取った後、拭取用ロールペーパーを印刷用
マスクの積層面に接触移動させて、積層面に付着したク
リーム半田を除去する方式が採用されている。
【0007】しかしながら、前記したように、プリント
配線板のファイン化に伴ってクリーム半田に含有される
半田粒子の粒子径が小さくなり、また、印刷用マスクの
厚さが薄くなったことに起因して、従来のクリーニング
機構によるクリーニングによっては、印刷用マスクがプ
リント配線板と積層される積層面に付着したクリーム半
田のフラックスや半田粒子を十分に除去することが困難
になっている。特に、クリーム半田の印刷時に、印刷用
マスクに形成されている印刷用開口部における積層面側
の周縁部にはクリーム半田が付着される傾向が大きく、
かかる印刷用開口部の周縁部にクリーム半田が付着され
た状態でクリーニングを行うと、クリーム半田が印刷用
マスクの積層面の全体に分散されることとなり、この結
果、印刷用マスクの積層面全体に半田粒子が分散付着さ
れた状態となってしまう。
【0008】このような状態にある印刷用マスクを使用
して順次新たなプリント配線板の半導体素子実装用パッ
ドに連続的にクリーム半田を印刷しようとすると、プリ
ント配線板と印刷用マスクとは隙間なく密着されている
ことから、積層面に残存している半田粒子が、プリント
配線板に形成されている、プリント配線板とフリップチ
ップ等とを位置決めするために使用されるアライメント
マークやプリント配線板をマザーボードに実装するにつ
きプリント配線板とマザーボードとを位置決めするため
に使用されるアライメントマークに対して付着してしま
う。かかる傾向は、印刷用マスクを介してプリント配線
板の半導体素子実装用パッドにクリーム半田を印刷する
印刷枚数が増加すればする程大きくなり、印刷用マスク
の積層面における半田粒子の付着範囲及び付着量が拡大
されていく。
【0009】ここに、プリント配線板における各アライ
メントマークは、半導体素子実装用パッドと同様、導体
パッドから形成されていることから、前記のようにクリ
ーム半田が印刷されたプリント配線板のリフロー処理を
行うと、各アライメントマークに対しても半田層が形成
されてしまい、これによりプリント配線板の半導体素子
実装用パッドにフリップチップ等を接続する際、及び、
プリント配線板をマザーボードに接続する際に、プリン
ト配線板とフリップチップ等との位置決め、及び、プリ
ント配線板とマザーボードとの位置決めを正確に行うこ
とができなくなる。
【0010】本発明は前記従来の問題点を解消するため
になされたものであり、クリーム半田を印刷する毎にプ
リント配線板に積層される印刷用マスクの積層面を所定
範囲でかきとり処理してクリーニングするに際して、ク
リーム半田に含有される半田粒子が各アライメントマー
クに付着してしまうことを確実に防止し、もって印刷用
マスクによるクリーム半田の連続印刷を可能とする半田
バンプの形成方法を提供することを目的とする。
【0011】
【課題を解決するための手段】前記目的を達成するため
請求項1に係る半田バンプの形成方法は、印刷用マスク
に形成された半田印刷用開口部とプリント配線板に形成
されたソルダーレジスト層の露出用開口部から露出され
る半導体素子実装用パッドとを整合させた状態で印刷用
マスクをプリント配線板に積層し、半田印刷用開口部か
らクリーム半田を印刷するとともにリフロー処理を施し
て半田溶融することにより、半導体素子実装用パッドに
半田バンプを形成する方法において、前記クリーム半田
を印刷した後に、印刷用マスクのプリント配線板との接
触面のクリーム半田をかきとり処理することにより生じ
るクリーム半田付着領域の外にアライメントマークを形
成することを特徴とする。
【0012】この形成方法では、クリーム半田を印刷し
た後に、プリント配線板から離脱した印刷マスク積層面
を、金属や樹脂からなるかきとりブレードにより、かき
とり処理し、さらに拭き取り用ロールペーパーを印刷用
マスクの積層面に接触移動させて、積層面に付着したク
リーム半田を除去してクリーニングする。このようなク
リーニングを行うと、印刷用マスクの半田印刷用開口群
をかきとり方向に平行移動させた領域に、クリーム半田
(主に半田の粒子)が付着する。本願発明の形成方法で
は、このような付着領域の外にアライメントマークが形
成されているので、クリーム半田がアライメントマーク
に付着することがなく、印刷用マスクによる連続印刷が
可能になるのである。
【0013】また、請求項2に係る半田バンプの形成方
法では、アライメントマークは、半導体素子を実装する
際の指標として使用されるか、又はプリント配線板をマ
ザーボードに搭載する際の指標として使用される。無論
両方のアライメントマークが形成されていてもよい。こ
れらのアライメントマークに半田が印刷されることがな
いので、半導体素子の実装性、プリント配線板の実装性
を低下させることがない。
【0014】更に、請求項3に係る半田バンプの形成方
法は、請求項1又は請求項2の形成方法において、前記
印刷用マスクに形成された半田印刷用開口部の径は、前
記ソルダーレジスト層の露出用開口部の径よりも大きく
形成されていることを特徴とする。請求項3の半田バン
プの形成方法では、印刷用マスクに形成された半田印刷
用開口部の径が、プリント配線板の半導体素子実装用パ
ッドを露出させるソルダーレジスト層の露出用開口部の
径よりも大きく形成されており、これにより印刷用マス
クにおける半田印刷用開口部の周縁部はプリント配線板
上に隙間なく密着される。従って、印刷用マスクの半田
印刷用開口部からプリント配線板の半導体実装用パッド
にクリーム半田を印刷する際に、クリーム半田が印刷用
開口部の積層面側周縁部に付着されることを確実に防止
することが可能となる。従って、プリント配線板に形成
されるとともにフリップチップ、CPS等を実装するに
つきプリント配線板とフリップチップ等とを位置決めす
るために使用されるアライメントマークやプリント配線
板をマザーボードに実装するにつきプリント配線板とマ
ザーボードとを位置決めするために使用されるアライメ
ントマークに対して、クリーム半田に含有される半田粒
子が付着してしまうことを確実に防止することが可能と
なり、印刷用マスクによるクリーム半田の連続印刷が可
能となるものである。
【0015】また、請求項4に係る半田バンプの形成方
法は、請求項3の形成方法において、前記半導体素子実
装用パッドの径は、前記ソルダーレジスト層の露出用開
口部よりも大きく形成されており、半導体素子実装用パ
ッドはその周縁でソルダーレジスト層により被覆されて
いることを特徴とする。請求項4の半田バンプの形成方
法では、半導体素子実装用パッドの径がソルダーレジス
ト層の露出用開口部よりも大きく形成されて半導体素子
実装用パッドがその周縁でソルダーレジスト層により被
覆されており、これに基づきソルダーレジスト層の露出
用開口部の径をフレキシブルにサイズ変更して半導体素
子実装用パッド間のピッチを小さくすることによりプリ
ント配線板のファイン化に対応することが可能となる。
また、ソルダーレジスト層によって半導体素子実装用パ
ッドの周縁を被覆して半導体素子実装用パッドの剥離を
防止することが可能となる。
【0016】更に、請求項5に係る半田バンプの形成方
法は、請求項1乃至請求項4の形成方法において、前記
印刷用マスクにおける半田印刷用開口部の内周面には、
前記プリント配線板の積層面から離れるに従って徐々に
拡径するテーパが形成されていることを特徴とし、ま
た、請求項6に係る半田バンプの形成方法は、請求項5
の形成方法において、前記テーパは、前記プリント配線
板の積層面における半田印刷用開口部の径と積層面の反
対面における半田印刷用開口部の径との差が5〜20μ
mになるように形成されていることを特徴とする。請求
項5及び請求項6の半田バンプの形成方法では、印刷用
マスクにおける半田印刷用開口部の内周面にプリント配
線板の積層面に向かって徐々に拡径するテーパが形成さ
れているとともに、そのテーパはプリント配線板の積層
面における半田印刷用開口部の径と積層面の反対面にお
ける半田印刷用開口部の径との差が5〜20μmになる
ように形成されていることから、クリーム半田が半田印
刷用開口部の積層面側に多少残存している場合において
も、クリーム半田印刷機を使用して半導体素子実装用パ
ッドにクリーム半田を印刷した後にクリーニング機構に
より印刷用マスクの積層面側をクリーニングする際にク
リーム半田は半田印刷用開口部の内部に入り込みやすく
なる。従って、クリーム半田が印刷用マスクの積層面側
全体に分散付着されることを防止することが可能とな
る。
【0017】
【発明の実施の形態】以下、本発明に係る半田バンプの
形成方法について、本発明を具体化した実施形態に基づ
き図面を参照しつつ詳細に説明する。先ず、フリップチ
ップ、CPS等の半導体素子(ICチップ)が接続搭載
されるプリント配線板について図1に基づき説明する。
図1はプリント配線板の平面図である。
【0018】図1において、プリント配線板5は所定の
サイズ(50mm×50mm程度)の個片(製品)基板
50を所定個数(図1(a)では、12個)有してお
り、プリント配線板5にてその対角位置には、後述する
ように、半田バンプを形成する際に、プリント配線板5
と半田印刷用マスクとを位置決めする指標となるアライ
メントマーク120が形成されている。各個片基板50
の中央部には、フリップチップ等のICチップが接続実
装される実装パッド11(150μm程度の大きさを有
する)が所定ピッチ(0.3mm程度)で、所定個数
(1000個程度)設けられている。また、実装パッド
11の外側において、ICチップの実装時に、ICチッ
プとの位置決めを行う時に使用される十字状のアライメ
ントマーク(導体パッドから構成される)13が形成さ
れており、更に、アライメントマーク13の外側には、
プリント配線板5をマザーボードに実装する際にプリン
ト配線板5とマザーボードとを位置決めする時に使用さ
れるアライメントマーク(導体パッドから構成される)
12が形成されている。
【0019】次に、前記プリント配線板5の詳細な構
成、及び、実装パッド11に対して半田バンプを形成す
る方法について図2に基づき説明する。図2は実装パッ
ド11に半田バンプを形成する一連の方法を連続的に示
す説明図である。尚、ず2においては、個片基板50を
例示して説明することとする。
【0020】図2に示す個片基板50において、絶縁基
材6上に第1層導体回路8及び層間絶縁層(無電解メッ
キ用接着剤層)9が形成されており、また、層間絶縁層
9上には、メッキレジスト層(永久レジスト層)10が
形成されるとともに、かかるメッキレジスト層10の非
形成部分に第2層導体回路の一部である実装パッド11
(導体パターン)が形成されている。更に、実装パッド
11の外方両側にアライメントマーク13及びアライメ
ントマーク12が設けられている。また、メッキレジス
ト層10の上には、各アライメントマーク13、12及
び実装パッド11以外の部分をリフロー処理時に保護す
るためのソルダーレジスト層14が形成されている。か
かるソルダーレジスト層14には、実装パッド11に対
応して開口部14A、及び、各アライメントマーク1
3、12に対応して開口部14Bが形成されている。こ
こに、開口部14Aの開口径はA1に設定されており、
また、開口部14Bの開口径はA2に設定されている。
【0021】ここに、個片基板505の第1層導体回路
8、第2層導体回路は、所謂、ビルドアップ法により多
層に形成されている。但し、各導体回路は多層である必
要はなく、単層であってもよい。
【0022】絶縁基材6としては、例えば、樹脂基板、
セラミック基板、ガラス基板、薄膜基板等が使用でき
る。また、絶縁基材6の厚さは、通常、0.1mm〜2
mm程度であることが好ましい。
【0023】各アライメントマーク13、12は、図1
(b)に示すように、各個片基板50毎に2個ずつ設け
られ、また、アライメントマーク13、12の形状につ
いては特に限定はなく、任意の形状に形成することがで
きる。更に、各アライメントマーク13、12におい
て、そのパッド径はソルダーレジスト層14の開口部1
4Bの開口径A2よりも大きく形成されており、従っ
て、各アライメントマーク13、12の導体層の周縁部
はソルダーレジスト層14とオーバラップされることと
なり、ソルダーレジスト層14の開口部14Bからは導
体層のみが露出されている。また、アライメントマーク
13、12の導体層表面に粗化層7が設けられており、
導体層の周縁部にてソルダーレジスト層14との密着性
が高くされている。これにより、ソルダーレジスト層1
4が剥離することを防止して各アライメントマーク1
3、12の機能を確実に保持することができる。
【0024】粗化層7は、銅−ニッケル−リンからなる
針状合金メッキ層であることが望ましく、かかる粗化層
7は無電解メッキにより形成される。このときのメッキ
液組成としては、銅イオン濃度、ニッケルイオン濃度、
次亜リン酸イオン濃度は、それぞれ2.2×10-2〜
4.1×10-2mol/l、2.2×10-3〜4.1×
10-3mol/l、0.20〜0.25mol/lであ
ることが望ましい。かかる組成を有するメッキ液によれ
ば、析出する皮膜の結晶構造が針状構造になり、アンカ
ー効果に優れることを勘案したものである。尚、無電解
メッキ浴には、前記化合物に加えて錯化剤や添加剤を加
えてもよい。
【0025】前記のような無電解メッキ液から析出する
合金層の組成は、銅、ニッケル、リンの割合で、それぞ
れ90〜96重量%、1〜5重量%、0.5〜2重量%
になることが望ましい。かかる組成割合の時に、合金層
の構造が針状構造となることに基づく。
【0026】また、図4に示すように、アライメントマ
ーク13、12は、セミアディティブ法によっても形成
することができる。ここに、セミアディティブ法は、粗
化された無電解メッキ用接着剤層の表面に無電解メッキ
膜を形成し、この無電解メッキ膜にレジストを設けて電
解メッキを行った後、メッキレジストを除去してメッキ
レジスト下の無電解メッキ膜をエッチングすることによ
り独立して導体回路を形成する方法である。かかるセミ
アディティブ法によれば、アライメントマーク13、1
2は、無電解メッキ膜19と電解メッキ膜18からな
る。側面に粗化層7を形成すると、ヒートサイクル時に
ソルダーレジスト層14とアライメントマーク13、1
2の界面を起点としてソルダーレジスト層14等に発生
する垂直方向のクラックを防止できる。各アライメント
マーク13、12において開口部から露出する導体層
(その表面に粗化層7が形成されているのが好ましい)
上には、更にニッケル−金−からなる金属層16が形成
されていることが望ましい。ここに、金は反射率が高い
ためアライメントマーク13、12の表面に被覆される
と有利である。ニッケル−金からなる金属層16はの形
成は、無電解メッキにより行うことができる。金属層1
6の厚さは、5μmであり、金厚さ0.1μmのフラッ
シュ金メッキ、又は、金厚さ0.5μmの厚付け金メッ
キでもよい。
【0027】前記第1導体回路8は、通常、電源層、グ
ランド層等として作用するので、面状あるいは格子状の
いずれであってもよい。
【0028】また、層間絶縁層9としては、例えば、無
電解メッキ用接着剤が用いられる。かかる無電解メッキ
用接着剤としては、たとえは、絶縁性を有する各種樹脂
等を挙げることができる。かかる樹脂の代表例として
は、例えば、エポキシ樹脂、ポリイミド樹脂等が挙げら
れる。これらの樹脂は硬化剤によって硬化される性質を
有し、この種硬化剤としては、例えば、イミダゾール系
硬化剤、酸無水物系硬化剤等が挙げられる。
【0029】前記層間絶縁層9には、酸又は酸化剤に可
溶の耐熱性樹脂粒子が分散されていることが望ましい。
このような耐熱性樹脂粒子を層間絶縁層9内に分散させ
た場合には、層間絶縁層9の表面を粗面化させることが
でき、メッキレジスト10及び実装パッド11との接着
強度を高めることができる。
【0030】前記耐熱性樹脂粒子としては、例えば、ア
ミン系硬化剤で硬化させたエポキシ樹脂からなる樹脂粒
子をはじめ、メラミン樹脂、尿素樹脂、グアナミン樹脂
等に代表されるアミノ系樹脂からなる樹脂粒子があげら
れる。
【0031】前記耐熱性樹脂粒子としては、例えば、
平均粒径が10μm以下の耐熱性樹脂粒子、平均粒径
が2μm以下の耐熱性1次樹脂粒子を凝集させて得られ
た平均粒径10μm以下の凝集粒子、平均粒径が2μ
m〜10μmの耐熱性樹脂粒子と、平均粒径が2μm以
下の耐熱性樹脂粒子との混合物、平均粒径が2〜10
μmの耐熱性樹脂粒子の表面に、平均粒径が2μm以下
の耐熱性樹脂粒子およびシリカ、アルミナ、炭酸カルシ
ウムなどの無機粒子の少なくとも1種を付着させた疑似
粒子、平均粒径が0.1〜0.8μmの耐熱性樹脂粒
子と平均粒径が0.8μmを超え2μm未満の耐熱性樹
脂粒子の混合物等があげらえる。これらの樹脂粒子は、
メッキレジスト10および半田バンプ形成用パッド11
に対して複雑なアンカー効果(投錨効果)を呈するの
で、本発明において好適に使用しうるものである。
【0032】なお、層間絶縁材9には、感光性樹脂を用
いることが望ましい。このように感光性樹脂を用いた場
合には、かかる感光性樹脂に露光、現像処理を施すこと
により、バイアホール形成用の孔等を容易に形成させる
ことができる。かかる感光性樹脂の代表的なものとして
は、例えば、エポキシアクリレート樹脂等があげられ
る。
【0033】層間絶縁材9の厚さは、特に限定がない
が、通常、5〜100μm程度であることが好ましい。
なお、層間絶縁材9の表面には、例えば、酸や酸化剤等
を用いて、常法により粗面化処理が施されている。
【0034】メッキレジスト10は、通常用いられてい
るものであれば、特に限定がない。かかるメッキレジス
ト10には、例えば、エポキシ樹脂とアクリル酸、メタ
クリル酸等とを反応させて得られたエポキシアクリレー
ト樹脂とイミダゾール系硬化剤とからなる組成物;エポ
キシアクリレート樹脂、ポリエーテルスルホンおよびイ
ミダゾール系硬化剤からなる組成物等があげられる。メ
ッキレジスト10の厚さは、特に限定がないが、5〜4
0μm程度であることが好ましい。
【0035】実装パッド11は、バイアホールからなっ
て第2層導体回路の一部を構成し、例えば、無電解メッ
キ法等によって形成される。また、実装パッド11にお
けるパッド径は、ソルダーレジスト層14に形成された
開口部14Aの開口径よりも大きく設定されており、従
って、前記各アライメントマーク13、12と同様、実
装パッド11の周縁部はソルダーレジスト層14とオー
バラップされることとなり、ソルダーレジスト層14に
より被覆されている。尚、実装パッド11は、例えば、
円形、長円形、長方形等の形状を有し、配線の幅よりも
その幅が大きくなるように、形成されている。実装パッ
ド11の厚さは、特に限定がないが、通常5〜40μm
であることが好ましい。
【0036】ソルダーレジスト層14は、例えば、市販
品をそのまま用いることができる。例えば、エポキシ樹
脂のアクリレート等を用いることが好ましく、また必要
に応じてフタロシアニングリーン等の色素や顔料を混合
して用いてもよい。ソルダーレジスト層14の厚さは、
特に限定がないが、例えば、5〜40μm程度であるこ
とが好ましい。
【0037】次に、前記のように構成された個片基板5
0を所定個数有するプリント配線板5の実装パッド11
に半田バンプを形成する方法について図2に基づき説明
する。実装パッド11に対して半田バンプを形成するに
は、先ず、アライメントマークマーク120を利用し
て、プリント配線板5に印刷用マスク1を積層する。こ
こに、印刷用マスク1をプリント配線板5に積層する方
法としては、特に限定がなく、例えば、印刷用マスク1
及びプリント配線板5をクリーム半田印刷機に配設し、
印刷用マスク1に形成されているアライメントマーク
(図示せず)の位置を、CCDカメラ等を用いて認識
し、次いでプリント配線板5の上方からCCDカメラ等
を用いてプリント配線板5に形成されたアライメントマ
ーク120を認識し、印刷用マスク1及びプリント配線
板5の位置ずれを補正し、両者に形成されているそれぞ
れのアライメントマークが整合するようにプリント配線
板5に印刷用マスク1を積層する方法等があげられる。
この方法の場合、プリント配線板5に形成されたアライ
メントマークを認識するにあたり、プリント配線板5を
印刷機の印刷ステージ上で吸引又はクランプ固定してお
くことが望ましい。
【0038】ここで、印刷用マスク1について図2
(b)に基づき説明する。印刷用マスク1は金属部分
2、メッシュ(紗)、金属枠から形成されており、この
金属部分2には、プリント配線板5の個片基板50にお
ける各実装パッド11に対応する位置にて半田印刷用の
開口部(貫通孔)3が形成されている。かかる半田印刷
用の開口部3における開口径Bは、前記ソルダーレジス
ト層14に形成された開口部14Aの開口径(A1)よ
りも大きく設定されている。
【0039】このように、印刷用マスク1における開口
部3の開口径Bをソルダーレジスト層14における開口
部14Aの開口径A1よりも大きく形成することによ
り、印刷用マスク1における半田印刷用開口部3の周縁
部はプリント配線板5(具体的には、ソルダーレジスト
層14)上に隙間なく密着され、従って、後述するよう
に、印刷用マスク1の半田印刷用開口部3を介してプリ
ント配線板5の実装パッド11にクリーム半田を印刷す
る際に、クリーム半田が印刷用開口部3の積層面側周縁
部に付着されることを確実に防止することができる。こ
れにより、クリーム半田印刷機を使用して実装パッド1
1にクリーム半田を印刷した後にクリーニング機構によ
り印刷用マスク1の積層面側をクリーニングした場合に
おいても、クリーム半田が印刷用マスク1の全体に分散
付着されることはなく、従って、個片基板50とフリッ
プチップ等のICチップとを位置決めするために使用さ
れるアライメントマーク13やプリント配線板5をマザ
ーボードに実装するにつきプリント配線板5とマザーボ
ードとを位置決めするために使用されるアライメントマ
ーク12に対して、クリーム半田に含有される半田粒子
が付着してしまうことを確実に防止することが可能とな
り、印刷用マスク1によるクリーム半田の連続印刷が可
能となるものである。
【0040】また、印刷用マスク1における半田印刷用
開口部3の内周面にプリント配線板5の積層面から離れ
るに従って徐々に拡径するテーパが形成されていてもよ
い。この場合、そのテーパは、プリント配線板5に対す
る印刷用マスク1の積層面における半田印刷用開口部3
の径と積層面の反対面における半田印刷用開口部3の径
との差が5〜20μmになるように形成されていること
が望ましい。このようなテーパを半田印刷用開口部3に
設けることにより、後述のようにクリーム半田を印刷し
た際にクリーム半田が半田印刷用開口部3の積層面側に
多少残存している場合においても、クリーム半田印刷機
を使用して実装パッド11にクリーム半田を印刷した後
にクリーニング機構により印刷用マスク1の積層面側を
クリーニングする際にクリーム半田はテーパを介して半
田印刷用開口部3の内部に入り込みやすくなる。従っ
て、クリーム半田が印刷用マスク1の積層面側全体に分
散付着されることを防止することが可能となる。
【0041】ここに、印刷用マスク1としては、特に限
定がなく、従来用いられているものを用いることができ
る。印刷用マスク1の材質としては、例えば、ニッケル
合金、ニッケル−コバルト合金等のメタルマスク;エポ
キシ樹脂、ポリイミド樹脂等の樹脂等のプラスチックマ
スクがあげらえるが、本発明はかかる例示のみに限定さ
れるものではない。なお、これらのなかでは、コスト、
耐久性、開口部の精度等の点から、ニッケル合金、ニッ
ケル−コバルト合金のアディティブ法が好ましい。ま
た、印刷用マスク1の厚さは、特に限定がないが、通常
30〜150μm程度、好ましくは40〜80μm程度
であることが望ましい。更に、印刷用マスク1の開口部
3の形状、大きさ等は、特に限定がなく、任意である。
その一例として、例えば、直径100〜200μm程度
の円形等をあげることができる。
【0042】次に、印刷用マスク1に設けられた開口部
3に、図2(c)に示されるようにクリーム半田15を
充填する。クリーム半田15としては、一般に使用され
ているものであれば特に限定がない。かかるクリーム半
田15の代表例としては、例えば、Sn63Pb37、
Sn62Pb63Ag2、Sn96.5Ag3.5等があ
げられる。半田粒子径10〜40μmの範囲で、例え
ば、20〜30μmを使用する。フラックス含有量9.
5重量%〜12.0重量%の範囲で、例えば、10.0
重量%を使用する。
【0043】印刷用マスク1に設けられた開口部3に、
クリーム半田15を充填した後に、図2(d)に示され
るように、印刷用マスク1をプリント配線板5(個片基
板50)から離脱させることにより、プリント配線板5
にクリーム半田15を印刷することができる。
【0044】印刷終了後には、図2(e)に示すよう
に、印刷されたクリーム半田15にリフロー処理を施
し、半田バンプ17を形成する。これにより、プリント
配線板5の個片基板50における実装パッド11に対し
て半田バンプ17を形成することができる。さらに、必
要に応じて洗浄を行う。
【0045】前記のように、各個片基板50の実装パッ
ド11に半田バンプ17を形成した後、印刷用マスク1
がプリント配線板5に積層される積層面(図2中、下
面)がかきとり機構により所定範囲でクリーニングされ
る。このとき、印刷用マスク1の積層面において、かき
とり処理により生じるクリーム半田付着領域Cは、図3
に示すように印刷用マスクの半田印刷口群(これは同時
に実装パッド群に相当する)11をかきとり方向に平行
移動させた領域である。このため、アライメントマーク
に半田が付着せず、クリーム半田印刷の連続印刷が可能
になる。
【0046】なお、図3中、プリント配線板5のアライ
メントマーク12、13に対応する位置が点線で標記さ
れており、かきとり方向はXで示されている。
【0047】また、印刷用マスク1における開口部3の
開口径Bがソルダーレジスト層14における開口部14
Aの開口径A1よりも大きく形成されているため、クリ
ーム半田の印刷時に、印刷用マスク1における半田印刷
用開口部3の周縁部はプリント配線板5(具体的には、
ソルダーレジスト層14)上に隙間なく密着されること
となり、従って、印刷用マスク1の半田印刷用開口部3
を介してプリント配線板5の実装パッド11にクリーム
半田を印刷する際に、クリーム半田が印刷用開口部3の
積層面側周縁部に付着されることを確実に防止すること
ができる。従って、個片基板50とフリップチップ等の
ICチップとを位置決めするために使用されるアライメ
ントマーク13やプリント配線板5をマザーボードに実
装するにつきプリント配線板5とマザーボードとを位置
決めするために使用されるアライメントマーク12に対
して、クリーム半田に含有される半田粒子が付着してし
まうことを確実に防止することが可能となり、印刷用マ
スク1によるクリーム半田の連続印刷が可能となるもの
である。
【0048】そして、クリーム半田印刷機には新たなプ
リント配線板5がセットされ、プリント配線板5の各個
片基板50における実装パッド11に対して順次連続し
て半田バンプ17が形成されていく。
【0049】尚、本発明は前記実施形態に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内で種々の
改良、変形が可能であることは勿論である。例えば、プ
リント配線板5はフルアディティブ法に限らずセミアデ
ィティブ法を使用して作成してもよい。セミアディティ
ブ法では、図4のように半田パッドの側面が露出するた
め、側面を粗化処理でき、ソルダーレジストとの密着性
を向上させることができる。このため、ソルダーレジス
トと半田パッドの界面で発生するクラックを抑制でき
る。
【0050】更に、実装パッド11はバイアホールで構
成した例を示したが、バイアホール以外で構成してもよ
い。また、印刷用マスク1の厚さ、開口径は、目標とす
る半田バンプの高さに対応して適宜決定すればよい。
【0051】
【発明の効果】以上の通り本発明は、クリーム半田を印
刷する毎にプリント配線板に積層される印刷用マスクの
積層面を所定範囲でクリーニングするに際して、そのク
リーニング範囲を、フリップチップ、CPS等を実装す
るにつきプリント配線板とフリップチップ等とを位置決
めするために使用されるアライメントマークやプリント
配線板をマザーボードに実装するにつきプリント配線板
とマザーボードとを位置決めするために使用されるアラ
イメントマークに対応する位置から外れた範囲に設定す
ることにより、クリーム半田に含有される半田粒子が各
アライメントマークに付着してしまうことを確実に防止
し、もって印刷用マスクによるクリーム半田の連続印刷
を可能とする半田バンプの形成方法を提供することがで
きる。
【図面の簡単な説明】
【図1】プリント配線板の平面図である。
【図2】実装パッドに半田バンプを形成する一連の方法
を連続的に示す説明図である。
【図3】印刷用マスクの積層面を示す平面図である。
【図4】セミアディティブ法により作成したプリント配
線板の部分断面図である。
【符号の説明】
1 印刷用マスク 2 金属部分 3 開口部 5 プリント配線板 6 絶縁基材 7 粗化層 8 第1導体回路 9 層間絶縁層 10 メッキレジスト 11 実装パッド 12、13 アライメントマーク 14 ソルダーレジスト層 14A 開口部 15 クリーム半田 17 半田バンプ A1 開口部14Aの開口径 B 開口部3の開口径 C 半田付着領域
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H05K 3/34 H01L 21/60

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 印刷用マスクに形成された半田印刷用開
    口部とプリント配線板に形成されたソルダーレジスト層
    の露出用開口部から露出される半導体素子実装用パッド
    とを整合させた状態で印刷用マスクをプリント配線板に
    積層し、半田印刷用開口部からクリーム半田を印刷する
    とともにリフロー処理を施して半田溶融することによ
    り、半導体素子実装用パッドに半田バンプを形成する方
    法において、 前記クリーム半田を印刷した後に、印刷用マスクのプリ
    ント配線板との接触面のクリーム半田をかきとり処理す
    ることにより生じるクリーム半田付着領域の外にアライ
    メントマークを形成することを特徴とする半田バンプの
    形成方法。
  2. 【請求項2】 前記アライメントマークを、半導体素子
    を実装する際の指標として使用するか、又はプリント配
    線板をマザーボードに搭載する際の指標として使用する
    請求項1に記載の半田バンプの形成方法。
  3. 【請求項3】 前記印刷用マスクに形成された半田印刷
    用開口部の径は、前記ソルダーレジスト層の露出用開口
    部の径よりも大きく形成されていることを特徴とする請
    求項1又は請求項2に記載の半田バンプの形成方法。
  4. 【請求項4】 前記半導体素子実装用パッドの径は、前
    記ソルダーレジスト層の露出用開口部よりも大きく形成
    されており、半導体素子実装用パッドはその周縁でソル
    ダーレジスト層により被覆されていることを特徴とする
    請求項3に記載の半田バンプの形成方法。
  5. 【請求項5】 前記印刷用マスクにおける半田印刷用開
    口部の内周面には、前記プリント配線板の積層面に向か
    って徐々に拡径するテーパが形成されていることを特徴
    とする請求項1乃至請求項4に記載の半田バンプの形成
    方法。
  6. 【請求項6】 前記テーパは、前記プリント配線板の積
    層面における半田印刷用開口部の径と積層面の反対面に
    おける半田印刷用開口部の径との差が5〜20μmにな
    るように形成されていることを特徴とする請求項5に記
    載の半田バンプの形成方法。
JP14656597A 1997-06-04 1997-06-04 半田バンプの形成方法 Expired - Fee Related JP3261338B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14656597A JP3261338B2 (ja) 1997-06-04 1997-06-04 半田バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14656597A JP3261338B2 (ja) 1997-06-04 1997-06-04 半田バンプの形成方法

Publications (2)

Publication Number Publication Date
JPH10335801A JPH10335801A (ja) 1998-12-18
JP3261338B2 true JP3261338B2 (ja) 2002-02-25

Family

ID=15410558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14656597A Expired - Fee Related JP3261338B2 (ja) 1997-06-04 1997-06-04 半田バンプの形成方法

Country Status (1)

Country Link
JP (1) JP3261338B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944064B2 (en) 2003-05-26 2011-05-17 Casio Computer Co., Ltd. Semiconductor device having alignment post electrode and method of manufacturing the same
JP4641806B2 (ja) * 2005-01-20 2011-03-02 富士通株式会社 半導体装置の製造方法及び半導体基板
JP4773497B2 (ja) * 2008-11-07 2011-09-14 株式会社タムラ製作所 マスキング材料、マスキング材料を用いたはんだペーストの印刷方法及びはんだバンプ形成方法

Also Published As

Publication number Publication date
JPH10335801A (ja) 1998-12-18

Similar Documents

Publication Publication Date Title
KR100273933B1 (ko) 선택적으로 충진된 도금 스루 홀을 구비하는 인쇄 회로 기판 및 그 제조 방법
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
TW200522828A (en) Printed wiring board and semiconductor device
US20050142836A1 (en) Method of forming bump pad of flip chip and structure thereof
US6303881B1 (en) Via connector and method of making same
JP3261338B2 (ja) 半田バンプの形成方法
JPH10335800A (ja) 半田バンプの形成方法
US20090008133A1 (en) Patterned Circuits and Method for Making Same
JP2005183464A (ja) 配線回路基板
JPH1140908A (ja) プリント配線板
JPH09232741A (ja) プリント配線板
JP4326410B2 (ja) 回路基板の製造方法
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
JPH10215060A (ja) プリント配線板の半田バンプ形成方法、その形成方法において使用するプリント配線板および印刷用マスク
JPH08107263A (ja) プリント配線板の製造方法
JP2921557B2 (ja) 電子部品実装板及びその製造方法
JPH1041597A (ja) プリント配線板及びその製造方法
JP7412735B2 (ja) 半導体パッケージの製造方法
EP1392089A1 (en) Printed circuit board with self align bonding pads thereon
JPH05235522A (ja) ポリイミド膜の形成方法
JP4544982B2 (ja) 半田バンプの形成方法
JP3405640B2 (ja) 独立回路へのメッキ方法
JPH10151724A (ja) 印刷用マスクおよびそれを用いたプリント配線板の半田印刷方法
JPH10157064A (ja) 印刷用マスクおよびそれを用いたプリント配線板の半田印刷方法
JP2005011918A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071214

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081214

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091214

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111214

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121214

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131214

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees