JP3254835B2

JP3254835B2 - 等化回路及び等化回路を備えるデジタル磁気記録再生装置

Info

Publication number: JP3254835B2
Application number: JP20212193A
Authority: JP
Inventors: 和男富田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-07-23
Filing date: 1993-07-23
Publication date: 2002-02-12
Anticipated expiration: 2017-02-12
Also published as: JPH0737214A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーシャルレスポンス
方式を用いた等化回路に関するものであり、特にデジタ
ル磁気記録再生装置に適用して好適なものである。

【０００２】

【従来の技術】磁気記録再生装置にはアナログ信号を記
録再生するアナログ方式とデジタル信号を記録再生する
デジタル方式とがあり、アナログ方式は主に民生用に使
用されているが、デジタル方式は専ら業務用として使用
されている。このデジタル磁気記録再生装置は、一般に
ヘリカルスキャンを行う回転ヘッドを備えており、デジ
タル記録信号はパルス信号に変換された後、ロータリト
ランスを介して回転ヘッドに設けられている記録ヘッド
に供給され、磁気テープに記録されるようになされる。

【０００３】しかしながら、ロータリトランスでは直流
成分が遮断されるため、直流成分を含むパルス符号の場
合は、この符号の配列状態によって回転ヘッドに設けら
れた電流レベルが変動し、復号回路での符号の識別が困
難となっていた。この問題に対処するために、（１，
０，−１）形式のパーシャルレスポンス方式を用いて符
号の検出を行うようにすることが従来提案されている
（特公昭５８−３４００２号公報参照）。

【０００４】この従来の（１，０，−１）パーシャルレ
スポンス｛以下、ＰＲ（１，０，−１）と記す）｝方式
の概要を図５及び図６を参照しながら説明する。この図
において、図６（ａ）に示すデジタル信号「１０１１０
１００１０・・・・」はＮＲＺ符号に変換されデジタル
信号入力端子５１に入力される。ＮＲＺ符号に変換され
たパルス信号波形を図６（ｂ）に示す。図に示されるよ
うにこのＮＲＺ符号はデジタル信号が「１」の時は「＋
１」レベルのパルス波形として、デジタル信号が「０」
の時は「０」レベルのパルス波形として表される波形符
号である。

【０００５】このＮＲＺ符号はプリコーダ５２に入力さ
れてプリコーディングされる。プリコーダ５２はモジュ
ロ２（ｍｏｄ２）加算器５３と２タイムスロット（２
Ｔ）遅延する遅延回路５４とからなっている。すなわ
ち、このプリコーダ５２により、ＮＲＺ符号は２Ｔ遅延
された遅延回路５４よりのプリコーダ５２出力と加算器
５３により、法２に基づく加算が施されプリコーディン
グされる。このようにして、プリコーディングされたパ
ルス信号波形を図６（ｃ）に示す。

【０００６】このプリコーダ５２のパルス信号出力は伝
送路５５に出力されて伝送路５５を伝送していく。そし
て、伝送線路５５を通過する間に特に高域の周波数帯域
で劣化が起こるようになる。そして、この信号劣化はデ
ータの伝送レートが高くなるにつれて顕著になり、符号
間の干渉が大となって符号の識別誤りの原因となる。そ
こで、受信端にプリ等化器５６を設け、このプリ等化器
５６により伝送路５５を伝送されてきたパルス信号の周
波数特性がナイキストの周波数条件を満足するようにパ
ルス信号の位相及び周波数特性を補償している。

【０００７】プリ等化されたパルス信号はデコーダ５７
により復号される。このデコーダ５７はプリ等化器５６
よりの出力を２Ｔ遅延する遅延回路５９と、プリ等化器
５６よりの出力信号から遅延回路５９により遅延された
出力信号を減算する減算器５８とから構成されている。
すると、減算器５８の出力であるデコーダ５７の出力は
図６（ｄ）に示すように「＋１」と「０」と「−１」の
３値を有するパルス波形となる。この図に示すパルス波
形を参照すると、「＋１」のパルス波形と「−１」のパ
ルス波形とはＮＲＺ符号のパルス波形の「＋１」のパル
スと対応しているため、この「＋１」と「−１」のパル
ス波形を符号識別回路６０により「１」と識別すること
によりもとのデジタル信号に復号することができる。

【０００８】なお、デコーダ５７を上記のようにＰＲ
（１，０，−１）方式を用いて構成すると、プリ等化器
５６により増加した雑音、及び、上記伝送路５５が磁気
記録再生装置に置き替わった場合には伝送路５５よりの
出力は微分波形となり直流成分が遮断されるため、プリ
等化回路５６で、さらにこれを補償したことにより増加
した低周波領域の雑音に起因する符号の識別誤りを低減
することができるようになる。このため、上記説明した
ようなＰＲ（１，０，−１）方式をデジタル磁気記録再
生装置に適用することが従来から提案されている。

【０００９】しかしながら、ＰＲ（１，０，−１）方式
においては３値のパルス信号を扱うため、そのアイパタ
ーンは図８に示すようになる。この図に示すように、パ
ルス信号が「＋１」レベルから「０」レベルに変化する
時のように１ステップの遷移をする場合と、「＋１」レ
ベルから「−１」レベルに変化する時のように２ステッ
プの遷移をした場合とではアイパターンの横方向の開き
である識別窓幅が異なるようになる。このことは図に破
線で示すスライスレベルでアイパターンの中央部分をス
ライスして得られるデータに、図に示すようなジッタが
含まれることを意味しており、このため、スライスした
データ波形をクロック抽出用のデータとして用いると、
ジッタの生じたクロックパルスとなってしまうことにな
る。

【００１０】この問題を解決するために従来は、図７に
示すようにクロックの抽出用の系とデジタル信号の再生
系とに別々の等化回路を用いるようにしていた。この図
を参照しながら、このことをより詳しく説明すると、再
生ヘッド１００により磁気テープから微分波形で再生さ
れたパルス信号は再生アンプ１０１で増幅された後、ロ
ータリトランス１０２を介してプリ等化回路１０３に入
力される。このプリ等化回路１０３は図５に示すプリ等
化回路５６と同様の機能を果たすものであって、パルス
信号の位相及び周波数特性を補償すると共に、直流成分
が遮断されたことによる補償を行っている。

【００１１】プリ等化されたパルス信号は２つの経路に
分岐されるが、一方の経路は積分等化回路１０４を介し
て識別回路１０５によりスライスされてクロックが抽出
される系であり、他方の経路はＰＲ（１，０，−１）方
式の等化回路１０６で等化された後、時間調整用遅延回
路１０７を介して符号識別回路１０８によりスライスさ
れてデジタル信号に復号される系である。積分等化回路
１０４は再生ヘッド１００から再生される信号が従来か
ら知られているように、微分特性を有しているため積分
回路で逆補正し、記録信号と同じデータに復元するもの
である。そして、この積分等化回路１０４は符号パター
ンに依存するジッタが少ない等化方式であるため、この
積分等化回路１０４により等化されたデータから抽出さ
れたクロックはジッタの低減されたものとなる。

【００１２】さらに、この積分等化回路１０４は「１」
を「１」に「０」を「０」にそのまま対応させるが、こ
のときに他の符号の識別に妨害（符号間干渉）を与えな
いようにするために、他の符号の識別時点での振幅がゼ
ロになるように等化している。したがって、この積分等
化回路１０４においてはナイキストの定理を満足するよ
うな応答波形を得るための等化（以下、ナイキスト等化
という）が行われている。また、デジタル信号を復号す
る系には前記説明したようにプリ等化回路１０３で増加
する雑音による符号誤りを低減するために、ＰＲ（１，
０，−１）方式による等化回路が用いられている。

【００１３】このＰＲ（１，０，−１）方式は前記図６
（ｂ）に示すように「１」の記録符号に対し、「１，
０，−１」と３ビットにわたって応答させている。い
ま、ナイキストの定理を満足する応答波形をｒ（ｔ）と
すると、ＰＲ（１，０，−１）方式の応答波形ｐｒ
（ｔ）は次の数１式で表せる。

【数１】数１式をフーリエ変換して数２式を得、さらに変形して
数３式を得る。

【００１４】

【数２】

【数３】

【００１５】上記数３式を参照すると、ナイキスト定理
を満足する特性であるＲ（ω）に、ｊｓｉｎ（ωＴ）な
る伝達関数を乗算することにより、ＰＲ（１，０，−
１）の応答が得られることが示されている。

【００１６】

【発明が解決しようとする課題】ところで、上述のよう
に２つの別々の等化回路により等化を行うと、クロック
のジッタは低減されるものの２つの構成の異なる等化回
路が必要となる。そうすると、それぞれの等化回路によ
る伝播遅延時間が異なるため、クロックとデジタル信号
との時間を合致させるための時間調整用遅延回路１０７
が必要となり、この時間調整用遅延回路１０７によりク
ロックとデジタル信号との時間を合致させるように調整
しなければならないことになる。

【００１７】しかしながら、等化回路を独立に２種類持
ち、さらに両者の伝播遅延時間差を調整する回路が必要
であることは、回路規模、コスト、消費電力が増大する
ことにつながり、また遅延時間の合わせ込みの調整も回
路毎に行う必要があり、多チャンネルを扱うデジタル磁
気記録再生装置では特に大きな問題となっていた。さら
に、合わせ込み調整値の温度変動や経時変化によるずれ
が問題になり、市場におけるデジタル磁気記録再生装置
の性能劣化の大きな原因の１つになるという問題点があ
った。そこで、本発明は、等化回路を工夫して１つの等
化回路により積分等化とＰＲ（１，０，−１）等化とを
行えるようにすることを目的とするものである。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明はナイキスト等化を行うプリ等化回路を前段
に備え、所定の遅延時間を有する出力端を短絡した遅延
回路と、この遅延回路の特性インピーダンスを有する信
号源により遅延回路を駆動し、遅延回路の短絡した出力
端から出力電流を取り出すことにより積分等化されたデ
ータを取り出し、遅延回路の入力端子の電圧信号からＰ
Ｒ（１，０，−１）方式の等化が行われたデータを取り
出すようにしたものである。

【００１９】

【作用】本発明によれば、共通の等化回路により積分等
化とＰＲ（１，０，−１）方式による等化を行うことが
できるため、従来のように伝播遅延時間差の調整回路を
設ける必要がなくなると共に、これにともない回路規
模、コスト及び消費電力を低減することができるように
なる。さらに、位相差が原理的に生じない構成であるた
め、バラツキ、温度特性、経時変化、調整誤差等の不具
合の要因を考慮する必要をなくすことができる。また、
位相差を合わせ込むための煩雑な調整を必要とせず、製
造コストを削減することができる。

【００２０】

【実施例】本発明の実施例の等化回路を磁気記録再生装
置に採用した再生系の一部のブロックを図１に示す。こ
の図において、再生ヘッド１で再生された微分特性のパ
ルス信号は再生アンプ２により増幅されてロータリトラ
ンス３に供給される。ロータリトランス３より出力され
たパルス信号はプリ等化回路４に入力される。このプリ
等化回路４はナイキストの定理を満足するような応答波
形を得るための等化を行うものである。

【００２１】そして、プリ等化回路４により等化された
出力は本発明の等化回路５に入力されて、積分等化され
たパルス信号は一方の出力線路１０により出力される。
さらに、この積分等化された出力パルス信号は識別回路
６に入力され、スライスされることによりクロックが抽
出され、抽出されたクロックは出力端子８から出力され
る。また、ＰＲ（１，０，−１）方式で等化された出力
は他方の出力線路１１より出力されて、符号識別回路７
によりスライスされて元のデジタル信号に復号され、出
力端子９から出力される。そして、出力端子８から出力
されるクロックを用いて、出力端子９から出力されるデ
ジタル信号をサンプリングする等の信号処理が図示しな
い後続する回路で行われる。

【００２２】次に、本発明の等化回路の原理を図２を参
照しながら説明する。この図の（ａ）に示す２０は分布
定数線路であり、この線路２０の特性インピーダンスは
Ｚ₀ とされている。この線路２０の出力２１は短絡され
ており、その入力には特性インピーダンスＺ₀ と等しい
インピーダンスＺ₀ ２２を介して駆動電源Ｖｓが供給さ
れている。このときの分布定数線路２０の入力電圧をＶ
ｉｎとし、短絡した出力電流をｉ₀ として入力インピー
ダンスＺｉｎを求めて見る。この場合、入力インピーダ
ンスＺｉｎを求め易いように、同図（ｂ）に示すように
分布定数線路２０をＦ−マトリクスで表すことにする。
そうすると、分布定数線路２０のＦ−マトリクスは数４
式のように表せる。

【００２３】

【数４】

【００２４】ただし、数４式においてβは分布定数線路
２０の位相定数であり、ｌは線路２０の長さである。従
って、βｌは次のように書き表せる。

【数５】ただし、λ、Ｖｒは各々分布定数線路２０内での信号の
波長及び伝播速度である。すると、図２（ｂ）に示すよ
うに出力端を短絡した分布定数線路２０の入力インピー
ダンスＺｉｎは、

【数６】となる。

【００２５】次に、上記数６式で示されるＺｉｎを負荷
とし、駆動インピーダンスＺ₀ で駆動した時の伝達関数
Ｈ（ｊω）を求めると、数７式に示すようになる。

【数７】上記数７式を参照すると、前記数３式に示すＰＲ（１，
０，−１）方式に必要な正弦関数が得られていることが
分かる。すなわち、終端を短絡した分布定数線路２０を
負荷とし、分布定数線路２０の特性インピーダンスＺ₀
と等しいインピーダンスＺ₀ を有する信号源で駆動する
ことによりＰＲ（１，０，−１）方式の等化を行うこと
ができることになる。

【００２６】一方、分布定数線路２０の終端から得られ
る電流ｉ₀ を求めて見ると、ＰＲ（１，０，−１）方式
による等化を行わない電流ｉ₀ が得られることがわか
る。このことを説明にあたり、まず、分布定数線路２０
の短絡終端までのＦ−マトリクスを求めて見る。

【００２７】

【数８】

【００２８】上記数８式に示される分布定数線路２０ま
でのＦ−マトリクスより、電圧−電流伝達特性を求めて
見ると数９式のようになる。

【００２９】

【数９】

【００３０】上記数９式を参照すると、分布定数線路２
０の短絡終端から得られる電流ｉ₀は、時間Ｔだけ遅延
された特性とされており、この遅延時間Ｔは、ＰＲ
（１，０，−１）方式の等化（上記数７式参照）が行な
われることにより遅延される時間と等しいことが分か
る。従って、ＰＲ（１，０，−１）方式の等化を行う前
にナイキスト等化を終了させてＲ（ω）なる特性を得る
ようにすれば、そのナイキスト等化手段をＰＲ（１，
０，−１）方式と積分等化とで共通に使用することがで
きる。この共通に使用するナイキスト等化手段が図１に
示すプリ等化回路４である。次に、図１に示す等化回路
５の実施例を図３に示し、この図を参照しながら等化回
路５の説明を行う。

【００３１】この図において、入力端子INPUT にはプリ
等化回路４により等化されたナイキストの定理を満足す
る信号ｒ（Ｔ）が入力され、この信号はトランジスタＱ
１のベースに印加され、そのエミッタから出力が取り出
される。このトランジスタＱ１はエミッタフォロワ回路
となっており、低インピーダンスの駆動源として次段を
駆動している。トランジスタＱ１から取り出された信号
は抵抗Ｒ２を介して遅延線ＤＬに入力される。この抵抗
Ｒ２は遅延線ＤＬの特性インピーダンスＺ₀ と等しい値
とされているため、遅延線ＤＬは特性インピーダンスＺ
₀ の駆動源によりトランジスタＱ１から駆動されること
になる。そして、遅延線ＤＬの遅延出力信号は演算増幅
器（以下、ＯＰアンプと記す）ＩＣ２の反転入力端子に
入力される。ところで、このＯＰアンプＩＣ２の非反転
入力端子はアースされているため、反転入力端子は仮想
的に接地されたことになり（イマジナリーアース）、遅
延線ＤＬの終端はアースを介して短絡されたものとして
作用している。

【００３２】そうすると、このＯＰアンプＩＣ２の反転
入力端子には終端が短絡された遅延線ＤＬの短絡電流が
入力されたことになり、前記図２を用いて説明したよう
に入力端子INPUT からＯＰアンプＩＣ２の出力端子ＯＵ
Ｔ２までの伝達関数は数９式に示す伝達関数となり、第
２の出力端子ＯＵＴ２からは遅延された積分等化出力が
出力される。また、この遅延線ＤＬの入力端子はＯＰア
ンプＩＣ１の非反転入力端子に入力されており、特性イ
ンピーダンスＺ₀ で駆動されている遅延線ＤＬの終端が
短絡されているため、前記図２を用いて説明したように
入力端子INPUT からＯＰアンプＩＣ１の出力までの伝達
関数は前記数７式で示される伝達関数となる。従って、
ＯＰアンプＩＣ１よりの出力が出力される第１の出力端
子ＯＵＴ１からはＰＲ（１，０，−１）等化出力が出力
されることになる。このとき、ＯＰアンプＩＣ１の非反
転入力端子に遅延線ＤＬの入力端子を接続しているの
は、非反転入力端子の入力インピーダンスはほぼ無限大
の高インピーダンスとされているため、他の回路に影響
を与えないからである。

【００３３】なお、図３に示す等化回路においては遅延
線を用いたが、遅延線に替えて分布定数線路による遅延
手段を用いても良いことは云うまでもない。そして、図
３に示す等化回路において抵抗Ｒ３、抵抗Ｒ６は負帰還
用抵抗であり、抵抗Ｒ１はエミッタ負荷抵抗であり、抵
抗Ｒ５は抵抗Ｒ６と共にＯＰアンプＩＣ１の増幅度を決
定している。また、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ
４，Ｃ５，Ｃ６はその接続されているラインを交流的に
アースするためのパスコンである。さらに、ＶCCは正電
圧を供給する端子であり、ＶEEは負電圧を供給する端子
である。

【００３４】このように構成された等化回路５の周波数
伝達特性を図４に示す。この図に示す周波数伝達特性は
遅延線ＤＬの遅延時間を約９．５ｎｓに設定した時の特
性である。ＰＲ（１，０，−１）等化した出力が得られ
る第１の出力端子ＯＵＴ１には、数７式に示すような正
弦関数の特性が得られており、積分等化出力が得られる
第２の出力端子には数９式に示すようなほぼ平坦な特性
が得られていることが分かる。

【００３５】このように、前記数７式及び数９式中に示
す遅延演算子（ｅ^-jwT）は、図３に示す遅延線ＤＬによ
って共通に生じる遅延量で表されるため、数７式に示す
ＰＲ（１，０，−１）方式による遅延量と数９式に示す
積分等化された信号の遅延量との差は原理的に発生しな
いことが理解できる。以上の説明は、「１」の記録符号
に対し「１，０，−１」と３ビットにわたって応答させ
たＰＲ（１，０，−１）方式に限定して説明したが、パ
ーシャルレスポンス方式はこれに限らず種々の方式があ
り、前記数１式に示す２タイムスロットの遅延量２Ｔを
変更すれば、他のパーシャルレスポンス方式にも対応可
能である。例えば、遅延量２Ｔを遅延量Ｔと変更すれば
ＰＲ（１，−１）方式とすることもでき、さらに、遅延
量２Ｔを遅延量３Ｔと変更すればＰＲ（１，０，０，−
１）方式とすることができる。そして、これらの方式を
用いる等化回路は図３に示す等化回路の遅延線ＤＬの遅
延量を変更するだけで実現することができる。

【００３６】

【発明の効果】本発明は以上のように構成されているの
で、ＰＲ（１，０，−１）方式の等化を行うための回路
をクロック抽出用の積分等化にも共通に使用することが
できるため、異なる両等化を同一の回路により行うこと
ができるようになる。このため、等化された出力信号間
に原理的に位相差が生じることがなく、等化回路のバラ
ツキ、温度特性、経時変化及び調整誤差等の不具合い要
因を取り去ることができる。また、クロック抽出用の積
分等化回路を別途独立に設ける必要がなく、部品点数や
材料費及び消費電力の低減に有効となる。さらに、従来
の等化回路に見られる位相差を合わせ込む煩雑な調整を
必要としないため、製造コストを削減することができ
る。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【図２】本発明の原理を説明するための回路図である。

【図３】本発明の等化回路の回路図である。

【図４】本発明の等化回路の周波数伝達特性図である。

【図５】パーシャルレスポンス方式を用いた伝送方式の
ブロック図である。

【図６】パーシャルレスポンス方式を用いた伝送方式の
タイミングを示す図である。

【図７】従来のパーシャルレスポンス方式による等化回
路を用いた磁気記録再生装置の再生系の一部のブロック
図である。

【図８】ＰＲ（１，０，−１）方式のアイパターンを示
す図である。

【符号の説明】１，１００再生ヘッド２，１０１再生アンプ３，１０２ロータリトランス４，１０３プリ等化回路５，１０４，１０６等化回路６，１０５識別回路７，１０８符号識別回路８，１０９再生クロック出力端子９，１１０デジタル信号出力端子１０積分等化出力１１パーシャルレスポンス等化出力２０分布定数線路２１短絡終端２２特性インピーダンス２３信号源５１デジタル信号入力端子５２プリコーダ５３ｍｏｄ２加算器５４，５９，１０７遅延回路５５伝送路５６プリ等化回路５７デコーダ５８減算器６０符号識別回路６１デジタル信号出力端子Ｚ₀ 特性インピーダンスＺｉｎ入力インピーダンスｉ₀ 短絡出力電流Ｖｉ入力電圧Ｖｓ信号源ＩＣ１，ＩＣ２ＯＰアンプＤＬ遅延線Ｑ１トランジスタ

Claims

(57)【特許請求の範囲】

【請求項１】ナイキストの定理を満足するような応答波
形を得るための等化を行う第１の等化回路と、該第１の等化回路の出力信号が入力される遅延手段を備
える第２の等化回路と、該第２の等化回路に設けられた、上記遅延手段を用いて
パーシャルレスポンス方式により等化された信号を出力
する第１の出力端子と、上記第１の等化回路の出力信号
を上記遅延手段を用いて遅延した信号を出力する第２の
出力端子と、上記第１の出力端子よりの出力を識別してデジタル信号
に復号する第１の識別器と、上記第２の出力端子よりの出力を識別してクロック信号
を抽出する第２の識別器とを備え、上記第１の出力端子より出力される上記パーシャルレス
ポンス方式により等化された信号の遅延時間と、上記第
２の出力端子より出力される信号の遅延時間とを同一の
遅延時間としたことを特徴とする等化回路。
【請求項２】遅延線の入力側に接続された、該遅延線が
有する特性インピーダンスの信号源により該遅延線を駆
動するための抵抗と、上記遅延線の終端に接続される仮想接地された演算増幅
器と、上記遅延線の入力の電圧信号を取り出す電圧出力手段と
を備え、上記演算増幅器から遅延された信号を出力すると共に、
上記電圧出力手段からパーシャルレスポンス方式により
等化された電圧信号を出力することを特徴とする等化回
路。
【請求項３】上記電圧出力手段が演算増幅器を用いた高
入力インピーダンスのバッファであることを特徴とする
請求項２記載の等化回路。
【請求項４】上記遅延線を１タイムスロット遅延させる
遅延線としたことを特徴とする請求項２あるいは３記載
の等化回路。
【請求項５】上記演算増幅器の出力からクロックを抽出
し、このクロックにより上記電圧出力手段から出力され
る信号をサンプルすることを特徴とする請求項２ないし
４のいずれかに記載の等化回路。
【請求項６】再生ヘッドにより再生された信号の等化を
上記請求項１ないし５のいずれかに記載の等化回路で行
うことを特徴とする等化回路を備えるデジタル磁気記録
再生装置。