JP3252562B2 - 電力用半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、モータ等の電力負荷
を駆動するために用いられ、スイッチング制御される電
力用半導体装置に関する。

【０００２】

【従来の技術】モータ等の電力負荷を駆動するためにス
イッチング動作される素子として、パワーＭＯＳトラン
ジスタ等の電力用半導体装置が用いられている。この様
なパワーＭＯＳトランジスタのような電力用半導体装置
の動作について説明すると、その動作特性は図１６で示
すようになる。

【０００３】すなわち、トランジスタのオフ制御によっ
て、このパワーＭＯＳトランジスタのドレイン・ソース
電流Ｉ_DSおよびドレイン・ソース間電圧Ｖ_DSが図のよう
に変化して、負荷の駆動電流が切替え制御される。この
様な電力用半導体装置をスイッチング制御して、負荷電
流をオンからオフあるいはオフからオンに切替える際
に、駆動される負荷および配線部等に含まれるインダク
タンスにより、負荷電流の変化が電圧を発生するように
なって、これがスイッチングノイズとなる。

【０００４】この様なトランジスタにおいて、スイッチ
ング速度ｔ_off を速くすると、スイッチング損失Ｐ_D は
小さくなるが、スイッチングノイズ（ピーク値Ｖ_DS）は
大きくなる。逆に切替え速度ｔ_off を遅くすると、スイ
ッチングノイズは小さくなるが、スイッチング損失はそ
の時間幅が増大するために大きくなる。

【０００５】すなわち、電力用の半導体装置であるスイ
ッチング用トランジスタにおいて、スイッチングノイズ
を低減するためには、実質的に負荷電流の変化率を小さ
くするためにこのトランジスタの切替え速度を遅くする
必要がある。しかし、トランジスタの切替え速度を遅く
すると、切替える際にトランジスタにおいて消費される
電力（スイッチング損失）が増大するものであるため、
スイッチングノイズとスイッチング損失との間にはトレ
ードオフの関係が成り立つ。したがって、この様な電力
用半導体装置においては、スイッチングノイズとスイッ
チング損失を共に低減することは難しい。

【０００６】

【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、電力負荷を駆動制御するス
イッチング用トランジスタ等において、スイッチングノ
イズを確実に低減できるようにすると共に、スイッチン
グ損失をも確実に低減することができるようにした電力
用半導体装置を提供しようとするものである。

【０００７】

【課題を解決するための手段】この発明は、負荷を駆動
する電力用半導体装置であって、それぞれ、ソース及び
ドレインを備え、それらソースおよびドレインがそれぞ
れ共通に接続され、同一の半導体素子上に構成された複
数の電流部を備える。ここで前記複数の電流部は、主電
流部と他の副電流部とで構成され、前記主電流部の面積
が他の副電流部の面積よりも大きく形成される。またこ
の複数の電流部とそれぞれに対応して設定されたゲート
のそれぞれをオン・オフ制御する主電流部切り替え制御
手段と、副電流部切り替え制御手段を備える。次に、前
記負荷のオン・オフの切り替え時においては、前記負荷
のオン・オフの切り替え終了時における、負荷電流の変
化率を小さくされるようにするために、前記主電流部の
切り替えを先に実施し、かつ、前記副電流部の切り替え
遷移時間と主電流部の切り替え遷移時間との比率をが異
なるよう制御するものである。

【０００８】ここで、前記電流部制御手段は前記少なく
とも１つの電流部のスイッチング特性のスイッチング速
度あるいはスイッチングのタイミングの少なくとも一方
が他の電流部と異ならせて設定させる手段を含み構成さ
れるものであり、あるいは前記少なくとも１つの電流部
が、他の電流部のオン・オフの切替わり動作時にオン状
態に設定されるようにしたゲート制御手段を含み構成さ
れる。

【０００９】

【作用】この様に構成される電力用半導体装置にあって
は、ソースおよびドレインが共通に接続されるようにし
た例えば２個のトランジスタによって複数の電流部が構
成されるもので、例えばこの２個のトランジスタの能動
領域の面積（セル数）比を７：５に設定する。そして、
駆動電流をターンオフする場合、第１のトランジスタを
第２のトランジスタよりも先にオフ制御するものであ
り、この第１のトランジスタの特性に対応してドレイン
電流が減少する。そして、この状態で第２のトランジス
タがオフされるようになるもので、第２のトランジスタ
のスイッチング速度を第１のトランジスタに比較して遅
くすることにより、特に全体のスイッチング速度を遅く
することなく、スイッチングノイズの減少が図られるよ
うになり、且つスイッチング損失の増大も抑制できるよ
うになる。

【００１０】

【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はその回路構成を示したもので、第１お
よび第２の２つのトランジスタＴr1およびＴr2を備え、
この第１および第２のトランジスタＴr1およびＴr2のそ
れぞれソースＳおよびドレインＤは共通に接続され、ゲ
ートＧ1 およびＧ2 はそれぞれ独立的に制御されるよう
にしている。そして、ドレインＤと電源Ｖ_B との間に、
制御対象である負荷Ｒが接続される。

【００１１】負荷を駆動する際のスイッチングノイズと
スイッチング損失が、トランジスタの切替え速度に依存
するものであることに鑑み、第１のトランジスタＴr1お
よび第２のトランジスタＴr2の切替え速度および切替え
のタイミングを適切に設定することによって、スイッチ
ングノイズとスイッチング損失を共に低減できるように
する。

【００１２】トランジスタ制御回路11においては、第１
および第２のトランジスタＴr1およびＴr2からなる負荷
Ｒの駆動回路部に対するトランジスタ制御信号を発生す
るもので、この制御信号はインバータ12および13を介し
てゲートＧ1 に供給する。また、インバータ14および15
を介してゲートＧ2 に供給するもので、インバータ14お
よび15の接続点と接地点との間には、遅延時間を設定す
るコンデンサＣが接続されている。

【００１３】この様に構成される回路において、トラン
ジスタ制御回路11において図２で示すようなＴr1ゲート
信号が発生されると、この信号がゲートＧ1 に与えられ
て第１のトランジスタＴr1が駆動され、同図で示すよう
なトランジスタＴr1の動作タイミングで駆動される。ま
た、コンデンサＣによって設定される時間遅延してトラ
ンジスタＴr2ゲート信号が発生され、この信号がゲート
Ｇ2 に与えられて第２のトランジスタＴr2の動作タイミ
ングが設定される。

【００１４】ここでトランジスタＴr1およびＴr2それぞ
れのオフ時の引抜き電流をｉ₁ およびｉ₂ 、インバータ
14の出力電流をｉ₀ 、インバータ14のしきい値電圧をＶ
_T 、さらにトランジスタＴr1およびＴr2のそれぞれゲー
ト容量をＣ1 およびＣ2 とすると、第１のトランジスタ
Ｔr1のオフ時間ｔ_off1は１Ｃ1 ／ｉ₁ ”に比例し、第２
のトランジスタＴr2オフ時間ｔ_off2は“Ｃ2 ／ｉ₂ ”に
比例する。また、第２のトランジスタＴr2の遅れ時間ｔ
は“ｔ＝Ｃ・Ｖ_T ／ｉ₀ ”とされる。そして、この実施
例においては、トランジスタｔr1のオフ時間ｔ_off1が第
２のトランジスタＴr2の動作遅れ時間ｔとほぼ等しくな
るように設定されている。

【００１５】図３はこの様に構成される半導体装置にお
ける動作特性を示すもので、直線はこの半導体装置を用
いて負荷Ｒを駆動するときの動作状態を示す。すなわ
ち、ゲートＧ1 およびＧ2 に加えられるトランジスタ制
御信号が共にオンの状態では、第１および第２のトラン
ジスタＴr1およびＴr2が共にオンしていて、このときの
動作点はＡとなる。この状態でトランジスタ制御信号が
オフされると、第１のトランジスタＴr1は第２のトラン
ジスタＴr2よりも先にオフされ、第１のトランジスタＴ
r1がオフされたときにおいても、第２のトランジスタＴ
r2はまだオンの状態にあり、その動作点はＢとなる。

【００１６】図４の（Ａ）は従来の素子を用いた場合を
説明する線形モデルであり、（Ｂ）は実施例で示した素
子の線形モデルを示すもので、この場合はオンからオフ
されるときの状態を示している。ここで、オフからオン
される逆の場合の際の効果は同様に説明できるので、こ
こでは省略する。

【００１７】まず（Ａ）図の従来素子の場合のスイッチ
ングノイズ電圧Ｖ_noise 、スイッチング損失Ｐ_SWを求め
る。すなわち、トランジスタのオン状態におけるドレイ
ン電流をＩ_ON、オフ状態におけるドレイン電圧をＶ_D 、
ターンオフ時間をｔ_off 、駆動負荷および配線に含まれ
るインダンクタンスをＬとすると、以下のように表現さ
れる。

【００１８】

【数１】 次に実施例で示した半導体装置におけるスイッチングノ
イズ電圧Ｖ_noise 、スイッチング損失Ｐ_SWを求めると、
この（Ｂ）図で示す線形モデルは図３で示したトランジ
スタ特性を有するもので、第１のトランジスタＴr1およ
び第２のトランジスタＴr2それぞれの負荷電流の切替え
速度と切替えのタイミングが適切に設定される。すなわ
ち、第１のトランジスタＴr1の切替え速度を速くし、第
２のトランジスタＴr2の切替え速度を遅くするもので、
第１のトランジスタＴr1がオフされ後に第２のトランジ
スタＴr2がオフすることで、負荷電流の切替えが２段階
に行われるようになる。以下に説明する効果は、２段階
に限らずそれ以上の切替え段数を設定した場合において
も同等に得られる。

【００１９】第１段階の切替え終了時のドレイン電流を
Ｉ_D1、ドレイン電圧をＶ_D1、このときのターンオフ時間
をｔ_off1とすると共に、第２段階の切替えに要するター
ンオフ時間をｔ_off2とすると、

【数２】 ここで第１段階の切替え終了時のドレイン電流Ｉ_D1、お
よびドレイン電圧Ｖ_D1は、次のようになる。

【００２０】

【数３】 次にスイッチングノイズおよびスイッチング損失を低減
するための条件を求めると次のようになる。

【００２１】条件１）従来素子のスイッチングノイズよ
り実施例素子でのスイッチングノイズを小さくする。

【００２２】

【数４】 条件２）従来素子でのスイッチング損失より実施例素子
でのスイッチング損失を小さくする。

【００２３】

【数５】 この様な条件１および条件２より、図５で示す斜線で示
した領域において実施例に示した半導体装置を使用する
と、オンからオフあるいはオフからオンに切替えるに際
して、スイッチングノイズと共にスイッチング損失が低
減されるようになる。また、この図５に示す斜線の領域
の存在は、定数ｋおよびｊについての条件

【数６】 したがって、実施例に示したような半導体装置をスイッ
チング素子として使用するすると、スイッチングノイズ
およびスイッチング損失が共に低減される領域が必ず存
在する。

【００２４】図６は図１で示した半導体装置の特に第１
および第２のトランジスタＴr1およびＴr2の部分の具体
的な断面構成の一部を示すもので、第１のトランジスタ
Ｔr1および第２のトランジスタＴr2は同一構造のセルに
よって構成されており、整合性よくすることで、より効
果を高めている。

【００２５】すなわち、第１および第２のトランジスタ
Ｔr1およびＴr2によって第１および第２の電流部が構成
されるもので、その各電流部はそれぞれ同一構造のセル
によって構成される。この様な電流部それぞれにおける
電流駆動能力は、その各電流部を構成するセルの数とそ
の各セルにおける面積を乗じた値に比例するものであ
り、第１および第２の電流部の駆動能力が、例えば３
１：３５に設定されるようになっている。

【００２６】図７は第２の実施例を示したもので、この
実施例にあってはトランジスタ制御回路11からのトラン
ジスタ制御信号が、入力抵抗Ｒ1 およびＲ2 をそれぞれ
直列に介して第１および第２のトランジスタＴr1および
Ｔr2のそれぞれゲートＧ1 およびＧ2 に供給されるよう
にしている。この場合、第１のトランジスタＴr1のしき
い値電圧Ｖ_T1と、第２のトランジスタＴr2のしきい値電
圧Ｖ_T2、および第１のトランジスタＴr1のゲート容量Ｇ
1 と、第２のとトランジスタＴr2のゲート容量Ｇ2 との
間に“Ｃ1 ・Ｒ1 ／Ｖ_T1＜Ｃ2 ・Ｒ2 ／Ｖ_T2”の関係が
設定されるようにする。

【００２７】図８はこの実施例の半導体装置における動
作状態を説明するタイミングチャートで、オン状態から
オフされるに際して、第１のトランジスタＴr1の駆動電
流が“０”レベルとされた後に、第２のトランジスタＴ
r2がオフ制御されるようにしている。

【００２８】図９は第３の実施例を示すもので、第１の
トランジスタＴr1のゲートＧ1 に、Ｔr1駆動回路21から
ゲート信号を与えるようにすると共に、ドレインＤと負
荷Ｒとの接続点からのドレイン電圧をＴr2駆動回路22に
供給するようにしている。このＴr2駆動回路22は、ドレ
イン電圧をインバータ23、24を介して第２のトランジス
タＴr2のゲートＧ2 に供給すると共に、ドレイン電圧を
インバータ25を介してコンデンサＣおよびインバータ26
に供給し、さらにインバータ26からの出力をインバータ
27を介してゲートＧ2 に供給する回路によって構成され
る。

【００２９】すなわち、図１０で示されるようにＴr1駆
動回路21からの信号によって第１のトランジスタＴr1が
オン・オフ制御されるもので、このトランジスタＴr1が
オフされるとドレイン電圧が、このトランジスタＴr1の
ターンオフ時間に対応して徐々に上昇される。このドレ
イン電圧が第２のトランジスタＴr2の駆動電圧に達する
とインバータ23からの出力ｘ₁ がＨからＬに反転し、さ
らにコンデンサＣに対する充電時間だけ遅れてインバー
タ26の出力ｘ₂ がＬからＨに反転する。したがって、第
２のトランジスタＴr2の駆動信号Ｙが、信号ｘ₂ が信号
ｘ₁ より遅れて切替わる間だけＨレベルとなり、このト
ランジスタＴr2がオンされる。

【００３０】この様な駆動回路22はさらに図１１に示す
第４の実施例のように構成することもできる。すなわ
ち、ドレイン電圧はインバータ28および29を介してゲー
トＧ2に供給すると共に、インバータ30を介してゲート
Ｇ2 に供給されるようして、信号ｘ₁ を出力するインバ
ータ28の検出レベルＶ1 と、信号ｘ₂ を出力するインバ
ータ30の検出レベルＶ2 との関係を“Ｖ1 ＜Ｖ2 ”とす
る。

【００３１】すなわち、図１２で示すようにＴr1駆動信
号によって第１のトランジスタＴr1がオフされ、第１の
トランジスタＴr1のドレイン電圧が徐々に上昇してＶ1
およびＶ2 に達すると、検出信号ｘ₁ およびｘ₂ にがそ
れぞれＨからＬに反転し、その反転時間差の間で信号ｙ
がＨレベルとなって、第２のトランジスタＴr2がオンさ
れる。

【００３２】図１３は第５の実施例を示すもので、負荷
Ｒと電源Ｖ_B との間にスイッチＳＷを設けると共に、負
荷駆動信号発生回路31からの出力で第１のトランジスタ
Ｔr1のゲートを制御するもので、スイッチＳＷの投入を
電圧によって検出するスイッチ投入検出回路32を備え
る。このスイッチ投入検出回路32は、スイッチＳＷを流
れるリーク電流によるスイッチ投入の誤検出を防止する
第２のトランジスタＴr2によるリーク補償トランジスタ
を備え、このトランジスタＴr2はリーク補償Ｔr駆動回
路33で駆動されるようにする。

【００３３】この第２のトランジスタＴr2のオン抵抗
は、リーク電流により発生する電圧がスイッチ投入検出
回路32の検出電圧よりも低く、且つスイッチＳＷの投入
時に負荷Ｒを介して流れ込む負荷電流より発生する電圧
が前記検出電圧よりも高くなるように設計されている。
スイッチング手段を構成する第１のトランジスタＴr1と
リーク補償用の第２のトランジスタＴr2とを一体化する
ことにより、小型化と共に高精度化が図れる。

【００３４】図１で示した第１の実施例においては、第
１および第２のトランジスタＴr1およびＴr2のそれぞれ
ゲートＧ1 およびＧ2 にそれぞれ個別の外部信号が入力
されるようにしている。しかし、図１４で示す第６の実
施例および図１５で示す第７の実施例のように、第１お
よび第２のトランジスタＴr1およびＴr2のそれぞれゲー
トに共通の信号が供給されるように構成することもでき
る。

【００３５】図１４で示す実施例においては、各トラン
ジスタＴr1およびＴr2のゲート入力抵抗Ｒ01およびＲ0
2、ゲート容量Ｃ01およびＣ02の特性に対して、少なく
とも１つは“Ｃ01・Ｒ01”と“Ｃ02・Ｒ02”とが等しく
されないようにして、スイッチングのときのゲート電圧
の変化を、各トランジスタ部において異なるように設計
されている。

【００３６】また図１５の実施例においては、第１のト
ランジスタＴr1および第２のトランジスタＴr2のゲート
には共通の信号が供給されているものであるが、この第
１および第２のトランジスタＴr1とＴr2のしきい値電圧
Ｖ_T1およびＶ_T2が異なるようにされている。そして、ス
イッチング動作時において第１および第２のトランジス
タＴr1とＴr2のスイッチングのタイミングが異なるよう
にされている。

【００３７】ここで、第１および第２のトランジスタＴ
r1およびＴr2のしきい値Ｖ_T1およびＶ_T2は、同一基板上
に形成されたセルであってもゲート酸化膜の厚さを変え
ることで異なる値に設定され、またチャネル部の不純物
濃度を調整することにより、しきい値電圧Ｖ_T1およびＶ
_T2を所定の関係に設定できる。

【００３８】これまで説明した実施例において、第１の
トランジスタＴr1と第２のトランジスタＴr2とを一体と
せず、個別の半導体素子によって構成するようにしても
相当の効果が発揮できるものであるが、実施例で示した
半導体装置においては各トランジスタＴr1およびＴr2が
一体に内蔵される構成となっているため、各トランジス
タの動作特性としての整合性があり、より大きな効果が
期待できる。例えば、第１の実施例において第２のトラ
ンジスタＴr2の動作点の特性値ｋおよびｊが第１のトラ
ンジスタＴr1と第２のトランジスタＴr2の電流部の面積
（能動セル数もしくはそのサイズ）のみの要件によって
決定することができる。

【００３９】一方、第１および第２のトランジスタＴr1
およびＴr2を個別の半導体素子によって構成すると、各
トランジスタの特性のばらつきによって第２のトランジ
スタＴr2の動作点の特性値にばらつきが生ずる。その結
果、図５で示したスイッチングノイズおよびスイッチン
グ損失の低減領域を示す斜線領域が狭くなる。

【００４０】

【発明の効果】以上のようにこの発明に係る電力用半導
体装置によれば、スイッチングノイズを確実に低減でき
るようにすると共に、スイッチング損失をも確実に低減
することができ、モータ等の電力負荷のオン・オフ制御
が効率的に行われるようになる。

【図面の簡単な説明】

【図１】この発明の第１の実施例に係る半導体装置を説
明するための回路構成図。

【図２】この実施例の動作を説明するタイミングチャー
ト。

【図３】上記半導体装置の動作特性を示す図。

【図４】（Ａ）および（Ｂ）は従来のこの種トランジス
タと上記実施例のスイッチング特性をそれぞれ対比して
示す図。

【図５】実施例のスイッチングノイズおよびスイッチン
グ損失の領域を説明する図。

【図６】上記半導体装置の断面構成を説明する図。

【図７】この発明の第２の実施例を説明する回路構成
図。

【図８】第２の実施例を説明するタイミングチャート。

【図９】この発明の第３の実施例を説明する回路構成
図。

【図１０】第３の実施例を説明するタイミングチャー
ト。

【図１１】この発明の第４の実施例を説明する回路構成
図。

【図１２】第４の実施例を説明するタイミングチャー
ト。

【図１３】この発明の第５の実施例を説明する回路構成
図。

【図１４】この発明の第６の実施例を説明する回路構成
図。

【図１５】この発明の第７の実施例を説明する回路構成
図。

【図１６】（Ａ）は従来のトランジスタの動作特性を示
す図、（Ｂ）は同じくスイッチング損失を説明する図。

【符号の説明】

Ｔr1ー第１のトランジスタ、Ｔr2…第２のトランジス
タ、Ｄ…ドレイン、Ｓ…ソース、Ｒ…負荷、11…トラン
ジスタ制御回路。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】負荷を駆動する電力用半導体装置であっ
   て、 それぞれ、ソース及びドレインを備え、それらソースお
   よびドレインがそれぞれ共通に接続され、同一の半導体
   素子上に構成された複数の電流部を備え、 前記複数の電流部は、主電流部と他の副電流部とで構成
   され、前記主電流部の面積が他の副電流部の面積よりも
   大きく形成され、 この複数の電流部とそれぞれに対応して設定されたゲー
   トのそれぞれをオン・オフ制御する主電流部切り替え制
   御手段と、副電流部切り替え制御手段を備え、 前記負荷のオン・オフの切り替え時において、前記負荷
   のオン・オフの切り替え終了時における、負荷電流の変
   化率を小さくされるようにするために、前記主電流部の
   切り替えを先に実施し、かつ、前記副電流部の切り替え
   遷移時間と主電流部の切り替え遷移時間との比率をが異
   なるよう制御する電流部制御手段を備え ることを特徴と
   する電力用半導体装置。
2. 【請求項２】前記電流部制御手段は、前記主電流部のス
   イッチング特性のスイッチング速度あるいはスイッチン
   グのタイミングの少なくとも一方が他の副電流部と異な
   るように設定する手段を含むことを特徴とする請求項1
   記載の電力用半導体装置。
3. 【請求項３】前記電流部制御手段は、前記主電流部が、
   他の副電流部のオン・オフの切替わり動作時にオン状態
   に設定されるようにしたゲート制御手段を含むことを特
   徴とする請求項1記載の電力用半導体装置。